CN208861976U

CN208861976U - 电容结构

Info

Publication number: CN208861976U
Application number: CN201821598184.6U
Authority: CN
Inventors: 王晓玲
Original assignee: Changxin Memory Technologies Inc
Current assignee: Changxin Memory Technologies Inc
Priority date: 2018-09-29
Filing date: 2018-09-29
Publication date: 2019-05-14
Anticipated expiration: 2028-09-29

Abstract

本实用新型提供一种电容结构，该电容结构包括：一基板，具有多个间隔的电容触点；多个电容柱，电容柱形成于基板上，并与电容触点接合，电容柱由内而外包括第一上电极层、第一介电层、下电极层、第二介电层及第二上电极层；固定层，平行于所述基板，多个电容柱贯穿于所述固定层，形成位于固定层上方的电容柱延伸部和下方的电容柱本体部，固定层在垂直于所述基板方向上全部或部分地覆盖所述电容柱延伸部。该电容结构改善了加高的空心电容柱本身不稳定、易倒塌的问题，避免了形成过程中湿法刻蚀易出现的晃动及倒塌现象，此外，该电容结构无顶部支撑层，在保证电容器件性能稳定的前提下又节约了工艺成本，具有很好的工业化前景。

Description

电容结构

技术领域

本实用新型涉及半导体制造领域，具体涉及电容结构。

背景技术

随着动态随机存取存储器(DRAM)特征尺寸持续缩小，电容器的电容也在不断减小，通过做出高深宽比结构的电容和形成双面(double side)结构的介电材料来提高电容是行之有效的提高电容的方法。在高深宽比结构的应用中，通常需要制备牺牲层来刻蚀高深宽比孔洞，牺牲层可采用硼磷硅玻璃(boro-phospho-silicate-glass，BPSG)等材料。

然而，在电极板不断减薄的情况下，形成高深宽比的电容结构会面临一系列问题，例如，一方面加高的空心电容柱会在结构上不稳定，易倒塌；另一方面在工艺步骤中湿法刻蚀移除BPSG来形成双面(double side)的高介电材料时，其中所用到的刻蚀溶剂难以去除，溶剂的表面张力会拉伸电容柱，导致电容结构的晃动。

为此，亟需提供一种的新的电容结构及其形成方法，以解决现有技术中存在的上述种种问题。

需注意的是，前述背景技术部分公开的信息仅用于加强对本实用新型的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本实用新型的目的是提供一种电容结构，以解决现有电容结构中易出现的结构不稳定及后续工艺上易引发结构破坏的问题。

为了实现上述目的，本实用新型采用如下技术方案：

本实用新型提供一种电容结构，包括：

一基板，具有多个间隔的电容触点；

多个电容柱，所述电容柱形成于所述基板上，并与所述电容触点接合，所述电容柱由内而外包括第一上电极层、第一介电层、下电极层、第二介电层及第二上电极层；

固定层，平行于所述基板，所述多个电容柱贯穿于所述固定层，形成位于所述固定层上方的电容柱延伸部和下方的电容柱本体部，所述固定层在垂直于所述基板方向上全部或部分地覆盖所述电容柱延伸部。

根据本实用新型的一个实施方式，所述固定层的高度占所述电容柱高度的1/5～1/3。

根据本实用新型的一个实施方式，所述电容柱的高度为800～1600nm。

根据本实用新型的一个实施方式，所述固定层的材料与所述第一上电极层的材料相同。

根据本实用新型的一个实施方式，所述第一上电极层全部填充所述电容柱的内部。

根据本实用新型的一个实施方式，所述固定层具有多个开口，所述第二介电层和所述第二上电极层通过所述开口延伸并覆盖于所述固定层的表面。

根据本实用新型的一个实施方式，所述电容结构还包括一底部支撑层，所述底部支撑层形成于所述基板上，所述电容柱本体部的底部贯穿所述底部支撑层接合于所述基板上的电容触点。

根据本实用新型的一个实施方式，所述底部支撑层的厚度为30nm～45nm。

根据本实用新型的一个实施方式，所述第一上电极层、所述下电极层和所述第二上电极层的材料选自钛、氮化钛和钨中的一种或多种；所述第一介电层和所述第二介电层的材料选自氧化铝、氮化硅、氧化硅和氧化锆中的一种或多种。

根据本实用新型的一个实施方式，所述下电极层的厚度为5～15nm，所述第二上电极层的厚度为5～10nm，所述第一介电层的厚度为4nm～10nm，所述第二介电层的厚度为4nm～10nm。

根据本实用新型的一个实施方式，所述电容结构还包括多晶硅层，所述多晶硅层位于所述第二上电极层的外表面。

根据本实用新型的一个实施方式，所述多晶硅层掺杂硼、砷、磷和锗中的一种或多种。

根据本实用新型的一个实施方式，所述多晶硅层与所述第二上电极层之间还包括一层金属钨层。

本实用新型还提供一种电容结构的形成方法，包括：

提供一具有多个间隔的电容触点的基板；

形成复合层于所述基板上，包括在所述基板上自下而上依次形成底部支撑层、第一牺牲层、第二牺牲层及第三牺牲层；

形成多个电容成型孔于所述复合层中，使所述电容成型孔显露出相应的所述电容触点；

形成下电极层于所述多个电容成型孔中，所述下电极层接合于所述电容触点；

移除所述第三牺牲层直至显露所述第二牺牲层，所述第二牺牲层与延伸出所述第二牺牲层上方的所述下电极层构成顶部沟槽；

形成第一介电层于所述下电极层和所述第二牺牲层上；

形成第一上电极层于所述第一介电层上，以全部或部分填充所述电容成型孔并形成固定层于所述顶部沟槽，所述固定层全部或部分覆盖所述顶部沟槽；

形成多个开口于所述固定层，并蚀刻直至移除所述开口内的第二牺牲层，以使所述开口的侧壁显露出第一上电极层并使所述开口的底部显露第一牺牲层；

移除所述第一牺牲层和第二牺牲层以显露相应的下电极层，然后在所述固定层表面、显露的所述第一上电极层和显露的所述下电极层的表面形成第二介电层；

形成第二上电极层于所述第二介电层上。

根据本实用新型的一个实施方式，所述第一牺牲层、第二牺牲层和第三牺牲层的材料选自氧化硅、磷硅玻璃和硼磷硅玻璃中的一种或多种。

根据本实用新型的一个实施方式，所述第一牺牲层、第二牺牲层和第三牺牲层的材料均为硼磷硅玻璃，其中所述第二牺牲层的磷掺杂浓度分别低于所述第一牺牲层的磷掺杂浓度和第三牺牲层的磷掺杂浓度，所述第二牺牲层的硼掺杂浓度分别高于所述第一牺牲层的硼掺杂浓度和第三牺牲层的硼掺杂浓度。

根据本实用新型的一个实施方式，所述第一牺牲层的磷掺杂浓度为2.8～4wt％，硼掺杂浓度为2～4wt％；所述第二牺牲层的磷掺杂浓度为2～4wt％，硼掺杂浓度为3～6.5wt％；所述第三牺牲层的磷掺杂浓度为2.5～5.5wt％，硼掺杂浓度为2～3wt％。

根据本实用新型的一个实施方式，所述第三牺牲层和第二牺牲层之间的蚀刻选择比为(800～15000)：1；所述第二牺牲层和第一牺牲层的蚀刻选择比为1：(800～12000)。

根据本实用新型的一个实施方式，所述移除第一牺牲层的时间为30～45s，所述移除第二牺牲层的时间为3～5s，所述移除第三牺牲层的时间为50～150s。

根据本实用新型的一个实施方式，所述第一牺牲层的厚度为500～1000nm，所述第二牺牲层的厚度为30～45nm，所述第三牺牲层的厚度为300～500nm。

根据本实用新型的一个实施方式，还包括形成多晶硅层于所述第二上电极层上。

根据本实用新型的一个实施方式，还包括形成金属钨层于所述多晶硅层和所述第二上电极层之间。

根据本实用新型的一个实施方式，一个所述开口仅与一个所述电容成型孔交叠，或一个所述开口同时与多个所述电容成型孔交叠。

根据本实用新型的一个实施方式，所述固定层的高度占所述电容成型孔高度的1/5～1/3。

根据本实用新型的一个实施方式，所述底部支撑层的厚度为30nm～45nm，所述下电极层的厚度为5～15nm，所述第二上电极层的厚度为5～10nm，所述第一介电层的厚度为4nm～10nm，所述第二介电层的厚度为4nm～10nm。

根据上述技术方案的描述可知，本实用新型的有益效果在于：

本实用新型提供一种的新的电容结构，该电容结构区别于现有的空心电容柱，在电容结构形成过程中，将电容柱内部填充并在电容柱顶部形成固定层，使电容结构更加稳定，从而改善了加高的空心电容柱本身不稳定、易倒塌的问题，同时也避免了形成过程中湿法刻蚀(wet etch)易出现的晃动(wobbling)及倒塌现象，大大提高了电容结构的稳定性和器件性能。此外，该电容结构的形成方法可利用不同牺牲层的元素掺杂浓度不同带来蚀刻选择性，以形成无顶部支撑层的电容结构，在保证电容器件性能稳定的前提下又节约了工艺成本，具有很好的工业化前景。

附图说明

为了让本实用新型实施例能更容易理解，以下配合所附附图作详细说明。应该注意，根据工业上的标准范例，各个部件未必按照比例绘制，且仅用于图示说明的目的。实际上，为了让讨论清晰易懂，各个部件的尺寸可以被任意放大或缩小。

图1为现有技术中的一种电容结构的立体结构示意图；

图2为图1所示电容结构中的一个电容柱横截面结构示意图；

图3为现有技术中的一种经湿法蚀刻处理后的电容结构的立体结构示意图；

图4为本实用新型一个实施方式的电容结构的立体结构示意图；

图5为本实用新型一个实施方式的电容结构中的一个电容柱横截面结构示意图

图6为本实用新型一个实施方式的电容结构的剖面示意图；

图7示出本实用新型一个实施方式的电容结构的形成工艺流程图；

图8a-图8m示出本实用新型一个实施方式的电容结构的形成工艺各阶段剖面示意图。

其中，附图标记说明如下：

100，200：基板

101：底部支撑层

102，201：电容柱

103：顶部支撑层

1021，2011：第一介电层

1022，2012：下电极层

1023，2013：第二介电层

1024：上电极层

2010：第一上电极层

2014：第二上电极层

200a：电容触点

201a：电容柱延伸部

201b：电容柱本体部

202：固定层

202a：开口

203：底部支撑层

204：多晶硅层

205：金属钨层

2001：复合层

2002：电容成型孔

2030：第一牺牲层

2031：第二牺牲层

2032：第三牺牲层

V：顶部沟槽

具体实施方式

以下内容提供了许多不同实施例或范例，以实现本实用新型实施例的不同部件。以下描述组件和配置方式的具体范例，以简化本实用新型实施例。当然，这些仅仅是范例，而非意图限制本实用新型实施例。本实用新型实施例可在各个范例中重复参考标号和/或字母。此重复是为了简化和清楚的目的，其本身并非用于指定所讨论的各个实施例和/或配置之间的关系。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本实用新型的概念。

在本实用新型实施例中形成一部件在另一部件上、连接至另一部件、和/或耦接至另一部件，其可包含形成此部件直接接触另一部件的实施例，并且也可包含形成额外的部件介于这些部件之间，使得这些部件不直接接触的实施例。再者，为了容易描述本实用新型实施例的一个部件与另一部件之间的关系，在此可以使用空间相关用语，举例而言，“较低”、“较高”、“水平”、“垂直”、“在…上方”、”之上”、“在…下方”、“在…底下”、”向上”、”向下”、”顶部”、”底部”等衍生的空间相关用语(例如“水平地”、“垂直地”、”向上地”、”向下地”等)。这些空间相关用语意欲涵盖包含这些部件的装置的不同方位。

图1为现有技术中的一种电容结构的立体结构示意图。如图1所示，该电容结构包括：基板100，底部支撑层101，多个电容柱102及顶部支撑层103。图2为图1所示电容结构中的一个电容柱横截面结构示意图。如图2所示，该电容柱102为一空心电容柱，由内而外包括第一介电层1021，下电极层1022，第二介电层1023，上电极层1024。然而，如图1和图2所示，在电极板不断减薄的情况下，形成这样的加高的空心电容柱会面临一系列问题，例如，一方面电容柱本身会在结构上不稳定，易倒塌；另一方面在工艺步骤中，通常会采用湿法刻蚀移除牺牲层(未图示)来形成双面(double side)的高介电材料，牺牲层通常采用氧化硅(SiO₂)、磷硅玻璃(PSG)和硼磷硅玻璃(BPSG)等材料，其中所用到的刻蚀溶剂难以去除，溶剂的表面张力会拉伸电容柱，进而导致电容结构的晃动(见图3)。

为此，本实用新型提供了一种电容结构，图4为本实用新型一个实施方式的电容结构的立体结构示意图，图5为本实用新型一个实施方式的电容结构中的一个电容柱横截面结构示意图，图6为本实用新型一个实施方式的电容结构的剖面示意图。结合图4-图6可知，该电容结构包括：

一基板200，具有多个间隔的电容触点200a；

多个电容柱201，所述电容柱形成于所述基板上，并与所述电容触点接合，所述电容柱由内而外包括第一上电极层2010、第一介电层2011、下电极层2012、第二介电层2013及第二上电极层2014；

固定层202，平行于所述基板200，所述多个电容柱201贯穿于所述固定层202，形成位于所述固定层上方的电容柱延伸部201a和下方的电容柱本体部201b，所述固定层在垂直于所述基板方向上全部或部分地覆盖所述电容柱延伸部201a。

本实用新型提供的上述电容结构，通过在电容柱上方增设固定层，使该固定层能够更好的起到电容固定的作用。该固定层202的高度可以高于或平行于电容柱延伸部，也可以低于该电容柱延伸部，以起到固定作用即可。

在一些实施例中，第一上电极层全部填充该电容柱的内部，即该第一上电极层的材料填满所述电容柱中第一介电层以内的空间，如此相对于空心电容柱或部分填充的电容柱，其结构更加稳定。

在一些实施例中，所述固定层的材料与所述第一上电极层的材料相同。固定层的高度占所述电容柱高度的1/5～1/3。所述电容柱的高度为800～1600nm。

在一些实施例中，在上述电容结构还可以包括底部支撑层203，底部支撑层203形成于所述基板200上，所述电容柱本体部的底部贯穿所述底部支撑层接合于所述基板上的电容触点。底部支撑层203用于固定电容柱的底部，使得电容柱结构更稳定。所述底部支撑层的厚度为30nm～45nm。

在一些实施例中，该固定层202具有多个开口202a，所述第二介电层和所述第二上电极层通过所述开口延伸并覆盖于所述固定层的表面，即在所述固定层202上表面还可包含一层第二介电层和第二上电极层。

在一些实施例中，上述电容结构还包括多晶硅层204，该多晶硅层204位于第二介电层2013的外表面。通过沉积多晶硅层204，一方面可以稳定电容柱，另一方面也可以作为导电材料，该多晶硅层还可掺杂硼、砷、磷和锗中的一种或多种。

在一些实施例中，还可以在该多晶硅层和第二介电层之间选择性地形成一层金属钨层205。

在一些实施例中，所述第一上电极层、所述下电极层和所述第二上电极层的材料选自钛、氮化钛和钨中的一种或多种，其中所述第一上电极层材料可以与所述第二上电极层材料相同，也可以不同；所述第一介电层和所述第二介电层的材料选自氧化铝、氮化硅、氧化硅和氧化锆中的一种或多种，其中所述第一介电层材料可以与所述第二介电层材料相同，也可以不同。

在一些实施例中，所述下电极层的厚度为5～15nm，所述第二上电极层的厚度为5～10nm，所述第一介电层的厚度为4nm～10nm，所述第二介电层的厚度为4nm～10nm。

本实用新型又提供一种电容结构的形成方法，图7示出本实用新型一个实施方式的电容结构的形成工艺流程图，该方法包括：

提供一具有多个间隔的电容触点的基板；

形成第一介电层于所述下电极层和所述第二牺牲层上；

形成第二上电极层于所述第二介电层上。

图8a-图8m示出本实用新型一个实施方式的电容结构的形成工艺各阶段剖面示意图，如图8a所示，在基板200上具有多个电容触点200a，例如钨金属互连线，在所述基板200上形成复合层2001，该复合层2001包括在所述基板200上自下而上依次形成的底部支撑层203、第一牺牲层2030、第二牺牲层2031及第三牺牲层2032。其中第一牺牲层、第二牺牲层和第三牺牲层的材料包括但不限于氧化硅(SiO₂)、磷硅玻璃(PSG)和硼磷硅玻璃(BPSG)等，第一牺牲层、第二牺牲层和第三牺牲层的材料可以相同或不同，第一牺牲层的厚度为500～1000nm，第二牺牲层的厚度为30～45nm，第三牺牲层的厚度为300～500nm。

在一些实施例中，所述第一牺牲层2030、第二牺牲层2031和第三牺牲层2032的材料均为硼磷硅玻璃(BPSG)，其中所述第二牺牲层的磷掺杂浓度分别低于所述第一牺牲层的磷掺杂浓度和第三牺牲层的磷掺杂浓度，所述第二牺牲层的硼掺杂浓度分别高于所述第一牺牲层2030的硼掺杂浓度和第三牺牲层的硼掺杂浓度。

所述第一牺牲层的磷掺杂浓度为2.8～4wt％，硼掺杂浓度为2～4wt％；所述第二牺牲层的磷掺杂浓度为2～4wt％，硼掺杂浓度为3～6.5wt％；所述第三牺牲层的磷掺杂浓度为2.5～5.5wt％，硼掺杂浓度为2～3wt％。其中，第一牺牲层和第三牺牲层的掺杂硼磷的浓度可以不同，也可以相同。

在一些实施例中，所述第三牺牲层和第二牺牲层之间的蚀刻选择比为(800～15000)：1；所述第二牺牲层和第一牺牲层的蚀刻选择比为1：(800～12000)。

如图8b所示，在所述复合层中2001形成多个电容成型孔2002，使所述电容成型孔2002显露出相应的电容触点(钨金属互连线)200a。具体地，在一些实施例中，通过在第二牺牲层2020上涂上光刻胶及抗反射涂层(Anti-Reflection Coating,ARC)，利用曝光显影或者双重曝光技术定义出电容成型孔的图案。接着干法刻蚀除去包含具有多种材料的复合层，蚀刻停留在钨金属层的上表面，形成连接到底部的电容成型孔2002。

如图8c-图8d所示，形成下电极层2012于所述多个电容成型孔中，所述下电极层接合于所述电容触点。具体地，在如图8b所示的结构的基础上，采用化学气相沉积(CVD)或原子气相沉积(ALD)的方法沉积下电极层2012材料，该下电极层材料包括但不限于钛(Ti)、氮化钛(TiN)或钨(W)等，沉积的厚度为5nm～15nm。然后在图8c所示结构上，采用干法刻蚀或化学机械研磨(CMP)的方法除去第三牺牲层2032上表面的下电极层材料，即得如图8d所示的结构。

如图8e所示，移除第三牺牲层2032直至显露第二牺牲层2031，第二牺牲层2031与延伸出所述第二牺牲层上方的下电极层构成顶部沟槽V。其中，包括但不限于采用稀释的氢氟酸(DHF)、或氢氟酸(HF)和氟化氨(NH₄F)的混合液以湿法蚀刻的方法移除第三牺牲层2032。在一些实施例中，移除第三牺牲层的时间为50～150s。如前所述，由于第二牺牲层中掺杂硼的含量较高，蚀刻率会降低，这样在移除第三牺牲层以后蚀刻率会降低甚至停止蚀刻。第二牺牲层可以有少量蚀刻损伤，但是由于蚀刻率降低，不会在去除第三牺牲层时被去除。通过利用第三牺牲层和第二牺牲层的蚀刻选择性的不同，可以选择性的蚀刻掉第三牺牲层而保留第二牺牲层不被蚀刻，这样就可以在第二牺牲层上继续进行后续工艺。

如图8f所示，形成第一介电层2011于所述下电极层2012和所述第二牺牲层2031上。该第一介电层材料包括但不限于氧化铝、氮化硅、氧化硅、氧化锆等或其组合，其厚度为4nm～10nm。具体地，形成方法可采用化学气相沉积(CVD)或原子气相沉积(ALD)，形成过程可以是批次式或是单片式反应。

如图8g所示，形成第一上电极层2010于所述第一介电层2011上，填充所述电容成型孔2002并形成固定层202于所述顶部沟槽V，所述固定层202可全部覆盖所述顶部沟槽V。其中，形成方法可采用化学气相沉积(CVD)或原子气相沉积(ALD)，固定层202的材料与所述第一上电极层材料相同，包括但不限于钛(Ti)、氮化钛(TiN)或钨(W)等，固定层的高度占所述电容成型孔高度的1/5～1/3。电容成型孔可被第一上电极层材料全部填充，也可以被部分填充。其中，第一上电极层自第一介电层表面生长的厚度范围为6nm～20nm，即若第一上电极层填满所述电容成型孔，所述电容成型孔中第一上电极层的厚度不超过40nm。

如图8h所示，形成多个开口202a于所述固定层202，并蚀刻直至移除所述开口内的第二牺牲层2031，以使所述开口的侧壁显露出第一上电极层并使所述开口的底部显露第一牺牲层2030。其中一个所述开口仅与一个所述电容成型孔交叠，或一个所述开口可同时与多个所述电容成型孔交叠。具体地，形成方法可采用光刻技术对固定层202的部分上表面进行曝光显影，用化学气体，例如C₄F₆、SF₆、Cl₂、BCl_3.等将顶部开口，并蚀刻达到第一牺牲层2030为止，使第一牺牲层2030露出，并同时露出开口侧壁的第一上电极层材料。

如图8i所示，移除所述第一牺牲层2030和第二牺牲层2031以显露相应的下电极层2012。其中包括但不限于采用稀释的氢氟酸(DHF)、或氢氟酸(HF)和氟化氨(NH₄F)的混合液以湿法蚀刻的方法，选择性地蚀刻掉第一牺牲层材料和第二牺牲层材料，保留侧壁上露出的各电极材料。具体地，第一牺牲层和第二牺牲层是依顺序分别蚀刻的，先蚀刻第一牺牲层，然后再蚀刻第二牺牲层。例如，首先蚀刻第一牺牲层，采用稀释的氢氟酸(例如：浓度为49wt％的HF用水稀释，其中HF与H₂O的体积比为1：100)进行湿法蚀刻30～45s，移除第一牺牲层；然后蚀刻第二牺牲层，采用氢氟酸(HF)和氟化氨(NH₄F)的混合液(例如：浓度为49wt％的HF、浓度为40wt％的NH₄F及水的体积比为1:7:140)进行湿法蚀刻3～5s，移除第二牺牲层。

如图8j所示，然后在所述固定层表面、显露的所述第一上电极层和显露的所述下电极层的表面形成第二介电层2013。形成方法可以采用化学气相沉积(CVD)或原子气相沉积(ALD)，第二介电层材料包括但不限于氧化铝、氮化硅、氧化硅、氧化锆等或其组合，其厚度为4nm～10nm，第二介电层材料与第一介电层材料可以相同或不相同。

如图8k所示，形成第二上电极层2014于所述第二介电层2013上。形成方法可以采用化学气相沉积(CVD)或原子气相沉积(ALD)，第二上电极层材料包括但不限于钛(Ti)、氮化钛(TiN)或钨(W)等，其厚度为5～15nm。第二上电极层材料可以与第一层上电极材料相同或者不同。

在一些实施例中，还可以继续形成多晶硅层204于所述第二上电极层2014上(见图8l)。形成方法可以采用化学气相沉积(CVD)或原子气相沉积(ALD)。通过沉积多晶硅层于第二上电极层上，一方面可以稳定柱状电容，一方面也可以作为导电材料。在一些实施例中，还可以选择性地在第二层上电极金属表面选择性的沉积一层钨金属层205以后再沉积多晶硅层。多晶硅层的沉积原料可以是硅烷(Silane)或者乙硅烷(disilane)可以同时掺杂有硼，砷，磷或者锗元素的一者或多者。

如图8m所示，在一些实施例中，还可以继续在如图8l所示的电容结构的顶部涂覆光刻胶及抗反射涂层，利用曝光显影技术干法蚀刻将顶部第二层上电极材料和第一层上电极材料蚀刻出通孔，并填充金属导电材料，目的使第一和第二上电极材料可以接地。

综上，通过上述方法所得到的电容结构，通过在形成过程中利用第一上电极层材料填充空心电容柱，并同时在电容柱顶部形成了固定层，可以实现电容结构更好的稳定性，使得在湿法蚀刻第一牺牲层材料时，高深宽比的电容结构不至于倒塌和晃动，大大提高了电容结构的稳定性和器件性能。此外，本实用新型的形成方法还利用第二牺牲层与其它两牺牲层的蚀刻选择性不同，从无需顶部支撑层即可形成所需电容结构，在保证电容器件性能稳定的前提下又节约了工艺成本，具有很好的工业化前景。

本领域技术人员应当注意的是，本实用新型所描述的实施方式仅仅是示范性的，可在本实用新型的范围内作出各种其他替换、改变和改进。因而，本实用新型不限于上述实施方式，而仅由权利要求限定。

Claims

1.一种电容结构，包括：

一基板，具有多个间隔的电容触点；

2.根据权利要求1所述的电容结构，其特征在于，所述固定层的高度占所述电容柱高度的1/5～1/3。

3.根据权利要求1所述的电容结构，其特征在于，所述电容柱的高度为800～1600nm。

4.根据权利要求1所述的电容结构，其特征在于，所述固定层的材料与所述第一上电极层的材料相同。

5.根据权利要求1所述的电容结构，其特征在于，所述第一上电极层全部填充所述电容柱的内部。

6.根据权利要求1所述的电容结构，其特征在于，所述固定层具有多个开口，所述第二介电层和所述第二上电极层通过所述开口延伸并覆盖于所述固定层的表面。

7.根据权利要求1所述的电容结构，其特征在于，所述电容结构还包括一底部支撑层，所述底部支撑层形成于所述基板上，所述电容柱本体部的底部贯穿所述底部支撑层接合于所述基板上的电容触点。

8.根据权利要求7所述的电容结构，其特征在于，所述底部支撑层的厚度为30nm～45nm。

9.根据权利要求1所述的电容结构，其特征在于，所述第一上电极层、所述下电极层和所述第二上电极层的材料选自钛、氮化钛和钨中的一种或多种；所述第一介电层和所述第二介电层的材料选自氧化铝、氮化硅、氧化硅和氧化锆中的一种或多种。

10.根据权利要求9所述的电容结构，其特征在于，所述下电极层的厚度为5～15nm，所述第二上电极层的厚度为5～10nm，所述第一介电层的厚度为4nm～10nm，所述第二介电层的厚度为4nm～10nm。

11.根据权利要求1、6、7中任一项所述的电容结构，其特征在于，所述电容结构还包括多晶硅层，所述多晶硅层位于所述第二上电极层的外表面。

12.根据权利要求11所述的电容结构，其特征在于，所述多晶硅层掺杂硼、砷、磷和锗中的一种或多种。

13.根据权利要求11所述的电容结构，其特征在于，所述多晶硅层与所述第二上电极层之间还包括一层金属钨层。