CN110970401B - 电容结构及其形成方法 - Google Patents

电容结构及其形成方法 Download PDF

Info

Publication number
CN110970401B
CN110970401B CN201811146010.0A CN201811146010A CN110970401B CN 110970401 B CN110970401 B CN 110970401B CN 201811146010 A CN201811146010 A CN 201811146010A CN 110970401 B CN110970401 B CN 110970401B
Authority
CN
China
Prior art keywords
layer
capacitor
forming
electrode layer
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811146010.0A
Other languages
English (en)
Other versions
CN110970401A (zh
Inventor
王晓玲
王中磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811146010.0A priority Critical patent/CN110970401B/zh
Publication of CN110970401A publication Critical patent/CN110970401A/zh
Application granted granted Critical
Publication of CN110970401B publication Critical patent/CN110970401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种电容结构的形成方法，其中该电容结构的第一上电极层采用交替循环通入第一气体和第二气体于所述第一介电层上沉积反应形成，每个所述循环包括：通入第一气体进行沉积反应，持续第一时长；通入第一惰性气体进行吹扫，持续第二时长；通入第二气体进行沉积反应，持续第三时长；通入第二惰性气体进行吹扫，持续第四时长；其中所述第一时长分别小于所述第二时长和第四时长，所述第三时长分别小于所述第二时长和第四时长。本发明的电容结构能够更好的适应外界环境温度的变化，不易因热胀冷缩而变形。

Description

电容结构及其形成方法
技术领域
本发明涉及半导体制造领域，具体涉及电容结构及其形成方法。
背景技术
随着动态随机存取存储器(DRAM)特征尺寸持续缩小，电容器的电容也在不断减小，通过做出高深宽比结构的电容和形成双面(double side)结构的介电材料来提高电容是行之有效的提高电容的方法。在高深宽比结构的应用中，通常需要制备牺牲层来刻蚀高深宽比孔洞，牺牲层可采用硼磷硅玻璃(boro-phospho-silicate-glass，BPSG)等材料。
然而，在电极板不断减薄的情况下，形成高深宽比的电容结构会面临一系列问题，例如，一方面加高的空心电容柱会在结构上不稳定，易倒塌；另一方面在工艺步骤中湿法刻蚀移除BPSG来形成双面(double side)的高介电材料时，其中所用到的刻蚀溶剂难以去除，溶剂的表面张力会拉伸电容柱，导致电容结构的晃动。此外，电容柱还易发生热胀冷缩而变形的问题。
为此，亟需提供一种的新的电容结构及其形成方法，以解决现有技术中存在的上述种种问题。
需注意的是，前述背景技术部分公开的信息仅用于加强对本发明的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的是提供一种电容结构及其形成方法，以解决现有电容结构中易出现的结构不稳定、易因热胀冷缩而变形的问题。
为了实现上述目的，本发明采用如下技术方案：
本发明提供一种电容结构的形成方法，包括：
提供一具有多个间隔的电容触点的基板；
形成多个具有高深宽比的电容成型孔和位于多个所述电容成型孔之间的支撑层，所述电容成型孔显露出相应的所述电容触点；
形成下电极层于所述电容成型孔内表面；
形成第一介电层于所述下电极层上；
形成第一上电极层于所述第一介电层上，所述第一上电极层填充于所述电容成型孔中；
其中，交替循环通入第一气体和第二气体于所述第一介电层上沉积反应形成所述第一上电极层，每个所述循环包括：
通入第一气体进行沉积反应，持续第一时长；
通入第一惰性气体进行吹扫，持续第二时长；
通入第二气体进行沉积反应，持续第三时长；
通入第二惰性气体进行吹扫，持续第四时长；
其中所述第一时长分别小于所述第二时长和第四时长，所述第三时长分别小于所述第二时长和第四时长。
根据本发明的一个实施方式，所述第一气体为四氯化钛，所述第二气体为氨气。
根据本发明的一个实施方式，所述第一时长为0.02s～0.06s，所述第二时长为0.1s～2s，所述第三时长为0.08s～0.36s，所述第四时长为0.1s～2s。
根据本发明的一个实施方式，所述第一上电极层填充并封住所述电容成型孔的顶部开口，所述电容成型孔内部具有空气柱。
根据本发明的一个实施方式，所述第一上电极层沿所述电容成型孔侧壁内的介电层上形成的厚度为6nm～20nm。
根据本发明的一个实施方式，所述通入第一气体的流量为20sccm～100sccm，所述通入第二气体的流量为1000sccm～4000sccm，所述通入第一惰性气体的流量为1000sccm～5000sccm，所述通入第二惰性气体的流量为1000sccm～5000sccm。
根据本发明的一个实施方式，所述第一惰性气体和第二惰性气体分别选自氮气或氩气。
根据本发明的一个实施方式，所述沉积反应为原子层沉积或化学气相沉积。
根据本发明的一个实施方式，所述沉积反应的速率为0.02nm/s～0.7nm/s。
根据本发明的一个实施方式，所述沉积反应在400～600℃的温度下，2torr～15torr的压力下进行。
根据本发明的一个实施方式，所述电容成型孔的深宽比为10～30。
根据本发明的一个实施方式，所述支撑层包括顶部支撑层和底部支撑层，形成所述电容成型孔、支撑层、下电极层和第一介电层包括：
形成复合层于所述基板上，包括在所述基板上自下而上依次形成底部支撑层、第一牺牲层、顶部支撑层及第二牺牲层；
形成多个电容成型孔于所述复合层中，使所述电容成型孔显露出相应的所述电容触点；
形成下电极层于所述多个电容成型孔中，所述下电极层接合于所述电容触点；
移除所述第二牺牲层直至显露所述顶部支撑层，所述顶部支撑层与延伸出所述顶部支撑层上方的所述下电极层构成顶部沟槽；
形成第一介电层于所述下电极层和所述顶部支撑层上。
根据本发明的一个实施方式，还包括在上述具有顶部支撑层和固定层的电容结构的形成方法的基础上：
形成第一上电极层于所述第一介电层上，以全部或部分填充所述电容成型孔并形成固定层于所述顶部沟槽，所述固定层全部或部分覆盖所述顶部沟槽；
形成多个开口于所述固定层，并蚀刻直至移除所述开口内的顶部支撑层，以使所述开口的侧壁显露出第一上电极层并使所述开口的底部显露第一牺牲层；
移除所述第一牺牲层以显露相应的下电极层，然后在所述固定层表面、显露的所述第一上电极层和显露的所述下电极层的表面形成第二介电层；
形成第二上电极层于所述第二介电层上。
根据本发明的一个实施方式，所述支撑层包括底部支撑层，形成所述电容成型孔、支撑层、下电极层和第一介电层包括：
形成复合层于所述基板上，包括在所述基板上自下而上依次形成底部支撑层、第一牺牲层、第二牺牲层及第三牺牲层；
形成多个电容成型孔于所述复合层中，使所述电容成型孔显露出相应的所述电容触点；
形成下电极层于所述多个电容成型孔中，所述下电极层接合于所述电容触点；
移除所述第三牺牲层直至显露所述第二牺牲层，所述第二牺牲层与延伸出所述第二牺牲层上方的所述下电极层构成顶部沟槽；
形成第一介电层于所述下电极层和所述第二牺牲层上。
根据本发明的一个实施方式，还包括在上述具有固定层并无顶部支撑层的电容结构的形成方法的基础上：
形成第一上电极层于所述第一介电层上，以全部或部分填充所述电容成型孔并形成固定层于所述顶部沟槽，所述固定层全部或部分覆盖所述顶部沟槽；
形成多个开口于所述固定层，并蚀刻直至移除所述开口内的第二牺牲层，以使所述开口的侧壁显露出第一上电极层并使所述开口的底部显露第一牺牲层；
移除所述第一牺牲层和第二牺牲层以显露相应的下电极层，然后在所述固定层表面、显露的所述第一上电极层和显露的所述下电极层的表面形成第二介电层；
形成第二上电极层于所述第二介电层上。
本发明还提供一种电容结构，采用上述方法形成，该电容结构包括：
基板，具有多个间隔的电容触点；
多个电容柱，所述电容柱形成于所述基板上，并与所述电容触点接合，所述电容柱由内而外包括第一上电极层、第一介电层及下电极层；
支撑层，位于所述多个电容柱之间；
其中，所述电容柱内部具有空气柱。
本发明又提供另一种电容结构，采用上述方法形成，该电容结构包括：
一基板，具有多个间隔的电容触点；
多个电容柱，所述电容柱形成于所述基板上，并与所述电容触点接合，所述电容柱由内而外包括第一上电极层、第一介电层、下电极层、第二介电层及第二上电极层；
顶部支撑层，平行于所述基板，所述多个电容柱贯穿于所述顶部支撑层，形成位于所述顶部支撑层上方的电容柱延伸部和下方的电容柱本体部；
固定层，形成于所述电容柱延伸部的外围，所述固定层在垂直于所述基板方向上全部或部分地覆盖所述电容柱延伸部；
其中，所述电容柱内部具有空气柱。
本发明又提供另一种电容结构，采用上述方法形成，该电容结构包括：
一基板，具有多个间隔的电容触点；
多个电容柱，所述电容柱形成于所述基板上，并与所述电容触点接合，所述电容柱由内而外包括第一上电极层、第一介电层、下电极层、第二介电层及第二上电极层；
固定层，平行于所述基板，所述多个电容柱贯穿于所述固定层，形成位于所述固定层上方的电容柱延伸部和下方的电容柱本体部，所述固定层在垂直于所述基板方向上全部或部分地覆盖所述电容柱延伸部；
其中，所述电容柱内部具有空气柱。
本发明的有益效果在于：
本发明提供一种新的电容结构及其形成方法，通过控制沉积过程中每个循环通入的反应气体和吹扫气体的时间和流量，使电容柱顶部封口，形成含有空气柱的电容结构，使其能够更好的适应外界环境温度的变化，不易因热胀冷缩而变形。该电容结构还可以进一步形成固定层，使电容结构更加稳定，同时也避免了形成过程中湿法刻蚀(wet etch)易出现的晃动(wobbling)及倒塌现象，大大提高了电容结构的稳定性和器件性能。
附图说明
为了让本发明实施例能更容易理解，以下配合所附附图作详细说明。应该注意，根据工业上的标准范例，各个部件未必按照比例绘制，且仅用于图示说明的目的。实际上，为了让讨论清晰易懂，各个部件的尺寸可以被任意放大或缩小。
图1示出本发明一个实施方式的电容结构的示意图；
图2a-图2b示出具有空气柱的第一上电极层的交替循环反应示意图及所对应形成的结构剖面示意图；
图3a及图3b、图4a及图4b分别示出无空气柱的第一上电极层的交替循环反应示意图及所对应的结构剖面示意图；
图5为本发明一个实施方式的电容结构的立体结构示意图；
图6为本发明一个实施方式的电容结构中的一个电容柱横截面结构示意图；
图7为本发明一个实施方式的电容结构的剖面示意图；
图8为本发明另一个实施方式的电容结构的立体结构示意图；
图9为本发明另一个实施方式的电容结构中的一个电容柱横截面结构示意图；
图10为本发明另一个实施方式的电容结构的剖面示意图；
图11a-图11m示出实施例1的电容结构的形成工艺各阶段剖面示意图；
图12a-图12m示出本发明一个实施方式的电容结构的形成工艺各阶段剖面示意图。
其中，附图标记说明如下：
100,200,300：基板
101：电容成型孔
102：支撑层
105,2010,3010：第一上电极层
104,2011,3011：第一介电层
103,2012,3012：下电极层
2013,3013：第二介电层
2014,3014：第二上电极层
106,2016,3016：空气柱
A：第一气体
B：第二气体
C：第一惰性气体
C’：第二惰性气体
I：第一时长
II：第二时长
III：第三时长
IV：第四时长
200a，300a：电容触点
201,301：电容柱
201a,301a：电容柱延伸部
201b,301b：电容柱本体部
203,302：固定层
203a,302a：开口
202：顶部支撑层
204,303：底部支撑层
205,304：多晶硅层
206,305：金属钨层
2001,3001：复合层
2002,3002：电容成型孔
2040,3030：第一牺牲层
2020,3031：第二牺牲层
3032：第三牺牲层
V，V’：顶部沟槽
具体实施方式
以下内容提供了许多不同实施例或范例，以实现本发明实施例的不同部件。以下描述组件和配置方式的具体范例，以简化本发明实施例。当然，这些仅仅是范例，而非意图限制本发明实施例。本发明实施例可在各个范例中重复参考标号和/或字母。此重复是为了简化和清楚的目的，其本身并非用于指定所讨论的各个实施例和/或配置之间的关系。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在本发明实施例中形成一部件在另一部件上、连接至另一部件、和/或耦接至另一部件，其可包含形成此部件直接接触另一部件的实施例，并且也可包含形成额外的部件介于这些部件之间，使得这些部件不直接接触的实施例。再者，为了容易描述本发明实施例的一个部件与另一部件之间的关系，在此可以使用空间相关用语，举例而言，“较低”、“较高”、“水平”、“垂直”、“在…上方”、”之上”、“在…下方”、“在…底下”、”向上”、”向下”、”顶部”、”底部”等衍生的空间相关用语(例如“水平地”、“垂直地”、”向上地”、”向下地”等)。这些空间相关用语意欲涵盖包含这些部件的装置的不同方位。
随着动态随机存取存储器(DRAM)特征尺寸持续缩小，通过加高电容柱的结构来提高电容是行之有效的方法。然而，电容柱的变细变高引发出一系列结构不稳现象，电容柱还易因热胀冷缩而变形。为此，本发明提供了一种在电容柱结构内部构造空气柱的方法，这种含有空气柱的电容柱能够更好的承受周围温度变化，不易因热胀冷缩而变形。
图1示出本发明一个实施方式的电容结构的示意图。图2a-图2b示出具有空气柱的第一上电极层的交替循环反应示意图及所对应的结构剖面示意图，其中横坐标为时间轴，方块代表通入各反应气体的持续时间。结合图1及图2a-图2b，本发明提供的电容结构的形成方法包括：
提供一具有多个间隔的电容触点的基板100；
形成多个具有高深宽比的电容成型孔101和位于多个所述电容成型孔之间的支撑层102，所述电容成型孔101显露出相应的所述电容触点100a；
形成下电极层103于所述电容成型孔101内表面；
形成第一介电层104于所述下电极层103上；
形成第一上电极层105于所述第一介电层104上，所述第一上电极层105填充于所述电容成型孔101中；
其中，交替循环通入第一气体A和第二气体B于所述第一介电层上沉积反应形成所述第一上电极层，例如，进行循环1，循环2，…；每个所述循环包括：
通入第一气体A进行沉积反应，持续第一时长I；
通入第一惰性气体C进行吹扫(purge)，持续第二时长II；
通入第二气体B进行沉积反应，持续第三时长III；
通入第二惰性气体C’进行吹扫(purge)，持续第四时长IV；
其中所述第一时长I分别小于所述第二时长II和第四时长IV，所述第三时长III分别小于所述第二时长II和第四时长IV。
进一步地，在一些实施例中，在上述形成第一上电极层后，还包括继续形成第二介电层及第二上电极层，以形成多层上电极结构的电容柱，即该电容柱可以由内而外包括第一上电极层、第一介电层、下电极层、第二介电层及第二上电极层。
在一些实施例中，所述第一时长为0.02s～0.06s，所述第二时长为0.1s～2s，所述第三时长为0.08s～0.36s，所述第四时长为0.1s～2s。
在气相沉积的过程中，改变反应条件，例如改变前驱体的种类、通入前驱体及吹扫(purge)的时间(time)、流量(flow)和流速(flow rate)等，反应条件的改变会影响成膜的性质，即不同的通入方式，不同的搭配方式，最终生成的膜的质量、厚度、形状会不同。图3a及图3b、图4a及图4b分别示出无空气柱的第一上电极层的交替循环反应示意图及所对应的结构剖面示意图，其中横坐标为时间轴，方块代表通入各反应气体的持续时间。从3a及图3b、图4a及图4b可以看出，当交替循环中，反应气体的通入时长与吹扫气体的时长相同或较长时，反应气体能够更好的到达电容柱的底部发生吸附，使得底部成膜速率和顶部成膜速率差异较小，所形成的电容柱不易产生空气柱。
本发明通过控制上述交替循环中每个循环的反应时间，缩短第一气体A和第二气体B的通入时间，使反应气体饱和吸附(soak)时间变短，这样会导致反应气体在高深宽比的电容柱顶部吸附量较多，底部吸附量不足，使得顶部长膜速度相对较快，这样累计下来的效果就是顶部产生封口，底部形成含有空气缝隙的空气柱106(见图1)。顶部封口的形成一方面可以稳定电容结构的顶部，另一方面中间留有的空气柱可以帮助电容适应温度的变化，防止热胀冷缩导致的电容结构变形问题。
在一些实施例中，所述沉积反应为原子层沉积(ALD)或化学气相沉积(CVD)，优选为原子层沉积。所述沉积反应的速率为0.02nm/s～0.7nm/s。所述沉积反应在400～600℃的温度下，2torr～15torr的压力下进行。
在一些实施例中，所述第一气体为四氯化钛(TiCl4)，所述第二气体为氨气(NH3)，所述第一上电极层为氮化钛层(TiN)。具体地，在反应腔室中通入TiCl4气体进行单分子层吸附；然后通入第一惰性气体进行吹扫，吹出沉积表面多余的气体；然后通入NH3，所通入的NH3与TiCl4反应生成TiN，然后再通入第二惰性气体将副产物和多余气体吹出。在一些实施例中，所述第一惰性气体和第二惰性气体分别选自氮气或氩气。
在一些实施例中，通过控制上述的各气体在每个循环中的通入时长，使得所述第一上电极层填充并封住所述电容成型孔的顶部开口，所述电容成型孔内部具有空气柱。该空气柱可以减少电容柱受周围温度变化的影响，进而提高电容柱的稳定性。
在一些实施例中，所述第一上电极层沿所述电容成型孔侧壁内生长，其在一侧所形成的介电层的厚度为6nm～20nm。即第一上电极层填满所述电容成型孔，所述电容成型孔中第一上电极层的厚度不超过40nm。其中在该填满的电容成型孔内含有上述的空气柱。
在一些实施例中，所述通入第一气体的流量为20sccm～100sccm，所述通入第二气体的流量为1000sccm～4000sccm，所述通入第一惰性气体的流量为1000sccm～5000sccm，所述通入第二惰性气体的流量为1000sccm～5000sccm。
在一些实施例中，所述电容成型孔的深宽比为10～30。
本发明的另一个方面还提供在上述形成方法的基础上形成具有固定层的电容结构，该固定层使电容结构更加稳定，因此即使在电容柱内部含有部分空气柱仍可以保证其稳定且不易倒塌，同时也避免了湿法刻蚀(wet etch)移除BPSG过程中易出现的晃动(wobbling)及倒塌现象，大大提高了电容结构的稳定性和器件性能。
在一些实施例中，前述的支撑层包括顶部支撑层和底部支撑层，电容柱由内而外包括第一上电极层、第一介电层、下电极层、第二介电层及第二上电极层。图5为本发明一个实施方式的电容结构的立体结构示意图，图6为本发明一个实施方式的电容结构中的一个电容柱横截面结构示意图，图7为本发明一个实施方式的电容结构的剖面示意图。结合图5-图7可知，该电容结构包括：
一基板200，具有多个间隔的电容触点200a；
多个电容柱201，所述电容柱形成于所述基板上，并与所述电容触点接合，所述电容柱由内而外包括第一上电极层2010、第一介电层2011、下电极层2012、第二介电层2013及第二上电极层2014；
顶部支撑层202，平行于所述基板200，所述多个电容柱201贯穿于所述顶部支撑层202，形成位于所述顶部支撑层上方的电容柱延伸部201a和下方的电容柱本体部201b；
固定层203，形成于所述电容柱延伸部201a的外围，所述固定层在垂直于所述基板方向上全部或部分地覆盖所述电容柱延伸部201a。
其中，电容柱201内部具有空气柱2016。
本发明提供的上述电容结构，通过在电容柱顶部支撑层的上方增设固定层，使该固定层203能够更好的起到电容固定的作用。该固定层203的高度可以高于或平行于电容柱延伸部，也可以低于该电容柱延伸部，以起到固定作用即可。电容柱内部的空气柱可以使电容结构适应环境温度的变化，以保持性能稳定。
上述具有顶部支撑层和固定层的电容结构的形成方法包括：
提供一具有多个间隔的电容触点的基板；
形成复合层于所述基板上，包括在所述基板上自下而上依次形成底部支撑层、第一牺牲层、顶部支撑层及第二牺牲层；
形成多个电容成型孔于所述复合层中，使所述电容成型孔显露出相应的所述电容触点；
形成下电极层于所述多个电容成型孔中，所述下电极层接合于所述电容触点；
移除所述第二牺牲层直至显露所述顶部支撑层，所述顶部支撑层与延伸出所述顶部支撑层上方的所述下电极层构成顶部沟槽；
形成第一介电层于所述下电极层和所述顶部支撑层上；
形成第一上电极层于所述第一介电层上，以全部或部分填充所述电容成型孔并形成固定层于所述顶部沟槽，所述固定层全部或部分覆盖所述顶部沟槽；
形成多个开口于所述固定层，并蚀刻直至移除所述开口内的顶部支撑层，以使所述开口的侧壁显露出第一上电极层并使所述开口的底部显露第一牺牲层；
移除所述第一牺牲层以显露相应的下电极层，然后在所述固定层表面、显露的所述第一上电极层和显露的所述下电极层的表面形成第二介电层；
形成第二上电极层于所述第二介电层上。
本发明的另一个方面还提供在上述形成方法的基础上利用不同牺牲层的元素掺杂浓度不同带来蚀刻选择性，以形成无顶部支撑层的电容结构，其在保证电容器件性能稳定的前提下又节约了工艺成本，具有很好的工业化前景。
图8为本发明另一个实施方式的电容结构的立体结构示意图，图9为本发明另一个实施方式的电容结构中的一个电容柱横截面结构示意图，图10为本发明另一个实施方式的电容结构的剖面示意图。结合图8-图10可知，该电容结构包括：
一基板300，具有多个间隔的电容触点300a；
多个电容柱301，所述电容柱形成于所述基板上，并与所述电容触点接合，所述电容柱由内而外包括第一上电极层3010、第一介电层3011、下电极层3012、第二介电层3013及第二上电极层3014；
固定层302，平行于所述基板300，所述多个电容柱301贯穿于所述固定层302，形成位于所述固定层上方的电容柱延伸部301a和下方的电容柱本体部301b，所述固定层在垂直于所述基板方向上全部或部分地覆盖所述电容柱延伸部301a。
其中电容柱301内部含有空气柱3016。
上述电容结构，通过在电容柱上方增设固定层，使该固定层能够更好的起到电容固定的作用。该固定层202的高度可以高于或平行于电容柱延伸部，也可以低于该电容柱延伸部，以起到固定作用即可。电容柱内部的空气柱可以使电容结构适应环境温度的变化，以保持性能稳定。
下面通过具体实施例说明：
实施例1：具有顶部支撑层和固定层的电容结构的形成方法
图11a-图11m示出实施例1的电容结构的形成工艺各阶段剖面示意图，如图11a所示，在基板200上具有多个电容触点200a，例如钨金属互连线，在所述基板200上形成复合层2001，该复合层2001包括在所述基板200上自下而上依次形成的底部支撑层204、第一牺牲层2040、顶部支撑层202及第二牺牲层2020。其中第一牺牲层2040和第二牺牲层2020的材料包括但不限于氧化硅(SiO2)、磷硅玻璃(PSG)和硼磷硅玻璃(BPSG)等，第一牺牲层的材料和第二牺牲层的材料可以相同或不同，第一牺牲层的厚度为500～1000nm，第二牺牲层的厚度为300～500nm。
如图11b所示，在所述复合层2001中形成多个电容成型孔2002，使所述电容成型孔2002显露出相应的电容触点(钨金属互连线)200a。具体地，在一些实施例中，通过在第二牺牲层2020上涂上光刻胶及抗反射涂层(Anti-Reflection Coating,ARC)，利用曝光显影或者双重曝光技术定义出电容成型孔的图案。接着干法刻蚀除去包含具有多种材料的复合层，蚀刻停留在钨金属层的上表面，形成连接到底部的电容成型孔2002。
如图11c-图11d所示，形成下电极层2012于所述多个电容成型孔中，所述下电极层接合于所述电容触点。具体地，在如图11b所示的结构的基础上，采用化学气相沉积(CVD)或原子层沉积(ALD)的方法沉积下电极层2012，该下电极层材料包括但不限于钛(Ti)、氮化钛(TiN)或钨(W)等，沉积的厚度为5nm～15nm。然后在图11c所示结构上，采用干法刻蚀或化学机械研磨(CMP)的方法除去第二牺牲层2020上表面的下电极层材料，即得如图11d所示的结构。
如图11e所示，移除第二牺牲层2020直至显露顶部支撑层202，顶部支撑层202与延伸出所述顶部支撑层上方的下电极层构成顶部沟槽V。其中，去除第二牺牲层2020的方法包括但不限于采用稀释的氢氟酸(DHF)湿法蚀刻。
如图11f所示，形成第一介电层2011于所述下电极层2012和所述顶部支撑层202上。该第一介电层材料包括但不限于氧化铝、氮化硅、氧化硅、氧化锆等或其组合，其厚度为4nm～10nm。具体地，形成方法可采用化学气相沉积(CVD)或原子层沉积(ALD)，形成过程可以是批次式或是单片式反应。
如图11g所示，形成第一上电极层2010于所述第一介电层2011上，填充所述电容成型孔2002并形成固定层203于所述顶部沟槽V，所述固定层203可全部覆盖所述顶部沟槽V。其中，形成方法采用本发明前述形成上电极层的方法，固定层203的材料与所述第一上电极层材料相同，采用氮化钛(TiN)，固定层的高度占所述电容成型孔高度的1/5～1/3。电容成型孔被第一上电极层材料全部填充，并在其内形成空气柱2016。其中，第一上电极层自第一介电层表面生长的厚度范围为6nm～20nm，即第一上电极层填满所述电容成型孔，所述电容成型孔中第一上电极层的厚度不超过40nm。
如图11h所示，形成多个开口203a于所述固定层203，并蚀刻直至移除所述开口内的顶部支撑层202，以使所述开口的侧壁显露出第一上电极层并使所述开口的底部显露第一牺牲层2040。其中一个所述开口仅与一个所述电容成型孔交叠，或一个所述开口可同时与多个所述电容成型孔交叠。具体地，形成方法可采用光刻技术对固定层203的部分上表面进行曝光显影，用化学气体，例如C4F6、SF6、Cl2、BCl3.等将顶部开口，并蚀刻达到第一牺牲层2040为止，使第一牺牲层2040露出，并同时露出开口侧壁的第一上电极层材料。
如图11i所示，移除所述第一牺牲层2040以显露相应的下电极层。具体地，采用湿法蚀刻，选择性地仅蚀刻掉第一牺牲层材料，保留顶部支撑层202、底部支撑层204以及侧壁上露出的各电极材料。
如图11j所示，然后在所述固定层表面、显露的所述第一上电极层和显露的所述下电极层的表面形成第二介电层2013。形成方法可以采用化学气相沉积(CVD)或原子层沉积(ALD)，第二介电层材料包括但不限于氧化铝、氮化硅、氧化硅、氧化锆等或其组合，其厚度为4nm～10nm，第二介电层材料与第一介电层材料可以相同或不相同。
如图11k所示，形成第二上电极层2014于所述第二介电层2013上。形成方法可以采用化学气相沉积(CVD)或原子层沉积(ALD)，第二上电极层材料包括但不限于钛(Ti)、氮化钛(TiN)或钨(W)等，其厚度为5～15nm。第二上电极层材料可以与第一层上电极材料相同或者不同。
在一些实施例中，还可以继续形成多晶硅层205于所述第二上电极层2014上(见图11l)。形成方法可以采用化学气相沉积(CVD)或原子气相沉积(ALD)，沉积的厚度为120nm～200nm。通过沉积多晶硅层于第二上电极层上，一方面可以稳定柱状电容，一方面也可以作为导电材料。在一些实施例中，还可以选择性地在第二层上电极金属表面选择性的沉积一层钨金属层206以后再沉积多晶硅层。多晶硅层的沉积原料可以是硅烷(Silane)或者乙硅烷(disilane)可以同时掺杂有硼，砷，磷或者锗元素的一者或多者。
如图11m所示，在一些实施例中，还可以继续在如图11l所示的电容结构的顶部涂覆光刻胶及抗反射涂层，利用曝光显影技术干法蚀刻将顶部第二层上电极材料和第一层上电极材料蚀刻出通孔，并填充金属导电材料，目的使第一和第二上电极材料可以接地。
实施例2无顶部支撑层、具有固定层的电容结构的形成方法
图12a-图12m示出本发明一个实施方式的电容结构的形成工艺各阶段剖面示意图，如图12a所示，在基板300上具有多个电容触点300a，例如钨金属互连线，在所述基板300上形成复合层3001，该复合层3001包括在所述基板200上自下而上依次形成的底部支撑层303、第一牺牲层3030、第二牺牲层3031及第三牺牲层3032。其中第一牺牲层、第二牺牲层和第三牺牲层的材料包括但不限于氧化硅(SiO2)、磷硅玻璃(PSG)和硼磷硅玻璃(BPSG)等，第一牺牲层、第二牺牲层和第三牺牲层的材料可以相同或不同，第一牺牲层的厚度为500～1000nm，第二牺牲层的厚度为30～45nm，第三牺牲层的厚度为300～500nm。
在一些实施例中，所述第一牺牲层3030、第二牺牲层3031和第三牺牲层3032的材料均为硼磷硅玻璃(BPSG)，其中所述第二牺牲层的磷掺杂浓度分别低于所述第一牺牲层的磷掺杂浓度和第三牺牲层的磷掺杂浓度，所述第二牺牲层的硼掺杂浓度分别高于所述第一牺牲层3030的硼掺杂浓度和第三牺牲层的硼掺杂浓度。
所述第一牺牲层的磷掺杂浓度为2.8～4wt％，硼掺杂浓度为2～4wt％；所述第二牺牲层的磷掺杂浓度为2～4wt％，硼掺杂浓度为3～6.5wt％；所述第三牺牲层的磷掺杂浓度为2.5～5.5wt％，硼掺杂浓度为2～3wt％。其中，第一牺牲层和第三牺牲层的掺杂硼磷的浓度可以不同，也可以相同。
在一些实施例中，所述第三牺牲层和第二牺牲层之间的蚀刻选择比为(800～15000)：1；所述第二牺牲层和第一牺牲层的蚀刻选择比为1：(800～12000)。
如图12b所示，在所述复合层中3001形成多个电容成型孔3002，使所述电容成型孔3002显露出相应的电容触点300a。具体地，在一些实施例中，通过在第二牺牲层3020上涂上光刻胶及抗反射涂层(Anti-ReflectionCoating,ARC)，利用曝光显影或者双重曝光技术定义出电容成型孔的图案。接着干法刻蚀除去包含具有多种材料的复合层，蚀刻停留在钨金属层的上表面，形成连接到底部的电容成型孔3002。
如图12c-图12d所示，形成下电极层3012于所述多个电容成型孔中，所述下电极层接合于所述电容触点。具体地，在如图12b所示的结构的基础上，采用化学气相沉积(CVD)或原子层沉积(ALD)的方法沉积下电极层3012材料，该下电极层材料包括但不限于钛(Ti)、氮化钛(TiN)或钨(W)等，沉积的厚度为5nm～15nm。然后在图12c所示结构上，采用干法刻蚀或化学机械研磨(CMP)的方法除去第三牺牲层3032上表面的下电极层材料，即得如图12d所示的结构。
如图12e所示，移除第三牺牲层3032直至显露第二牺牲层3031，第二牺牲层3031与延伸出所述第二牺牲层上方的下电极层构成顶部沟槽V’。其中，包括但不限于采用稀释的氢氟酸(DHF)、或氢氟酸(HF)和氟化氨(NH4F)的混合液以湿法蚀刻的方法移除第三牺牲层3032。在一些实施例中，移除第三牺牲层的时间为50～150s。如前所述，由于第二牺牲层中掺杂硼的含量较高，蚀刻率会降低，这样在移除第三牺牲层以后蚀刻率会降低甚至停止蚀刻。第二牺牲层可以有少量蚀刻损伤，但是由于蚀刻率降低，不会在去除第三牺牲层时被去除。通过利用第三牺牲层和第二牺牲层的蚀刻选择性的不同，可以选择性的蚀刻掉第三牺牲层而保留第二牺牲层不被蚀刻，这样就可以在第二牺牲层上继续进行后续工艺。
如图12f所示，形成第一介电层3011于所述下电极层3012和所述第二牺牲层3031上。该第一介电层材料包括但不限于氧化铝、氮化硅、氧化硅、氧化锆等或其组合，其厚度为4nm～10nm。具体地，形成方法可采用化学气相沉积(CVD)或原子层沉积(ALD)，形成过程可以是批次式或是单片式反应。
如图12g所示，形成第一上电极层3010于所述第一介电层3011上，填充所述电容成型孔3002并形成固定层302于所述顶部沟槽V’，所述固定层302可全部覆盖所述顶部沟槽V’。其中，形成方法采用本发明前述形成上电极层的方法，固定层302的材料与所述第一上电极层材料相同，采用氮化钛(TiN)，固定层的高度占所述电容成型孔高度的1/5～1/3。电容成型孔被第一上电极层材料全部填充，并在其内形成空气柱3016。其中，第一上电极层自第一介电层表面生长的厚度范围为6nm～20nm，即若第一上电极层填满所述电容成型孔，所述电容成型孔中第一上电极层的厚度不超过40nm。
如图12h所示，形成多个开口302a于所述固定层302，并蚀刻直至移除所述开口内的第二牺牲层3031，以使所述开口的侧壁显露出第一上电极层并使所述开口的底部显露第一牺牲层3030。其中一个所述开口仅与一个所述电容成型孔交叠，或一个所述开口可同时与多个所述电容成型孔交叠。具体地，形成方法可采用光刻技术对固定层302的部分上表面进行曝光显影，用化学气体，例如C4F6、SF6、Cl2、BCl3.等将顶部开口，并蚀刻达到第一牺牲层3030为止，使第一牺牲层3030露出，并同时露出开口侧壁的第一上电极层材料。
如图12i所示，移除所述第一牺牲层3030和第二牺牲层3031以显露相应的下电极层3012。其中包括但不限于采用稀释的氢氟酸(DHF)、或氢氟酸(HF)和氟化氨(NH4F)的混合液以湿法蚀刻的方法，选择性地蚀刻掉第一牺牲层材料和第二牺牲层材料，保留侧壁上露出的各电极材料。具体地，第一牺牲层和第二牺牲层是依顺序分别蚀刻的，先蚀刻第一牺牲层，然后再蚀刻第二牺牲层。例如，首先蚀刻第一牺牲层，采用稀释的氢氟酸(例如：浓度为49wt％的HF用水稀释，其中HF与H2O的体积比为1：100)进行湿法蚀刻30～45s，移除第一牺牲层；然后蚀刻第二牺牲层，采用氢氟酸(HF)和氟化氨(NH4F)的混合液(例如：浓度为49wt％的HF、浓度为40wt％的NH4F及水的体积比为1:7:140)进行湿法蚀刻3～5s，移除第二牺牲层。
如图12j所示，然后在所述固定层表面、显露的所述第一上电极层和显露的所述下电极层的表面形成第二介电层3013。形成方法可以采用化学气相沉积(CVD)或原子层沉积(ALD)，第二介电层材料包括但不限于氧化铝、氮化硅、氧化硅、氧化锆等或其组合，其厚度为4nm～10nm，第二介电层材料与第一介电层材料可以相同或不相同。
如图12k所示，形成第二上电极层3014于所述第二介电层3013上。形成方法可以采用化学气相沉积(CVD)或原子层沉积(ALD)，第二上电极层材料包括但不限于钛(Ti)、氮化钛(TiN)或钨(W)等，其厚度为5～15nm。第二上电极层材料可以与第一层上电极材料相同或者不同。
在一些实施例中，还可以继续形成多晶硅层304于所述第二上电极层3014上(见图12l)。形成方法可以采用化学气相沉积(CVD)或原子气相沉积(ALD)。通过沉积多晶硅层于第二上电极层上，一方面可以稳定柱状电容，一方面也可以作为导电材料。在一些实施例中，还可以选择性地在第二层上电极金属表面选择性的沉积一层钨金属层305以后再沉积多晶硅层。多晶硅层的沉积原料可以是硅烷(Silane)或者乙硅烷(disilane)可以同时掺杂有硼，砷，磷或者锗元素的一者或多者。
如图12m所示，在一些实施例中，还可以继续在如图12l所示的电容结构的顶部涂覆光刻胶及抗反射涂层，利用曝光显影技术干法蚀刻将顶部第二层上电极材料和第一层上电极材料蚀刻出通孔，并填充金属导电材料，目的使第一和第二上电极材料可以接地。
本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。因而，本发明不限于上述实施方式，而仅由权利要求限定。

Claims (17)

1.一种电容结构的形成方法，包括：
提供一具有多个间隔的电容触点的基板；
形成多个具有高深宽比的电容成型孔和位于多个所述电容成型孔之间的支撑层，所述电容成型孔显露出相应的所述电容触点；
形成下电极层于所述电容成型孔内表面；
形成第一介电层于所述下电极层上；
形成第一上电极层于所述第一介电层上，所述第一上电极层填充于所述电容成型孔中；
其中，交替循环通入第一气体和第二气体于所述第一介电层上沉积反应形成所述第一上电极层，每个所述循环包括：
通入第一气体进行沉积反应，持续第一时长；
通入第一惰性气体进行吹扫，持续第二时长；
通入第二气体进行沉积反应，持续第三时长；
通入第二惰性气体进行吹扫，持续第四时长；
其中所述第一时长分别小于所述第二时长和第四时长，所述第三时长分别小于所述第二时长和第四时长；
其中，所述第一上电极层填充并封住所述电容成型孔的顶部开口，所述电容成型孔内部具有空气柱。
2.根据权利要求1所述的形成方法，其特征在于，所述第一气体为四氯化钛，所述第二气体为氨气。
3.根据权利要求1所述的形成方法，其特征在于，所述第一时长为0.02s～0.06s，所述第二时长为0.1s～2s，所述第三时长为0.08s～0.36s，所述第四时长为0.1s～2s。
4.根据权利要求1所述的形成方法，其特征在于，所述第一上电极层沿所述电容成型孔侧壁内的介电层上形成的厚度为6nm～20nm。
5.根据权利要求1所述的形成方法，其特征在于，所述通入第一气体的流量为20sccm～100sccm，所述通入第二气体的流量为1000sccm～4000sccm，所述通入第一惰性气体的流量为1000sccm～5000sccm，所述通入第二惰性气体的流量为1000sccm～5000sccm。
6.根据权利要求1所述的形成方法，其特征在于，所述第一惰性气体和第二惰性气体分别选自氮气或氩气。
7.根据权利要求1所述的形成方法，其特征在于，所述沉积反应为原子层沉积或化学气相沉积。
8.根据权利要求1所述的形成方法，其特征在于，所述沉积反应的速率为0.02nm/s～0.7nm/s。
9.根据权利要求1所述的形成方法，其特征在于，所述沉积反应在400～600℃的温度下，2torr～15torr的压力下进行。
10.根据权利要求1所述的形成方法，其特征在于，所述电容成型孔的深宽比为10～30。
11.根据权利要求1～10中任一项所述的形成方法，其特征在于，所述支撑层包括顶部支撑层和底部支撑层，形成所述电容成型孔、支撑层、下电极层和第一介电层包括：
形成复合层于所述基板上，包括在所述基板上自下而上依次形成底部支撑层、第一牺牲层、顶部支撑层及第二牺牲层；
形成多个电容成型孔于所述复合层中，使所述电容成型孔显露出相应的所述电容触点；
形成下电极层于所述多个电容成型孔中，所述下电极层接合于所述电容触点；
移除所述第二牺牲层直至显露所述顶部支撑层，所述顶部支撑层与延伸出所述顶部支撑层上方的所述下电极层构成顶部沟槽；
形成第一介电层于所述下电极层和所述顶部支撑层上。
12.根据权利要求11所述的形成方法，其特征在于，还包括：形成第一上电极层于所述第一介电层上，以全部或部分填充所述电容成型孔并形成固定层于所述顶部沟槽，所述固定层全部或部分覆盖所述顶部沟槽；
形成多个开口于所述固定层，并蚀刻直至移除所述开口内的顶部支撑层，以使所述开口的侧壁显露出第一上电极层并使所述开口的底部显露第一牺牲层；
移除所述第一牺牲层以显露相应的下电极层，然后在所述固定层表面、显露的所述第一上电极层和显露的所述下电极层的表面形成第二介电层；
形成第二上电极层于所述第二介电层上。
13.根据权利要求1～10中任一项所述的形成方法，其特征在于，所述支撑层包括底部支撑层，形成所述电容成型孔、支撑层、下电极层和第一介电层包括：
形成复合层于所述基板上，包括在所述基板上自下而上依次形成底部支撑层、第一牺牲层、第二牺牲层及第三牺牲层；
形成多个电容成型孔于所述复合层中，使所述电容成型孔显露出相应的所述电容触点；
形成下电极层于所述多个电容成型孔中，所述下电极层接合于所述电容触点；
移除所述第三牺牲层直至显露所述第二牺牲层，所述第二牺牲层与延伸出所述第二牺牲层上方的所述下电极层构成顶部沟槽；
形成第一介电层于所述下电极层和所述第二牺牲层上。
14.根据权利要求13所述的形成方法，其特征在于，还包括：
形成第一上电极层于所述第一介电层上，以全部或部分填充所述电容成型孔并形成固定层于所述顶部沟槽，所述固定层全部或部分覆盖所述顶部沟槽；
形成多个开口于所述固定层，并蚀刻直至移除所述开口内的第二牺牲层，以使所述开口的侧壁显露出第一上电极层并使所述开口的底部显露第一牺牲层；
移除所述第一牺牲层和第二牺牲层以显露相应的下电极层，然后在所述固定层表面、显露的所述第一上电极层和显露的所述下电极层的表面形成第二介电层；
形成第二上电极层于所述第二介电层上。
15.一种电容结构，采用权利要求1～10中任一项所述的方法形成，该电容结构包括：
基板，具有多个间隔的电容触点；
多个电容柱，所述电容柱形成于所述基板上，并与所述电容触点接合，所述电容柱由内而外包括第一上电极层、第一介电层及下电极层；
支撑层，位于所述多个电容柱之间；
其中，所述电容柱内部具有空气柱。
16.一种电容结构，采用权利要求12所述的方法形成，该电容结构包括：
一基板，具有多个间隔的电容触点；
多个电容柱，所述电容柱形成于所述基板上，并与所述电容触点接合，所述电容柱由内而外包括第一上电极层、第一介电层、下电极层、第二介电层及第二上电极层；
顶部支撑层，平行于所述基板，所述多个电容柱贯穿于所述顶部支撑层，形成位于所述顶部支撑层上方的电容柱延伸部和下方的电容柱本体部；
固定层，形成于所述电容柱延伸部的外围，所述固定层在垂直于所述基板方向上全部或部分地覆盖所述电容柱延伸部；
其中，所述电容柱内部具有空气柱。
17.一种电容结构，采用权利要求14所述的方法形成，该电容结构包括：
一基板，具有多个间隔的电容触点；
多个电容柱，所述电容柱形成于所述基板上，并与所述电容触点接合，所述电容柱由内而外包括第一上电极层、第一介电层、下电极层、第二介电层及第二上电极层；
固定层，平行于所述基板，所述多个电容柱贯穿于所述固定层，形成位于所述固定层上方的电容柱延伸部和下方的电容柱本体部，所述固定层在垂直于所述基板方向上全部或部分地覆盖所述电容柱延伸部；
其中，所述电容柱内部具有空气柱。
CN201811146010.0A 2018-09-29 2018-09-29 电容结构及其形成方法 Active CN110970401B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811146010.0A CN110970401B (zh) 2018-09-29 2018-09-29 电容结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811146010.0A CN110970401B (zh) 2018-09-29 2018-09-29 电容结构及其形成方法

Publications (2)

Publication Number Publication Date
CN110970401A CN110970401A (zh) 2020-04-07
CN110970401B true CN110970401B (zh) 2021-03-05

Family

ID=70027889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811146010.0A Active CN110970401B (zh) 2018-09-29 2018-09-29 电容结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110970401B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113496953B (zh) * 2020-04-08 2023-12-05 长鑫存储技术有限公司 半导体存储器件及其制备方法
US11961881B2 (en) 2020-08-13 2024-04-16 Changxin Memory Technologies, Inc. Method for forming semiconductor structure and semiconductor structure
CN115568208A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种半导体结构的制作方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349250A (ja) * 1999-06-09 2000-12-15 Sony Corp 誘電体メモリおよびその製造方法並びに誘電体キャパシタ
US20110092044A1 (en) * 2009-10-21 2011-04-21 Inotera Memories, Inc. Method for manufacturing capacitor lower electrodes of semiconductor memory
CN103367106A (zh) * 2012-03-31 2013-10-23 南亚科技股份有限公司 形成齿状电容器的方法
CN107968044A (zh) * 2017-12-19 2018-04-27 睿力集成电路有限公司 电容器阵列结构、半导体存储器及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349250A (ja) * 1999-06-09 2000-12-15 Sony Corp 誘電体メモリおよびその製造方法並びに誘電体キャパシタ
US20110092044A1 (en) * 2009-10-21 2011-04-21 Inotera Memories, Inc. Method for manufacturing capacitor lower electrodes of semiconductor memory
CN103367106A (zh) * 2012-03-31 2013-10-23 南亚科技股份有限公司 形成齿状电容器的方法
CN107968044A (zh) * 2017-12-19 2018-04-27 睿力集成电路有限公司 电容器阵列结构、半导体存储器及制备方法

Also Published As

Publication number Publication date
CN110970401A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
CN110970401B (zh) 电容结构及其形成方法
US6699747B2 (en) Method for increasing the capacitance in a storage trench
US7405166B2 (en) Method of manufacturing charge storage device
US7670903B2 (en) Method for fabricating a cylindrical capacitor using amorphous carbon-based layer
CN101335242B (zh) 半导体器件的制造方法
CN109148427B (zh) 电容结构及其形成方法
CN109148426B (zh) 电容结构及其形成方法
KR19980041871A (ko) 선진형 물결무늬 평면 스택 커패시터의 제조방법
US7723183B2 (en) Capacitor having tapered cylindrical storage node and method for manufacturing the same
CN108155152A (zh) 导体结构、电容器阵列结构及制备方法
KR20010108994A (ko) 반도체 메모리 소자의 캐패시터 제조방법
US5985729A (en) Method for manufacturing a capacitor of a trench DRAM cell
KR100646469B1 (ko) 트렌치 커패시터 제작 방법, 메모리 셀 제작 방법, 트렌치커패시터 및 메모리 셀
WO2022033147A1 (zh) 半导体结构的形成方法及半导体结构
CN100565795C (zh) 储存电荷元件的制造方法
US6780709B2 (en) Method for forming charge storage node
CN208767297U (zh) 电容结构
US6417536B2 (en) Semiconductor device with memory capacitor having an electrode of Si1-x Gex
CN1110853C (zh) 动态随机存取存储器的电容的制造方法
WO2021169797A1 (zh) 半导体结构制备方法和半导体结构
US6767786B1 (en) Method for forming bottle trenches by liquid phase oxide deposition
CN113299829A (zh) 一种半导体器件及其制造方法
KR20090043325A (ko) 반도체 메모리소자의 캐패시터 형성방법
US20090197384A1 (en) Semiconductor memory device and method for manufacturing semiconductor memory device
US20100181646A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant