CN208225879U - 位线连接结构及存储器 - Google Patents

Abstract

本实用新型提供了一种位线连接结构及存储器，包括：基底；多条奇数行位线和偶数行位线，分离且平行排列地位于基底上，奇数行位线和偶数行位线相互平行且沿第一方向延伸；在第一方向的一侧，奇数行位线相对突出于偶数行位线以形成有第一接触区域；在第一方向的另一侧，偶数行位线相对突出于奇数行位线以形成有第二接触区域；第一接触垫和第二接触垫，第一接触垫设置于第一接触区域上，第二接触垫设置于第二接触区域上，使第一接触垫与奇数行位线相导接，第二接触垫与偶数行位线相导接。本实用新型在第一接触垫之间或第二接触垫之间均未设置位线，从而可以适当增大接触垫的尺寸而不会造成接触垫与相邻位线的短路。

Description

位线连接结构及存储器

技术领域

本实用新型涉及半导体技术领域，特别涉及一种位线连接结构及存储器。

背景技术

存储器中通常包括电容器及晶体管，其中，所述电容器用以存储数据，所述晶体管用以控制对所述电容器中存储的数据的存取。具体的，所述存储器的字线(word line)电连接至所述晶体管的栅极，所述字线控制所述晶体管的开关；并且，所述晶体管的源极电连接至位线(bit line)，以形成电流传输通路；同时，所述晶体管的漏极电连接至所述电容器，以达到数据存储或输出的目的。

现有技术中，一般在位线上制作接触垫来实现位线与外部电路的连接，多条位线中，同一端每间隔一条位线制作一个接触垫，该端没有接触垫的位线其接触垫对称的分布在另一端。这种制作方式在制作接触垫时，需要严格控制接触垫的尺寸，接触垫尺寸过大会导致其接触到相邻的位线而造成短路。

实用新型内容

本实用新型的目的在于提供一种位线连接结构及存储器，在接触垫的尺寸适当增大的情况下能够避免连接到相邻的位线造成短路。

为解决上述技术问题，本实用新型提供一种位线连接结构，包括：

基底；

多条奇数行位线和偶数行位线，分离且平行排列地位于所述基底上，所述奇数行位线和所述偶数行位线相互平行且沿第一方向延伸；在所述第一方向的一侧，所述奇数行位线相对突出于所述偶数行位线以形成有第一接触区域，在所述第一方向的另一侧，所述偶数行位线相对突出于所述奇数行位线以形成有第二接触区域；以及，

第一接触垫和第二接触垫，所述第一接触垫设置于所述奇数行位线在所述第一接触区域中的突出端上，所述第二接触垫设置于所述偶数行位线在所述第二接触区域中的突出端上，使所述第一接触垫与所述奇数行位线相导接，所述第二接触垫与所述偶数行位线相导接。

可选的，所述第一接触区域和所述第二接触区域在所述第一方向上的尺寸均介于2nm～200nm之间。

可选的，所述第一接触垫和所述第二接触区域在所述第一方向上的尺寸均介于30nm～80nm之间，所述第一接触垫和所述第二接触区域在第二方向上的尺寸均介于20nm～60nm之间，所述第二方向与所述第一方向相垂直。

可选的，所述奇数行位线与所述偶数行位线均包括依次位于所述基底上的介质层、第一导电层与第二导电层。

可选的，所述介质层的材质包括氮化硅或氧化硅，所述第一导电层的材质包括钛、氮化硅、硅化钨中的一种或多种，所述第二导电层的材质包括钨。

可选的，所述奇数行位线与所述偶数行位线均呈直线形。

可选的，所述奇数行位线与所述偶数行位线均呈波浪形。

本实用新型还提供一种存储器，包括：

基板；

多条奇数行位线和偶数行位线，分离且平行排列地位于所述基板上，所述奇数行位线和所述偶数行位线相互平行且沿第一方向延伸；在所述第一方向的一侧，所述奇数行位线相对突出于所述偶数行位线以形成有第一接触区域，在所述延伸方向的另一侧，所述偶数行位线相对突出于所述奇数行位线以形成有第二接触区域；以及，

接触垫和第二接触垫，所述第一接触垫设置于所述奇数行位线在所述第一接触区域中的突出端上，所述第二接触垫设置于所述偶数行位线在所述第二接触区域中的突出端上，使所述第一接触垫与所述奇数行位线相导接，所述第二接触垫与所述偶数行位线相导接。

在本实用新型提供的位线连接结构及存储器中，所述位线连接结构包括：基底，多条奇数行位线和偶数行位线，分离且平行排列地位于所述基底上，所述奇数行位线和所述偶数行位线相互平行且沿第一方向延伸；在所述第一方向的一侧，所述奇数行位线相对突出于所述偶数行位线以形成有第一接触区域；在所述第一方向的另一侧，所述偶数行位线相对突出于所述奇数行位线以形成有第二接触区域；以及，第一接触垫和第二接触垫，所述第一接触垫设置于所述奇数行位线在所述第一接触区域中的突出端上，所述第二接触垫设置于所述偶数行位线在所述第二接触区域中的突出端上，使所述第一接触垫与所述奇数行位线相导接，所述第二接触垫与所述偶数行位线相导接，在所述第一方向的一侧，所述第一接触垫之间并没有设置位线，同样的在所述第一方向的另一侧，所述第二接触垫之间也没有设置位线，从而可以适当增大接触垫的尺寸而不会造成接触垫与相邻位线的短路。

附图说明

图1a～1d为一种位线连接结构的形成方法的各步骤结构示意图；

图2是图1d在沿AA’方向的剖面示意图；

图3是本实用新型一实施例所提供的位线连接结构的形成方法的流程示意图；

图4a～4f是本实用新型实施例一提供的位线连接结构的形成方法的各步骤结构示意图；

图4g是图4f沿AA’方向的剖面示意图；

图5a～5f是本实用新型实施例二提供的位线连接结构的形成方法的各步骤结构示意图；

图5g是图5f沿AA’方向的剖面示意图。

其中，附图标记如下：

10-基底；

20-绝缘层；

30’-位线图案；

30-位线；31-介质层；32-第一导电层；33-第二导电层；30A-奇数行位线；30B-偶数行位线；

40-图形化的掩膜层；

50-接触垫；

60-第一隔离层；

70-第二隔离层；70’-开口；

100-基底；

200-绝缘层；

310-位线材料层；320-位线图案；

300-位线；301-介质层；302-第一导电层；303-第二导电层；300A-奇数行位线；300B-偶数行位线；

410-图形化的第一掩膜层；420-图形化的第二掩膜层；430-图形化的第三掩膜层；

500-接触垫；

600-第一隔离层；

700-第二隔离层；700’-开口；

x-第一方向；y-第二方向

A-第一连接部；B-第二连接部；C-第一接触区域；D-第二接触区域。

具体实施方式

图1a～1d为一种位线连接结构的形成方法的各步骤结构示意图；图2 是图1d在沿AA’方向的剖面示意图，如图1a～1d与图2所示，目前所述位线连接结构的形成方法一般包括：

首先，请参考图1a与图2所示，提供一基底10，在所述基底10上形成多个位线图案30’，每一所述位线图案30’呈一长条形环状结构，每一位线图案30’包括相邻排列的一个奇数行位线30A和一个偶数行位线30B，并且还包括分别连接所述奇数行位线30A和偶数行位线30B的端部的第一连接部A和第二连接部B，所述位线图案30’沿第二方向y规则排列。

具体的，在所述基底10上形成一位线材料层，在所述位线材料层上形成一掩膜层，并通过曝光与显影对所述掩膜层进行图形化，然后以图形化的所述掩膜层为掩膜对所述位线材料层进行刻蚀，形成所述位线图案30’。需要说明的是，在该步骤中通过刻蚀形成的是位线图案而不是直接形成位线，是由于受到工艺条件的限定，例如位线尺寸、曝光与刻蚀的条件等。如果条件允许也可以直接形成位线。所述位线材料层包括依次位于所述基底10上的介质层、第一导电层与第二导电层，所述介质层的材质包括但不限于氮化硅或氧化硅，所述第一导电层的材质为钛、氮化硅、硅化钨中的一种或多种，所述第二导电层的材质优选为钨。

当然，在形成所述位线材料层之前，还可以在所述基底10上形成有源区(未图示)、字线(未图示)等结构，并且在所述字线上还形成绝缘层 20，所述绝缘层20的材质优选为氧化硅。

然后，请参考图1b所示，在所述位线图案30’上形成一掩膜层，所述掩膜层覆盖所述位线图案30’以及所述基底10，然后对所述掩膜层进行曝光与显影，形成图形化的掩膜层40，所述图形化的掩膜层40暴露出所述位线图案30’中的第一连接部A与第二连接部B，即暴露出所述长条形环状结构在所述第一方向x上的两端。

接着，请参考图1c所示，以所述图形化的掩膜层40为掩膜，对所述位线图案30’进行刻蚀形成多条位线30，多条所述位线30彼此平行且沿第一方向x延伸，且所述第一方向x上多条所述位线30的两端对齐，多条所述位线30沿第二方向y规则排列。如图2所示，所述位线30包括依次位于所述绝缘层20上的介质层31、第一导电层32与第二导电层33。

接着，请参考图1d所示，在所述第一方向x上，在奇数行位线的一侧 (例如图1d中位线的右侧)形成接触垫50，在偶数行位线的另一侧(例如图1d中位线的左侧)形成接触垫50。

具体的，请参考图1d与图2所示，首先在所述位线30上形成一第一隔离层60，所述第一隔离层60覆盖所述位线30的侧壁及顶部，并且所述第一隔离层60还覆盖相邻所述位线30之间的所述绝缘层20。所述第一隔离层60包含氧化硅层、氮化硅层或氮氧化硅层中的一种或多种。然后，在所述第一隔离层60上形成一第二隔离层70，所述第二隔离层70覆盖所述第一隔离层60并填充相邻所述位线30之间的间隙。

接着，对部分区域的所述第二隔离层70与第一隔离层60进行刻蚀，形成多个开口70’，一个所述开口70’暴露出一个所述位线30的任一端边缘。如上所述，奇数行的位线上的开口70’位于所述位线30的一侧(例如图1d 所示的右侧)，偶数行的位线上的开口70’位于所述位线30的另一侧(例如图1d所示的左侧)，即在所述位线30的两端，所述开口70’隔行设置。

最后，在所述开口70’内填充导电材料，形成接触垫50。所述接触垫50 包括位于所述开口70’侧壁及底部的阻挡层以及填充于所述开口70’内的导电层，所述阻挡层的材质优选为二硅化钴或氮化钛，所述导电层的材质优选为钨。

从图1d中可以看出，相邻所述接触垫50之间均设置有一位线30，所述接触垫50与相邻的所述位线之间的距离为Z5’。因此，在制作所述接触垫50时，需要严格控制所述接触垫50的尺寸，防止所述接触垫50的尺寸过大接触到相邻的所述位线30而造成短路。

为此，本实用新型提供了一种位线连接结构的形成方法，在接触垫的尺寸适当增大的情况下能够避免连接到相邻的位线造成短路。具体的，参考图3所示的本实用新型一实施例中的位线连接结构的形成方法的流程示意图，所述制备方法包括：

步骤S11，提供一基底；

步骤S12，设置多个位线图案在所述基底上，每一位线图案包括相邻排列的一个奇数行位线和一个偶数行位线；

步骤S13，以局部刻蚀所述位线图案的方式，形成分离且平行排列的所述技术行位线和所述偶数行位线，所述奇数行位线和所述偶数行位线彼此平行且沿第一方向延伸；在所述第一方向的一侧，所述奇数行位线相对突出于所述偶数行位线以形成第一接触区域；在所述第一方向的另一侧，所述偶数行位线相对突出于所述奇数行位线以形成第二接触区域，所述第一接触区域和所述第二接触区域分别位于所述基底的晶体管阵列区之外的两相对向侧边；

步骤S14，设置多个第一接触垫于所述奇数行位线在所述第一接触区域中的突出端上并设置多个第二接触垫于所述偶数行位线在所述第二接触区域中的突出端上，使所述第一接触垫与所述奇数行位线相导接，所述第二接触垫与所述偶数行位线相导接。

本实用新型提供的位线连接结构的形成方法中，在基底上形成多个位线图案，每个位线图案包括相邻排列的一个奇数行位线和一个偶数行位线，然后以局部刻蚀所述位线图案的方式，形成分离且彼此平行的所述奇数行位线和所述偶数行位线，所述奇数行位线和所述偶数行位线彼此平行且沿第一方向延伸，在所述第一方向的一侧，所述奇数行位线相对突出于所述偶数行位线以形成第一接触区域，在所述第一方向的另一侧，所述偶数行位线相对突出于所述奇数行位线以形成第二接触区域，并且所述第一接触区域和所述第二接触区域分别位于所述基底的晶体管阵列区之外的两相对向侧边，然后设置多个第一接触垫于所述奇数行位线在所述第一接触区域中的突出端上并设置多个第二接触垫于所述偶数行位线在所述第二接触区域中的突出端上，使所述第一接触垫与所述奇数行位线相导接，所述第二接触垫与所述偶数行位线相导接，在所述第一方向的一侧，所述第一接触垫之间并没有设置位线，同样的在所述第一方向的另一侧，所述第二接触垫之间也没有设置位线，从而可以适当增大接触垫的尺寸而不会造成接触垫与相邻位线的短路，由此增大了接触垫的制程窗口。

以下结合附图和具体实施例对本实用新型提出的位线连接结构及其形成方法、存储器作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

【实施例一】

图4a～4f是本实用新型实施例一提供的位线连接结构的形成方法的各步骤结构示意图，图4g是图4f沿AA’方向的剖面示意图。下面请参考图 4a～4f，并结合图3所示，详细说明本实用新型提出的位线连接结构的形成方法。

在步骤S11中，请参考图4g所示，提供一基底100。所述基底100的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI) 等，或者本领域技术人员已知的其他材料，在所述基底100中还可以形成有呈规则排布的有源区、贯穿所述有源区的字线等结构，以及在所述字线及所述基底100上还形成绝缘层200，本实用新型对此不做限定。所述绝缘层200的材质优选为氧化硅。

在步骤S12中，请参考图4b与图4g所示，设置多个位线图案320在所述基底100上，每一位线图案320包括相邻排列的一个奇数行位线300A 和一个偶数行位线300B。

具体的，首先，请参考图4a所示，在所述基底100上形成位线材料层 310。优选的，所述位线材料层310包含介质层、第一导电层与第二导电层。所述介质层可以为氧化硅、氮化硅等传统的栅介质材料，也可以为高K介质材料，作为优选方案，本实施例中所述介质层的材料为氮化硅。所述第一导电层与第二导电层的材质为钨、钛、镍、铝、铂、氮化钛、硅化钨、N 型多晶硅或P型多晶硅中的一种或多种，优选的，所述第一导电层与第二导电层的材质不同，所述第一导电层的材质包含但不限于钛、氮化硅、硅化钨中的一种或多种，更优选的，所述第一导电层的材质为钛、氮化硅、硅化钨组成的三层结构。所述第二导电层的材质优选为钨。

接着，在所述位线材料层310上形成一第一掩膜层，对所述第一掩膜层进行曝光与显影形成图形化的第一掩膜层410，如图4a所示，然后以所述图形化的所述第一掩膜层410为掩膜，对所述位线材料层310进行刻蚀，形成位线图案320，如图4b所示。所述位线图案320呈一沿第一方向x延伸的长条形环状结构，多个所述位线图案320沿第二方向y规则排列，并且所述位线图案320包括相邻排列的一个奇数行位线300A和一个偶数行位线300B以及分别连接所述奇数行位线300A与所述偶数行位线300B的端部的第一连接部A和第二连接部B。然后去除图形化的所述第一掩膜层410。所述第一方向x与所述第二方向y相垂直。

在步骤S13中，请参考图4c～4e以及图4g所示，以局部刻蚀所述位线图案320的方式，形成分离且平行排列的所述奇数行位线300A和所述偶数行位线300B，所述奇数行位线300A和所述偶数行位线300B彼此平行且沿第一方向x延伸；在所述第一方向x的一侧，所述奇数行位线300A相对突出于所述偶数行位线300B以形成第一接触区域C；在所述第一方向x的另一侧，所述偶数行位线300B相对突出于所述奇数行位线300A以形成第二接触区域D，所述第一接触区域C和所述第二接触区域D分别位于所述基底的晶体管阵列区之外的两相对向侧边。

具体的，请参考图4c所示，在所述位线图案320上形成一第二掩膜层，并通过曝光与显影图形化所述第二掩膜层，形成图形化的第二掩膜层420，图形化的所述第二掩膜层420暴露出所述位线图案320中的第一连接部A 与第二连接部B，并且在同一所述位线图案320中，图形化的所述第二掩膜层420延伸暴露出所述奇数行位线300A靠近所述第一连接部A的部分，以及延伸暴露出所述偶数行位线300B靠近所述第二连接部B的部分，即暴露出第一方向x右侧第一接触区域C之间的偶数行位线300B以及第一方向x左侧第二接触区域D之间的奇数行位线300A。

可选的，图形化的所述第二掩膜层420暴露出的所述第一连接部分A 和所述第二连接部分B在所述第一方向上的尺寸Z1均介于80nm～160nm 之间，所述第一接触区域C与第二接触区域D在所述第一方向上的尺寸 Z2均介于2nm～200nm之间。

接着，请参考图4d所示，以图形化的所述第二掩膜层420为掩膜对所述位线图案320进行刻蚀，去除暴露出的所述位线图案320。然后去除图形化的所述第二掩膜层420，形成多条位线300，如图4e所示。

请参考图4e所示，多条位线300分离且彼此平行且沿所述第一方向x 延伸，多条位线300沿所述第二方向y规则排列，在所述第一方向x的一侧，所述奇数行位线300A相对突出于偶数行位线300B以形成第一接触区域C，在所述第一方向x的另一侧，偶数行位线300B相对突出于奇数行位线300A以形成第二接触区域D。也就是说，奇数行位线300A在所述位线延伸方向的一侧(本实施例为位线的右侧)突出形成有第一接触区域C，偶数行位线300B在所述位线延伸方向的另一侧(本实施例为位线的左侧) 突出形成有第二接触区域D，所述奇数行位线300A与所述偶数行位线300B 统称为位线300。并且，请参考图4g所示，所述位线300包括依次位于所述绝缘200上的介质层301、第一导电层302以及第二导电层303。

需要说明的是，所述第一接触区域C和所述第二接触区域D分别位于所述基底100的晶体管阵列区E之外的两相对向侧边，请参考图4e所示，所述基底包括晶体管阵列E以及包围所述晶体管阵列区E的周边组件区(未图示)，所述晶体管阵列E与所述周边组件区通过沟槽隔离结构进行隔离，而本实施例中，所述第一接触区域C与第二接触区域D位于所述沟槽隔离结构的两相对侧边之上。

在步骤S14中，请参考图4f与图4g所示，设置多个第一接触垫500A 于所述奇数行位线300A在所述第一接触区域C中的突出端上并设置多个第二接触垫500B于所述偶数行位线300B在所述第二接触区域D中的突出端上，使所述第一接触垫500A与所述奇数行位线300A相导接，所述第二接触垫500B与所述偶数行位线300B相导接。

具体的，请参考图4g所示，首先在所述位线300上形成一第一隔离层 600，所述第一隔离层600覆盖所述位线300的侧壁及顶部，并且所述第一隔离层600还覆盖相邻的所述位线300之间的所述绝缘层200。所述第一隔离层600包含氧化硅层、氮化硅层或氮氧化硅层中一种或多种，本实施例中，可选的，所述第一隔离层600包含氧化硅层、氮化硅层以及氮氧化硅层组成的三层结构。

然后，在所述第一隔离层600上形成第二隔离层700，所述第二隔离层700覆盖所述第一隔离层600并填充相邻所述位线300之间的间隙。所述第二隔离层700的材质为氧化硅、氮化硅或氮氧化硅中一种或多种。

接着，对部分区域的所述第二隔离层700与所述第一隔离层600进行刻蚀，形成多个开口700’，一个所述开口700’暴露出一个所述位线300的任一端的部分接触区域。如图4f与图4g所示，奇数行位线300A上的开口 700’位于所述第一接触区域C上，偶数行位线300B上的开口700’位于所述第二接触区域D上，即在多条所述位线300的两端，所述开口700’隔行设置。

最后，在所述开口700’内填充导电材料，形成第一接触垫500A与第二接触垫500B，统称为接触垫500。所述接触垫500包括位于所述开口700’侧壁及底部的阻挡层以及填充于开口700’内的导电层，所述阻挡层的材质优选为二硅化钴或氮化钛，所述导电层的材质优选为钨。

可选的，所述接触垫500在所述第一方向x上的尺寸Z3介于 30nm～80nm之间，所述接触垫500在所述第二方向y上的尺寸Z4介于 20nm～60nm之间。

在图1d中，在第二方向y上，与所述接触垫50距离最近的为下一条位线30，即所述接触垫50与位线30间隔排布，所述接触垫50与所述位线30之间的距离为Z5’，该距离Z5’要小于相邻两条位线30之间的距离。在图4f中，在第二方向y上，与所述第一接触垫500A距离最近的为另一第一接触垫500A，与所述第二接触垫500B距离最近的为另一第二接触垫500B，即所述第一接触垫500A间隔排布，所述第二接触垫500B也间隔排布，相邻所述第一接触垫500A或相邻所述第二接触垫500B之间的距离均为Z5，该距离Z5要大于相邻两条位线(相邻两条奇数行位线300A或相邻两条偶数行位线300B)之间的距离。对比图1d与图4f可以看出，Z5大于 Z5’，即在图4f所示的结构中，所述第一接触垫500A与所述第二接触垫 500B具有较大的制程窗口。

在本实用新型提供的位线连接结构的形成方法中，在基底100上形成多个位线图案320，每个位线图案320包括相邻排列的一个奇数行位线300A 和一个偶数行位线300B，然后以局部刻蚀所述位线图案320的方式，形成分离且彼此平行的所述奇数行位线300A和所述偶数行位线300B，所述奇数行位线300A和所述偶数行位线300B彼此平行且沿第一方向x延伸，在所述第一方向x的一侧，所述奇数行位线300A相对突出于所述偶数行位线 300B以形成第一接触区域C，在所述所述第一方向x的另一侧，所述偶数行位线300B相对突出于所述奇数行位线300A以形成第二接触区域D，并且所述第一接触区域C和所述第二接触区域D分别位于所述基底100的晶体管阵列区之外的两相对向侧边，然后设置多个第一接触垫500A于所述奇数行位线300A在所述第一接触区域C中的突出端上并设置多个第二接触垫500B于所述偶数行位线300B在所述第二接触区域D中的突出端上，使所述第一接触垫500A与所述奇数行位线300A相导接，所述第二接触垫500B与所述偶数行位线300B相导接，在所述第一方向x的一侧，所述第一接触垫500A之间并没有设置位线，同样的在所述第一方向x的另一侧，所述第二接触垫500B之间也没有设置位线，从而可以适当增大接触垫500 的尺寸而不会造成接触垫500与相邻位线300的短路，由此增大了接触垫的制程窗口。

【实施例二】

本实施例与实施例一的区别在于，最终形成的位线300呈波浪形。

图5a～5f是本实用新型实施例二提供的位线连接结构的形成方法的各步骤结构示意图，图5g是图5f沿AA’方向的剖面示意图。下面请参考图 5a～5f，并结合图3所示，详细说明本实用新型提出的位线连接结构的形成方法。

在步骤S11中，请参考图5g所示，提供一基底100。所述基底100的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI) 等，或者本领域技术人员已知的其他材料，在所述基底100中还可以形成有呈规则排布的有源区、贯穿所述有源区的字线等结构，以及在所述字线与所述基底100上还形成绝缘层200，本实用新型对此不做限定。所述绝缘层200的材质优选为氧化硅。

在步骤S12中，请参考图5b与图5g所示，设置多个位线图案320在所述基底100上，每一位线图案320包括相邻排列的一个奇数行位线300A 和一个偶数行位线300B。

具体的，首先，请参考图5a所示，在所述基底100上形成位线材料层 310。优选的，所述位线材料层310包含介质层、第一导电层与第二导电层。所述介质层可以为氧化硅、氮化硅等传统的栅介质材料，也可以为高K介质材料，作为优选方案，本实施例中所述介质层的材料为氮化硅。所述第一导电层与第二导电层的材质为钨、钛、镍、铝、铂、氮化钛、硅化钨、N 型多晶硅或P型多晶硅中的一种或多种，优选的，所述第一导电层与第二导电层的材质不同，所述第一导电层的材质包含但不限于钛、氮化硅、硅化钨中的一种或多种，更优选的，所述第一导电层的材质为钛、氮化硅、硅化钨组成的三层结构。所述第二导电层的材质优选为钨。

接着，在所述位线材料层310上形成一第一掩膜层，对所述第一掩膜层进行曝光与显影形成图形化的第一掩膜层410，如图5a所示，然后以所述图形化的所述第一掩膜层410为掩膜，对所述位线材料层310进行刻蚀，形成位线图案320，如图5b所示。所述位线图案320呈一沿第一方向x延伸的长条形环状结构，多个所述位线图案320沿第二方向y规则排列，并且所述位线图案320包括相邻排列的一个奇数行位线300A和一个偶数行位线300B以及分别连接所述奇数行位线300A与所述偶数行位线300B的端部的第一连接部A和第二连接部B。然后去除图形化的所述第一掩膜层410。所述第一方向x与所述第二方向y相垂直。

在步骤S13中，请参考图5c～5e以及图5g所示，以局部刻蚀所述位线图案320的方式，形成分离且平行排列的所述奇数行位线300A和所述偶数行位线300B，所述奇数行位线300A和所述偶数行位线300B彼此平行且沿第一方向x延伸；在所述第一方向x的一侧，所述奇数行位线300A相对突出于所述偶数行位线300B以形成第一接触区域C；在所述第一方向x的另一侧，所述偶数行位线300B相对突出于所述奇数行位线300A以形成第二接触区域D，所述第一接触区域C和所述第二接触区域D分别位于所述基底的晶体管阵列区之外的两相对向侧边。

需要说明的是，本文所指的位线的延伸方向指的是位线整体的延伸方向，其与位线的形状无关，本实施例中，所述位线300呈波浪形的沿第一方向x延伸。

具体的，请参考图5c所示，在所述位线图案320上形成一第二掩膜层，并通过曝光与显影图形化所述第二掩膜层，形成图形化的第二掩膜层 420，图形化的所述第二掩膜层420暴露出所述位线图案320中的第一连接部A与第二连接部B，并且在同一所述位线图案320中，图形化的所述第二掩膜层420延伸暴露出所述奇数行位线300A靠近所述第一连接部A的部分，以及延伸暴露出所述偶数行位线300B靠近所述第二连接部B的部分即暴露出第一方向x右侧第二接触区域D之间的奇数行位线300A以及第一方向x左侧第一接触区域C之间的偶数行位线300B。

可选的，图形化的所述第二掩膜层420暴露出的所述第一连接部分A 和所述第二连接部分B在所述第一方向上的尺寸Z1均介于80nm～160nm 之间，所述第一接触区域C与所述第二接触区域D在所述第一方向上的尺寸Z2均介于2nm～200nm之间。

接着，请参考图5d所示，以图形化的所述第二掩膜层420为掩膜对所述位线图案320进行刻蚀，去除暴露出的所述位线图案320。然后去除图形化的所述第二掩膜层420，形成多条位线300，如图5e所示。

请参考图5e所示，多条位线300分离且彼此平行且沿所述第一方向x 延伸，多条位线300沿所述第二方向y规则排列，在所述第一方向x的一侧，所述奇数行位线300A相对突出于偶数行位线以形成第一接触区域C，在所述所述第一方向x的另一侧，偶数行位线300B相对突出于奇数行位线 300A以形成第二接触区域D。也就是说，奇数行位线300A在延伸方向的一侧(本实施例为位线的左侧)突出形成有第一接触区域C，偶数行位线 300B在所述延伸方向的另一侧(本实施例为位线的右侧)突出形成有第二接触区域D，所述奇数行位线300A与所述偶数行位线300B统称为位线300。并且，请参考图5g所示，所述位线300包括依次位于所述绝缘200上的介质层301、第一导电层302以及第二导电层303。

需要说明的是，所述第一接触区域C和所述第二接触区域D分别位于所述基底100的晶体管阵列区E之外的两相对向侧边，请参考图5e所示，所述基底包括晶体管阵列E以及包围所述晶体管阵列区E的周边组件区(未图示)，所述晶体管阵列E与所述周边组件区通过沟槽隔离结构进行隔离，而本实施例中，所述第一接触区域C与第二接触区域D位于所述沟槽隔离结构的两相对侧边之上。

在步骤S14中，请参考图5f与图5g所示，设置多个第一接触垫500A 于所述奇数行位线300A在所述第一接触区域C中的突出端上并设置多个第二接触垫500B于所述偶数行位线300B在所述第二接触区域D中的突出端上，使所述第一接触垫500A与所述奇数行位线300A相导接，所述第二接触垫500B与所述偶数行位线300B相导接。

具体的，请参考图5g所示，首先在所述位线300上形成一第一隔离层 600，所述第一隔离层600覆盖所述位线300的侧壁及顶部，并且所述第一隔离层600还覆盖相邻的所述位线300之间的所述绝缘层200。所述第一隔离层600包含氧化硅层、氮化硅层或氮氧化硅层中一种或多种，本实施例中，可选的，所述第一隔离层600包含氧化硅层、氮化硅层以及氮氧化硅层组成的三层结构。

然后，在所述第一隔离层600上形成第二隔离层700，所述第二隔离层700覆盖所述第一隔离层600并填充相邻所述位线300之间的间隙。所述第二隔离层700的材质为氧化硅、氮化硅或氮氧化硅中一种或多种。

接着，对部分区域的所述第二隔离层700与所述第一隔离层600进行刻蚀，形成多个开口700’，一个所述开口700’暴露出一个所述位线300的任一端的部分接触区域。如图5f与图5g所示，奇数行位线300A上的开口700’位于所述位线300左侧的第一接触区域C上，偶数行位线300B上的开口700’位于所述位线300右侧的第二接触区域D上，即在多条所述位线300 的两端，所述开口700’隔行设置。

最后，在所述开口700’内填充导电材料，形成第一接触垫500A与第二接触垫500B，统称为接触垫500。所述接触垫500包括位于所述开口700’侧壁及底部的阻挡层以及填充于开口700’内的导电层，所述阻挡层的材质优选为二硅化钴或氮化钛，所述导电层的材质优选为钨。

可选的，所述接触垫500在所述第一方向x上的尺寸Z3介于 30nm～80nm之间，所述接触垫500在所述第二方向y上的尺寸Z4介于 20nm～60nm之间。

在图1d中，在第二方向y上，与所述接触垫50距离最近的为下一条位线30，即所述接触垫50与位线30间隔排布，所述接触垫50与所述位线30之间的距离为Z5’，该距离Z5’要小于相邻两条位线30之间的距离。在图5f中，在第二方向y上，与所述第一接触垫500A距离最近的为另一第一接触垫500A，与所述第二接触垫500B距离最近的为另一第二接触垫500B，即所述第一接触垫500A间隔排布，所述第二接触垫500B也间隔排布，相邻所述第一接触垫500A之间的距离为Z5，该距离Z5要大于相邻两条位线300(相邻两条奇数行位线300A或相邻两条偶数行位线300B)之间的距离。对比图1d与图5f可以看出，Z5大于Z5’，即在图5f所示的结构中，所述第一接触垫500A与所述第二接触垫500B具有较大的制程窗口。

在本实用新型提供的位线连接结构的形成方法中，在基底100上形成多个位线图案320，每个位线图案320包括相邻排列的一个奇数行位线300A 和一个偶数行位线300B，然后以局部刻蚀所述位线图案320的方式，形成分离且彼此平行的所述奇数行位线300A和所述偶数行位线300B，所述奇数行位线300A和所述偶数行位线300B彼此平行且沿第一方向x延伸，在所述第一方向x的一侧，所述奇数行位线300A相对突出于所述偶数行位线 300B以形成第一接触区域C，在所述所述第一方向x的另一侧，所述偶数行位线300B相对突出于所述奇数行位线300A以形成第二接触区域D，并且所述第一接触区域C和所述第二接触区域D分别位于所述基底100的晶体管阵列区之外的两相对向侧边，然后设置多个第一接触垫500A于所述奇数行位线300A在所述第一接触区域C中的突出端上并设置多个第二接触垫500B于所述偶数行位线300B在所述第二接触区域D中的突出端上，使所述第一接触垫500A与所述奇数行位线300A相导接，所述第二接触垫 500B与所述偶数行位线300B相导接，在所述第一方向x的一侧，所述第一接触垫500A之间并没有设置位线，同样的在所述第一方向x的另一侧，所述第二接触垫500B之间也没有设置位线，从而可以适当增大接触垫500 的尺寸而不会造成接触垫500与相邻位线300的短路，由此增大了接触垫的制程窗口。

相应的，本实用新型还提供一种位线连接结构，请参考图4f～图4g或图5f～图5g所示，所述位线连接结构包括：基底100、位于所述基底100 上的多条奇数行位线300A和偶数行位线300B、以及与所述奇数行位线 300A相连接的第一接触垫500A、与所述偶数行位线300B相连接的第二接触垫500B。

具体的，多条所述奇数行位线300A和所述偶数行位线300B分离且平行排列地位于所述基底上，所述奇数行位线300A和所述偶数行位线300B 相互平行且沿第一方向x延伸，多条所述所述奇数行位线300A和所述偶数行位线300B沿所述第二方向y交替且规则排列，在所述第一方向x的一侧，所述奇数行位线300A相对突出于所述偶数行位线300B以形成第一接触区域C，在所述所述第一方向x的另一侧，所述偶数行位线300B相对突出于所述奇数行位线300A以形成第二接触区域D，且所述第一接触垫500A设置于所述奇数行位线300A在所述第一接触区域C中的突出端上，所述第二接触垫500B设置于所述偶数行位线300B在所述第二接触区域D中的突出端上，使所述第一接触垫500A与所述奇数行位线300A相导接，所述第二接触垫500B与所述偶数行位线300B相导接。所述奇数行位线300A与所述偶数行位线300B均属于位线300，所述第一接触垫500A与所述第二接触垫500B统称为接触垫500。

可选的，本实施例中，所述接触垫500在所述第一方向x上的尺寸Z3 介于30nm～80nm之间，所述接触垫500在第二方向y上的尺寸Z4介于 20nm～60nm之间，所述第二方向y与所述第一方向x相垂直。且所述接触区域在所述第一方向x上的尺寸介于2nm～200nm之间。

所述基底100的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，或者本领域技术人员已知的其他材料，在所述基底100中还可以形成有呈规则排布的有源区、贯穿所述有源区的字线等结构，以及形成于所述字线之上的绝缘层200，本实用新型对此不做限定。所述绝缘层200的材质优选为氧化硅。

所述位线300包括依次位于所述绝缘200上的介质层301、第一导电层302以及第二导电层303。所述介质层301可以为氧化硅、氮化硅等传统的栅介质材料，也可以为高K介质材料，作为优选方案，本实施例中所述介质层的材料为氮化硅。所述第一导电层302与第二导电层303的材质为钨、钛、镍、铝、铂、氮化钛、硅化钨、N型多晶硅或P型多晶硅中的一种或多种，优选的，所述第一导电层301与第二导电层302的材质不同，所述第一导电层301的材质包含但不限于钛、氮化硅、硅化钨中的一种或多种，更优选的，所述第一导电层301的材质为钛、氮化硅、硅化钨组成的三层结构。所述第二导电层302的材质优选为钨。

在所述位线300上还形成有第一隔离层600，所述第一隔离层600覆盖所述位线300的侧壁及顶部，以及相邻的所述位线300之间的绝缘层200。所述第一隔离层600包含氧化硅层、氮化硅层或氮氧化硅层中一种或多种，本实施例中，可选的，所述第一隔离层600包含氧化硅层、氮化硅层以及氮氧化硅层组成的三层结构。

在所述第一隔离层600上形成有第二隔离层700，所述第二隔离层700 覆盖所述第一隔离层600并填充相邻所述位线300之间的间隙。所述第二隔离层700的材质为氧化硅、氮化硅或氮氧化硅中一种或多种。在所述第二隔离层700与第一隔离层600中形成有多个开口700’，一个所述开口 700’暴露出一个所述位线300的任一端的部分接触区域。如图4f所示，奇数行位线300A上的开口700’位于所述位线300右侧的第一接触区域C上，偶数行位线300B上的开口700’位于所述位线300左侧的第二接触区域D 上。如图5f所示，奇数行位线300A上的开口700’位于所述位线300左侧的第一接触区域C上，偶数行位线300B上的开口700’位于所述位线300 右侧的第二接触区域D上。即在多条所述位线300的两端，所述开口700’隔行设置。

所述接触垫500形成于所述开口700’内，所述接触垫500包括位于所述开口侧壁及底部的阻挡层以及填充于开口内的导电层，所述阻挡层的材质优选为二硅化钴或氮化钛，所述导电层的材质优选为钨。

本实用新型所提供的位线连接结构中，在基底100上形成有多条分离且平行排列地所述奇数行位线300A和所述偶数行位线300B，多条所述多条所述奇数行位线300A和所述偶数行位线300B彼此平行且沿第一方向x 延伸，在所述第一方向x的一侧，所述数行位线300A相对于所述偶数行位线300B突出以形成第一接触区域C，在所述所述第一方向x的另一侧，所述偶数行位线300B相对于所述奇数行位线300A突出以形成第二接触区域 D，然后在所述第一接触区域C上形成有第一接触垫500A，在所述第二接触区D上形成有第二接触垫500B，使所述第一接触垫500A与所述奇数上位线500A相接触，所述第二接触垫500B与所述偶数行位线500B相接触，在所述第一方向x的一侧，所述第一接触垫500A之间并没有设置位线，同样的在所述第一方向x的另一侧，所述第二接触垫500B之间也没有设置位线，从而可以适当增大接触垫500的尺寸而不会造成接触垫500与相邻位线300的短路，由此增大了接触垫的制程窗口。

相应的，本实用新型还提供一种存储器，包含如上所述的位线连接结构。

具体的，所述存储器包括：基板、位于所述基板上的分离且平行排列地多条奇数行位线和偶数行位线，以及位于所述奇数行位线上且与所述奇数行位线相连接的第一接触垫，位于所述偶数行位线上且与所述偶数行位线相连接的第二接触垫。

其中，多条所述奇数行位线和所述偶数行位线相互平行且沿第一方向延伸，在所述第一方向的一侧，所述奇数行位线相对突出于所述偶数行位线以形成有接触区域，在所述第一方向的另一侧，所述偶数行位线相对突出于所述奇数行位线以形成有接触区域。所述第一接触垫设置于所述奇数行位线在所述第一接触区域中的突出端上，所述第二接触垫设置于所述偶数行位线在所述第二接触区域中的突出端上，使所述第一接触垫与所述奇数行位线相导接，所述第二接触垫与所述偶数行位线相导接。

综上所述，本实用新型提供的位线连接结构及存储器中，所述位线连接结构包括：基底，多条奇数行位线和偶数行位线，分离且平行排列地位于所述基底上，所述奇数行位线和所述偶数行位线相互平行且沿第一方向延伸；在所述第一方向的一侧，所述奇数行位线相对突出于所述偶数行位线以形成有第一接触区域；在所述第一方向的另一侧，所述偶数行位线相对突出于所述奇数行位线以形成有第二接触区域；以及，第一接触垫和第二接触垫，所述第一接触垫设置于所述奇数行位线在所述第一接触区域中的突出端上，所述第二接触垫设置于所述偶数行位线在所述第二接触区域中的突出端上，使所述第一接触垫与所述奇数行位线相导接，所述第二接触垫与所述偶数行位线相导接，在所述第一方向的一侧，所述第一接触垫之间并没有设置位线，同样的在所述第一方向的另一侧，所述第二接触垫之间也没有设置位线，从而可以适当增大接触垫的尺寸而不会造成接触垫与相邻位线的短路，由此增大了接触垫的制程窗口。

上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种位线连接结构，其特征在于，包括：

基底；

多条奇数行位线和偶数行位线，分离且平行排列地位于所述基底上，所述奇数行位线和所述偶数行位线相互平行且沿第一方向延伸；在所述第一方向的一侧，所述奇数行位线相对突出于所述偶数行位线以形成有第一接触区域；在所述第一方向的另一侧，所述偶数行位线相对突出于所述奇数行位线以形成有第二接触区域；以及，

第一接触垫和第二接触垫，所述第一接触垫设置于所述奇数行位线在所述第一接触区域中的突出端上，所述第二接触垫设置于所述偶数行位线在所述第二接触区域中的突出端上，使所述第一接触垫与所述奇数行位线相导接，所述第二接触垫与所述偶数行位线相导接。

2.如权利要求1所述的位线连接结构，其特征在于，所述第一接触区域和所述第二接触区域在所述第一方向上的尺寸均介于2nm～200nm之间。

3.如权利要求1所述的位线连接结构，其特征在于，所述第一接触垫和所述第二接触垫在所述第一方向上的尺寸均介于30nm～80nm之间，所述第一接触垫和所述第二接触垫在第二方向上的尺寸均介于20nm～60nm之间，所述第二方向与所述第一方向相垂直。

4.如权利要求1所述的位线连接结构，其特征在于，所述奇数行位线与所述偶数行位线均包括依次位于所述基底上的介质层、第一导电层与第二导电层。

5.如权利要求4所述的位线连接结构，其特征在于，所述介质层的材质包括氮化硅或氧化硅，所述第一导电层的材质包括钛、氮化硅、硅化钨中的一种或多种，所述第二导电层的材质包括钨。

6.如权利要求1所述的位线连接结构，其特征在于，所述奇数行位线与所述偶数行位线均呈直线形。

7.如权利要求1所述的位线连接结构，其特征在于，所述奇数行位线与所述偶数行位线均呈波浪形。

8.一种存储器，其特征在于，包括：

基板；

多条奇数行位线和偶数行位线，分离且平行排列地位于所述基板上，所述奇数行位线和所述偶数行位线相互平行且沿第一方向延伸；在所述第一方向的一侧，所述奇数行位线相对突出于所述偶数行位线以形成有第一接触区域，在所述第一方向的另一侧，所述偶数行位线相对突出于所述奇数行位线以形成有第二接触区域；以及，

第一接触垫和第二接触垫，所述第一接触垫设置于所述奇数行位线在所述第一接触区域中的突出端上，所述第二接触垫设置于所述偶数行位线在所述第二接触区域中的突出端上，使所述第一接触垫与所述奇数行位线相导接，所述第二接触垫与所述偶数行位线相导接。