CN208094904U - 多层叠加式精度化pcb板 - Google Patents
多层叠加式精度化pcb板 Download PDFInfo
- Publication number
- CN208094904U CN208094904U CN201820504588.8U CN201820504588U CN208094904U CN 208094904 U CN208094904 U CN 208094904U CN 201820504588 U CN201820504588 U CN 201820504588U CN 208094904 U CN208094904 U CN 208094904U
- Authority
- CN
- China
- Prior art keywords
- printing plate
- connector
- pcb board
- stacking type
- type precision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型公开一种多层叠加式精度化PCB板,包括基板,插接端子,第一、二、三、四印刷板,第一、二连接件。因采用在基板上通过第一、二连接件将四层印刷板相互层叠加组合一起,再通过插接端子将复数层印刷板与基板连接,第一连接件或第二连接件与焊接在印刷板上面的元器件连接,通过树脂绝缘材料将所述多层印刷板密封,而形成多层叠加式精度化PCB板。在此组装过程中,通过第一、二连接件与焊接在所述印刷板内部或表面的元器件连接,插接端子将印刷板与基板连接,使得将设置于印刷板内部或表面电路与基板内的电路连接形成电流回路,基本实现无线化连接,从根本上解决PCB板尺寸变化高匹配要求,有利于提高PCB板元器件的集成度,PCB高密度化的要求。
Description
【技术领域】
本实用新型涉及一种用电路板技术领域中的多层叠加式精度化PCB板。
【背景技术】
随着社会不断向前进步和发展,伴随对电子产品的智能化和信息化的要求越来越高,使得电子产品的智能化发展直接向PCB板提出更加高要求。由于智能化的电子产品不断走向轻、薄,短,小化的目标,必然迫使设置于PCB板上的元器件的高集程成度的迅速发展和组装技术的快速进步。由于元器件的高集成度化和组装技术进步,必然使得PCB板的高密度化发展。设置于PCB板上的铜箔线的线宽或线宽间距大小,板层数多少,以及导通孔大小决定PCB板的高密化程度高低。然而,现有技术中PCB板包括印刷板,焊接于印刷板上面的铜箔片,导线和多种元器件。若将多层PCB板直接组合一起形成组合PCB板。但是由于所述印刷板上焊接有较多的元器件,该元器件与元器件之间通过导线连接,则使得所述印刷板存在较多较长导线、较多元器件等,导致印刷板导线尺寸误差无法控制。
【实用新型内容】
本实用新型的技术目的是为了解决上述现有技术存在的问题而提供一种能够避免因焊接在印刷板上导线多和长引起无法控制导线尺寸误差的现象发生的多层叠加式精度化PCB板。
为了实现上述技术问题,本实用新型所提供一种多层叠加式精度化PCB板,其包括基板,插接端子,所述基板上设置有第一印刷板,第二印刷板,第三印刷板以及第四印刷板;所述第一印刷板和第四印刷板内部分别设置有复数个第一连接件,所述的第二印刷板和第三印刷板内部分别设置有复数个第二连接件,所述第一连接件与第二连接件共用同一轴心;所述第一印刷板,第二印刷板,第三印刷板以及第四印刷板的上下表面分别焊接有元器件,所述元器件分别与第一连接件或第二连接件相互连接;所述插接端子分别穿过第一连接件或第二连接件与基板连接,所述第一印刷板,第二印刷板,第三印刷板以及第四印刷板依次层叠加而成。
依据所述主要技术特征,所述第一连接件包括骨环主体,设置于骨环主体下端的第一下接触环,设置于骨环主体上端的第一上接触环,与第一上接触环连接的第一连接片,与第一连接片上的接触盘片;所述骨环主体是由空心圆柱构成的。
依据所述主要技术特征,所述第二连接件包括盘孔环主体,设置于盘孔环主体下端的第二下接触环,设置于盘孔环主体上端的盘孔接触片;所述盘孔环主体是由空心圆柱壳体构成。
依据所述主要技术特征,所述第一印刷板下表面与第二印刷板上表面相互接触两端分别填充树脂绝缘材料。
依据所述主要技术特征所述第二印刷板下表面与第三印刷板上表面相互接触两端分别填充树脂绝缘材料。
依据所述主要技术特征,所述第三印刷板下表面与第四印刷板上表面相互接触两端分别填充树脂绝缘材料。
依据所述主要技术特征,所述第四印刷板下表面与基板上表面相互接触两端分别填充树脂绝缘材料。
依据所述主要技术特征,第一印刷板和第四印刷板内分别设置有用于安装第一连接件的第一安装孔。
依据所述主要技术特征,第二印刷板和第三印刷板内分别设置有用于安装第二连接件的第二安装孔。
依据所述主要技术特征,所述基板下表面设置有用于焊接作用的锡膏球。
本实用新型的有益效果:因本技术方案采用在基板上通过第一连接件和第二连接件将四层印刷板相互层叠加组合一起,再通过插接端子将复数层印刷板与基板连接,所述第一连接件或第二连接件与焊接在印刷板上面的元器件连接,通过树脂绝缘材料将所述多层印刷板密封,而形成多层叠加式精度化PCB板。在此组装过程中,通过第二连接件与焊接在所述印刷板内部元器件连接,第一连接件与焊接在所述印刷板表面的元器件连接,所述插接端子将印刷板与基板连接,使得将设置于印刷板内部或表面电路与基板内的电路连接形成电流回路,避免因焊接在印刷板上导线多和长引起无法控制导线尺寸误差的现象发生,基本实现无线化连接,从根本上解决PCB板尺寸变化高匹配要求,有利于提高PCB板元器件的集成度,PCB高密度化的要求。
下面结合附图和实施例,对本实用新型的技术方案做进一步的详细描述。
【附图说明】
图1是本实用新型多层叠加式精度化PCB板的示意图。
【具体实施方式】
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚、明白,以下结合附图和实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
请参考图1所示,下面结合实施例说明一种多层叠加式精度化PCB板,其包括基板1,插接端子2,第一印刷板3,第二印刷板4,第三印刷板5以及第四印刷板6,第一连接件7,第二连接件8。
所述第一连接件7包括骨环主体71,设置于骨环主体71下端的第一下接触环72,设置于骨环主体71上端的第一上接触环73,与第一上接触环73连接的第一连接片74,与第一连接片74上的接触盘片75;所述骨环主体71是由空心圆柱构成的。所述第二连接件8包括盘孔环主体81,设置于盘孔环主体81下端的第二下接触环82,设置于盘孔环主体81上端的盘孔接触片83;所述盘孔环主体81是由空心圆柱壳体构成。
所述第一印刷板3下表面与第二印刷板4上表面相互接触两端分别填充树脂绝缘材料9。所述第二印刷板4下表面与第三印刷板5上表面相互接触两端分别填充树脂绝缘材料9。所述第三印刷板5下表面与第四印刷板6上表面相互接触两端分别填充树脂绝缘材料9。所述第四印刷板6下表面与基板1上表面相互接触两端分别填充树脂绝缘材料9。第一印刷板3和第四印刷板6内分别设置有用于安装第一连接件7的第一安装孔。第二印刷板4和第三印刷板5内分别设置有用于安装第二连接件8的第二安装孔。所述基板1下表面设置有用于焊接作用的锡膏球10。
所述的第一印刷板3,第二印刷板4,第三印刷板5以及第四印刷板6焊接固定在基板1上方。所述第一印刷板3和第四印刷板4内部分别安装有复数个第一连接件7,所述的第二印刷板4和第三印刷板5内部分别安装有复数个第二连接件8,所述第一连接件7与第二连接件8共用同一轴心。所述第一印刷板3,第二印刷板4,第三印刷板5以及第四印刷板6的上下表面分别焊接有元器件11,所述元器件11分别与第一连接件7或第二连接件8相互连接。所述插接端子2分别穿过第一连接件7或第二连接件8与基板1连接。所述第一印刷板3,第二印刷板4,第三印刷板5以及第四印刷板6依次层叠加而成。
组装时,所述第一印刷板3,第二印刷板4,第三印刷板5以及第四印刷板6依次从上往下顺序叠加折叠一起,置于基板1上面。在第四印刷板6内部焊接安装有复数个第一连接件7,设置有接触盘片75的第一连接件7一端与基板1连接,第一连接件7的另一端与第三印刷板5内部的第二下接触环82相互接触连接。设置于第三印刷板5内部第二连接件8的盘孔接触片83与设置于第二印刷板4内部第二连接件8的第二下接触环82相互接触的。设置于第二印刷板4内部第二连接件8的盘孔接触片83与设置于第一印刷板3内部第一连接件7的第一下接触环72相互接触的,所述第一连接件7上的第一上接触环73,第一连接片74,以及接触盘片75分别置于第一印刷板3上表面。在此组装过程中,通过第二连接件8与焊接在所述印刷板内部元器件11连接,第一连接件7与焊接在所述印刷板表面的元器件11连接,所述插接端子2将印刷板与基板1连接,使得将设置于印刷板内部或表面电路与基板1内的电路连接形成电流回路,避免因焊接在印刷板上导线多和长引起无法控制导线尺寸误差的现象发生,基本实现无线化连接,从根本上解决PCB板尺寸变化高匹配要求,有利于提高PCB板元器件的集成度,PCB高密度化的要求。
综上所述,因本技术方案采用在基板1上通过第一连接件7和第二连接件8将四层印刷板相互层叠加组合一起再通过插接端子2将复数层印刷板与基板1连接,所述第一连接件7或第二连接件8与焊接在印刷板上面的元器件11连接,通过树脂绝缘材料9将所述多层印刷板密封,而形成多层叠加式精度化PCB板。在此组装过程中,通过第二连接件8与焊接在所述印刷板内部元器件11连接,第一连接件7与焊接在所述印刷板表面的元器件11连接,所述插接端子2将印刷板与基板1连接,使得将设置于印刷板内部或表面电路与基板1内的电路连接形成电流回路避免因焊接在印刷板上导线多和长引起无法控制导线尺寸误差的现象发生,基本实现无线化连接,从根本上解决PCB板尺寸变化高匹配要求,有利于提高PCB板元器件的集成度,PCB高密度化的要求。
以上参照附图说明了本实用新型的优选实施例,并非因此局限本实用新型的权利范围。本领域技术人员不脱离本实用新型的范围和实质内所作的任何修改、等同替换和改进,均应在本实用新型的权利范围之内。
Claims (10)
1.一种多层叠加式精度化PCB板,其包括基板,插接端子,其特征在于:所述基板上设置有第一印刷板,第二印刷板,第三印刷板以及第四印刷板;所述第一印刷板和第四印刷板内部分别设置有复数个第一连接件,所述的第二印刷板和第三印刷板内部分别设置有复数个第二连接件,所述第一连接件与第二连接件共用同一轴心;所述第一印刷板,第二印刷板,第三印刷板以及第四印刷板的上下表面分别焊接有元器件,所述元器件分别与第一连接件或第二连接件相互连接;所述插接端子分别穿过第一连接件或第二连接件与基板连接;所述第一印刷板,第二印刷板,第三印刷板以及第四印刷板依次层叠加而成。
2.根据权利要求1所述的多层叠加式精度化PCB板,其特征在于:所述第一连接件包括骨环主体,设置于骨环主体下端的第一下接触环,设置于骨环主体上端的第一上接触环,与第一上接触环连接的第一连接片,与第一连接片上的接触盘片;所述骨环主体是由空心圆柱构成的。
3.根据权利要求1所述的多层叠加式精度化PCB板,其特征在于:所述第二连接件包括盘孔环主体,设置于盘孔环主体下端的第二下接触环,设置于盘孔环主体上端的盘孔接触片;所述盘孔环主体是由空心圆柱壳体构成。
4.根据权利要求1所述的多层叠加式精度化PCB板,其特征在于:所述第一印刷板下表面与第二印刷板上表面相互接触两端分别填充树脂绝缘材料。
5.根据权利要求1所述的多层叠加式精度化PCB板,其特征在于:所述第二印刷板下表面与第三印刷板上表面相互接触两端分别填充树脂绝缘材料。
6.根据权利要求1所述的多层叠加式精度化PCB板,其特征在于:所述第三印刷板下表面与第四印刷板上表面相互接触两端分别填充树脂绝缘材料。
7.根据权利要求1所述的多层叠加式精度化PCB板,其特征在于:所述第四印刷板下表面与基板上表面相互接触两端分别填充树脂绝缘材料。
8.根据权利要求1所述的多层叠加式精度化PCB板,其特征在于:第一印刷板和第四印刷板内分别设置有用于安装第一连接件的第一安装孔。
9.根据权利要求1所述的多层叠加式精度化PCB板,其特征在于:第二印刷板和第三印刷板内分别设置有用于安装第二连接件的第二安装孔。
10.根据权利要求1所述的多层叠加式精度化PCB板,其特征在于:所述基板下表面设置有用于焊接作用的锡膏球。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820504588.8U CN208094904U (zh) | 2018-04-10 | 2018-04-10 | 多层叠加式精度化pcb板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820504588.8U CN208094904U (zh) | 2018-04-10 | 2018-04-10 | 多层叠加式精度化pcb板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208094904U true CN208094904U (zh) | 2018-11-13 |
Family
ID=64058835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820504588.8U Expired - Fee Related CN208094904U (zh) | 2018-04-10 | 2018-04-10 | 多层叠加式精度化pcb板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208094904U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114222426A (zh) * | 2021-12-20 | 2022-03-22 | 深圳市源诚泰电子有限公司 | 一种多层pcb层叠结构系统及方法 |
-
2018
- 2018-04-10 CN CN201820504588.8U patent/CN208094904U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114222426A (zh) * | 2021-12-20 | 2022-03-22 | 深圳市源诚泰电子有限公司 | 一种多层pcb层叠结构系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100659521B1 (ko) | 내부도체의 접속구조 및 다층기판 | |
US20120018193A1 (en) | Multi layer circuit board and method of manufacturing the same | |
KR20020094922A (ko) | 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법 | |
CN103906372A (zh) | 具有内埋元件的电路板及其制作方法 | |
CN101128091A (zh) | 元件嵌入式多层印刷线路板及其制造方法 | |
CN201234405Y (zh) | 印刷电路板 | |
CN101779529B (zh) | 电子电路装置以及建立电子电路装置的方法 | |
KR100643935B1 (ko) | 병렬 칩 내장 인쇄회로기판 및 그 제조방법 | |
CN208094904U (zh) | 多层叠加式精度化pcb板 | |
KR101555403B1 (ko) | 배선기판 | |
JP6233524B2 (ja) | 部品内蔵基板 | |
US11044813B2 (en) | All-directions embeded module, method for manufacturing the all-directions embeded module, and all-directions packaging structure | |
CN101661920B (zh) | 芯片封装载板及其制造方法 | |
JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
JP2012089568A (ja) | 有機多層基板及びその製造方法 | |
CN104766834A (zh) | 一种ltcc基板堆叠的微波电路三维封装结构 | |
CN107949163B (zh) | 一种薄膜印刷电路板及加工方法 | |
US11116100B2 (en) | Implementation module for stacked connection between isolated circuit components and the circuit thereof | |
CN113993272A (zh) | 柔性电路板及显示装置 | |
CN2922382Y (zh) | 一种表面安装的印制电路板电路模块 | |
CN209676574U (zh) | 一种具有高质量互连结构的多层电路板 | |
WO2018079479A1 (ja) | 多層基板およびその製造方法 | |
CN110189877B (zh) | 一种贴片部件及其制作方法、四电极贴片电阻制作方法 | |
CN204516742U (zh) | 一种ltcc基板堆叠的微波电路三维封装结构 | |
US6541853B1 (en) | Electrically conductive path through a dielectric material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181113 Termination date: 20210410 |
|
CF01 | Termination of patent right due to non-payment of annual fee |