CN207124188U - 散热件及具有散热件的芯片封装件 - Google Patents
散热件及具有散热件的芯片封装件 Download PDFInfo
- Publication number
- CN207124188U CN207124188U CN201720505829.6U CN201720505829U CN207124188U CN 207124188 U CN207124188 U CN 207124188U CN 201720505829 U CN201720505829 U CN 201720505829U CN 207124188 U CN207124188 U CN 207124188U
- Authority
- CN
- China
- Prior art keywords
- groove
- radiating piece
- radiating
- chip
- carrier plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000017525 heat dissipation Effects 0.000 title abstract description 9
- 238000005538 encapsulation Methods 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000000084 colloidal system Substances 0.000 description 27
- 238000012856 packing Methods 0.000 description 26
- 238000002844 melting Methods 0.000 description 13
- 230000008018 melting Effects 0.000 description 13
- 230000004308 accommodation Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型提供一种散热件及具有散热件的芯片封装件。本实用新型的散热件包括一散热主体以及多个延伸部。散热主体具有一散热面、位于散热面上的至少一第一凹槽、一位于散热面上的环形凸起以及位于散热面上的至少一第二凹槽。环形凸起位于第一凹槽与第二凹槽之间。环形凸起环绕至少一凹槽。多个延伸部分别从散热主体的边缘向外延伸。各延伸部分别具有一开口。此外，一种包含此散热件的芯片封装件也被提出。因此，本实用新型的芯片封装件具有良好的制造良率且可以提升芯片封装件的散热效率。
Description
技术领域
本实用新型涉及一种散热件，尤其涉及一种适于使用于芯片封装件中的散热件。
背景技术
一般而言，当芯片运作时，会产生大量的热能。倘若热能无法逸散而不断地堆积在芯片内，芯片的温度会持续地上升。如此一来，芯片可能会因为过热而导致效能衰减或使用寿命缩短，严重者甚至造成永久性的损坏。为了预防芯片过热导致暂时性或永久性的失效，通常须配置散热件来降低芯片的工作温度，进而让芯片可正常运作。
在具有散热件的芯片封装件制造过程中，通常是将散热件配置于线路载板上，并使芯片位于散热件与线路载板之间，接着一起置入模具中，然后将熔融的封装胶体例如环氧模压树脂(Epoxy Molding Compound,EMC)注入模具，以使封装胶体覆盖线路载板、芯片以及部分的散热件。接着，使封装胶体冷却并固化，以形成封装层。
然而，因为模流的流速或流量不易控制，或是因为注入过程中所引起的扰动，所以封装胶体有可能会局部地包覆散热件的散热面，进而导致芯片封装件的外观出现瑕疵并且导致芯片封装件的散热效率无法有效被提升。因此，如何进一步提升芯片封装件的散热效率，实已成目前亟欲解决的课题。
实用新型内容
本实用新型提供一种散热件及具散热件的芯片封装件，其具有良好的制造良率且可以提升芯片封装件的散热效率。
本实用新型的一实施例提供一种散热件，包括：散热主体，具有一散热面、位于散热面上的至少一第一凹槽、一位于散热面上的环形凸起以及位于散热面上的至少一第二凹槽，其中环形凸起位于至少一第一凹槽与至少一第二凹槽之间，且环形凸起环绕至少一第一凹槽；以及
多个延伸部，分别从散热主体的边缘向外延伸，且各延伸部分别具有一开口。
在根据本实用新型的实施例的散热件中，散热主体包括一圆形板状体。
在根据本实用新型的实施例的散热件中，至少一第一凹槽包括多个彼此分离的第一弧形凹槽，多个第一弧形凹槽对应于多个开口分布。
在根据本实用新型的实施例的散热件中，各第一弧形凹槽的长度大于对应开口的宽度。
在根据本实用新型的实施例的散热件中，至少一第一凹槽包括至少一第一环形凹槽。
在根据本实用新型的实施例的散热件中，至少一第二凹槽包括多个彼此分离的第二弧形凹槽，且多个第二弧形凹槽对应于多个开口分布。
在根据本实用新型的实施例的散热件中，各第一弧形凹槽的长度大于对应开口的宽度。
在根据本实用新型的实施例的散热件中，至少一第二凹槽包括至少一第二环形凹槽。
本实用新型的另一实施例提供一种芯片封装件，包括：一线路载板、一芯片、一散热件以及一封装层。芯片配置于线路载板上并且与线路载板电性连接。散热件配置于线路载板上以使芯片位于散热主体与线路载板之间。封装层覆盖线路载板、芯片以及散热件。
在根据本实用新型的实施例的芯片封装件中，封装层包括：
第一封装部，位于线路载板以包覆芯片，且第一封装部被散热件所覆盖；以及
第二封装部，覆盖多个延伸部，且第二封装部通过多个开口与第一封装部连接。
为让本实用新型实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A是依照本实用新型的第一实施例的散热件的上视示意图；
图1B是图1A中R1区域的放大图；
图1C是沿图1B中剖线A-A’的剖面示意图；
图2A是依照本实用新型一实施例的芯片封装件的剖面示意图；
图2B是图2A中R2区域的放大图；
图2C是依照本实用新型另一实施例的芯片封装件的局部剖面示意图；
图2D是图2C中R3区域的放大图；
图3是依照本实用新型的第二实施例的散热件的局部上视示意图；
图4是依照本实用新型的第三实施例的散热件的局部上视示意图；
图5是依照本实用新型的第四实施例的散热件的局部上视示意图。
附图标记说明：
100、300、400、500：散热件
110、310、410、510：散热主体
110a、110a1、110a2、310a、410a、510a：散热面
112、312、412、512：环形凸起
112a1：第一侧壁
112a2：第二侧壁
114、314、414、514：第一凹槽
116、316、416、516：第二凹槽
114a、116a：凹槽侧壁
130：延伸部
130a：开口
132：第一倾斜部
134：第一连接部
136：第二倾斜部
138：第二连接部
W1：长度
W2：宽度
20、20’：芯片封装件
22：线路载板
24、24'：封装层
24a、24a'：第一封装部
24b、24b'：第二封装部
24c'：多余封装部
26：芯片
26a：导线
26b：主动面
28：导电端子
R1、R2、R3：区域
具体实施方式
图1A是依照本实用新型的第一实施例的散热件的上视示意图。图1B是图1A中R1区域的放大图。图1C是沿图1B中剖线A-A’的剖面示意图。请先参照图1A至图1C，本实施例的散热件100包括一散热主体110以及多个延伸部130。散热主体110具有一散热面110a、位于散热面110a上的一第一凹槽114、一位于散热面110a上的环形凸起112以及位于散热面110a上的一第二凹槽116。环形凸起112位于第一凹槽114与第二凹槽116之间，且环形凸起112环绕第一凹槽114。多个延伸部130分别从散热主体110的边缘向外延伸，且各延伸部130分别具有一开口130a。
散热件100例如是通过冲压处理(stamping process)对金属薄板进行冲压所制成。在一些实施例中，可在冲压处理进行之前，可以将金属薄板预先切割成适于形成散热件100的轮廓与尺寸，接着，再通过冲压处理将具有特定轮廓与尺寸的金属薄板对应地挤压或弯曲，以形成散热件100。在一些实施例中，可以通过水刀切割(water jet cutter)技术或激光切割(laser cutting)技术将金属薄板切割成适于形成散热件100的轮廓与尺寸。在其他实施例中，金属薄板的切割可在冲压处理中一并进行。在本实施例中，散热件100的散热主体110与延伸部130为一体成形，且例如同为金属材质，但本实用新型不限于此。
在本实施例中，散热件100的散热主体110为一圆形板状体，第一凹槽114为一环形凹槽，第二凹槽116为一环形凹槽。环形凸起112位于散热主体110的周缘，且环绕环形的第一凹槽114。第一凹槽114紧邻环形凸起112，以使环形凸起112的第一侧壁112a1与第一凹槽114的凹槽侧壁114a对齐。第二凹槽116紧邻环形凸起112，以使环形凸起112的第二侧壁112a2与第二凹槽116的凹槽侧壁116a对齐。被第一凹槽114所包围的散热面110a例如为一平面。详细而言，由于本实施例的散热件100是以冲压处理所制成，所以需要额外的挤压部分的金属薄板，以形成第一凹槽114及第二凹槽116。因此，在散热面110a上受到额外挤压的金属材料可以对应地形成第一凹槽114及第二凹槽116之间的环形凸起112，以减少散热面110a于冲压处理中所形成的缺陷(如毛刺、波浪纹或撕裂纹)。如此一来，散热件100具有良好的制造良率，且第一凹槽114所包围的散热面110a和/或位于散热面110a相对侧的底面可以为平面，而使散热件100具有良好的散热效率。
在本实施例中，散热件100包含四个延伸部130，且四个延伸部130分别位于散热主体110的边缘，且由散热主体110的边缘向外延伸并弯曲，以于散热件100下方形成一容置空间。如此一来，所形成的容置空间可使芯片封装件20(显示于图2A)中的芯片26(显示于图2A)容置于其中。各个延伸部130分别具有一开口130a，且散热件100中的至少一开口130a允许模流通过。如此一来，在进行后续的注模处理(molding process)中，可以使熔融的封装胶体(例如：环氧模压树脂)通过至少其中一个开口130a而填入容置空间中，进而覆盖线路载板22(显示于图2A)、芯片26(显示于图2A)以及部分的散热件100。接着，使封装胶体冷却并且固化，以形成封装层24(显示于图2A)。
延伸部130具有第一倾斜部132、第一连接部134、第二倾斜部136与第二连接部138。值得注意的是，在图1C的剖面示意图中，延伸部130的第一倾斜部132、第一连接部134、第二倾斜部136与部分的第二连接部138并不会出现在图1B中的剖线A-A’上。但在图1C中，仍然将延伸部130的第一倾斜部132、第一连接部134、第二倾斜部136与部分的第二连接部138的投影位置以虚线显示，以表示其位置的对应关系。
在本实施例中，散热件100通过延伸部130的第二连接部138与线路载板22(显示于图2A)连接。具体而言，在一实施例中，散热件100与线路载板22(显示于图2A)之间例如可包含一黏着层(未显示)，以使第二连接部138与线路载板22(显示于图2A)通过黏着层相互连接。在另一可行的实施例中，第二连接部138例如可具有一卡榫，且线路载板22(显示于图2A)可具有一对应于所述卡榫的卡槽，以使第二连接部138与线路载板22(显示于图2A)可以互相卡合。在又一可行的实施例中，线路载板22(显示于图2A)的表面可具有一对应于第二连接部138的凹陷，以使第二连接部138可直接置于线路载板22(显示于图2A)上。
在本实施例中，第二倾斜部136与第二连接部138连接，第一连接部134与第二倾斜部136连接，且第二倾斜部136位于第一连接部134与第二连接部138之间。如此一来，通过散热主体110、延伸部130的第一连接部134与延伸部130的第二倾斜部136可于散热主体110下方形成用以容纳芯片26(显示于图2A)的容置空间。一实施例中，第二倾斜部136使散热主体110与芯片26(显示于图2A)之间具有一适当间距，以使连接于芯片26(显示于图2A)与线路载板22(显示于图2A)之间的多个导线26a(显示于图2A)不会与散热主体110接触。第一连接部134从散热主体110的边缘向外延伸，以与第二倾斜部136形成可容纳芯片26(显示于图2A)的容置空间。在另一可行的实施例中，延伸部130可以具有多个第二倾斜部136和/或多个第一连接部134，以形成可容纳芯片26(显示于图2A)的容置空间。
在其他可行的实施例中，芯片26与线路载板22之间可通过导电凸块彼此电性连接。换言之，芯片26可通过芯片倒装技术(Flip-Chip)设置于线路载板22上，并且与线路载板22电性连接。
在本实施例中，延伸部130的第一倾斜部132与散热主体110连接，第一倾斜部132与第一连接部134连接，其中第一倾斜部132位于散热主体110与第一连接部134之间，且散热件100的四个延伸部130通过各自的第一连接部134彼此连接，但本实用新型不限于此。在一可行的实施例中，散热件100的四个延伸部130可以彼此分离，且各个延伸部130的第一倾斜部132与散热主体110连接。
图2A是依照本实用新型一实施例的芯片封装件的剖面示意图，图2B是图2A中R2区域的放大图。请先参照图2A至图2B，本实施例的芯片封装件20包括一线路载板22、一芯片26、一散热件100以及一封装层24。芯片26配置于线路载板22上且与线路载板22电性连接。散热件100配置于线路载板22上以使所述芯片26位于散热主体110与线路载板22之间。封装层24覆盖线路载板22、芯片26以及散热件100。
在本实施例中，线路载板22例如是具有单层线路的印刷电路板(printed circuitboard,PCB)、具有多层线路的印刷电路板或具有重布线路层(redistribution layer)的基板。芯片26例如是以芯片贴附膜(未显示)贴附于线路载板22上，且通过引线焊接技术(wirebonding)将芯片26通过多条导线26a与线路载板22电性连接。在一些实施例中，芯片封装件20可进一步包括多个导电端子28(conductive terminals)，其中导电端子28配置于线路载板22上，且导电端子28与芯片26分别位于线路载板22的两相对表面上。此外，导电端子28例如为阵列排列的焊球(solder balls)、凸块(bumps)、导电柱(conductive pillars)或上述的组合等，以使芯片26通过线路载板22以及导电端子28与其他元件电性连接。
在本实施例中，散热件100配置于线路载板22上，且芯片26位于散热主体110与延伸部130所形成的容置空间内，以使芯片26位于散热主体110与线路载板22之间。散热件100的散热主体110覆盖于芯片26上，且第一凹槽114所包围的散热面110a1的面积大于芯片26的主动面26b的面积。如此一来，散热件100具有较大的热散逸(heat dispersion)面积，因此当芯片26运作时所产生热能可以自芯片26的主动面26b散逸至第一凹槽114所包围的散热面110a1，并通过散热件100将热能导出，以使芯片封装件20具有良好的散热效率，但本实用新型不限于此。
封装层24包括第一封装部24a以及第二封装部24b，其中第一封装部24a位于线路载板22以包覆芯片26，且第一封装部24a被散热件100所覆盖，而第二封装部24b覆盖散热件100的延伸部130，且第二封装部24b通过延伸部130的开口130a与第一封装部24a连接。于芯片封装件20的注模处理中，可以是将散热件100配置于线路载板22上，且使芯片26位于散热件100与线路载板22之间，并一起置入模具中。接着，将熔融的封装胶体注入模具。在模具中，熔融的封装胶体所形成的模流经散热件100中的至少一开口130a和侧向空间进入由散热主体110、第二倾斜部136与第一连接部134所形成的容置空间内，以使封装胶体覆盖线路载板22、芯片26以及部分的散热件100。并且，熔融的封装胶体可经由其余的开口130a流出容置空间，以使部分的封装胶体覆盖延伸部130。然后，使熔融的封装胶体冷却并且固化以形成封装层24。如此一来，于上述容置空间内的封装胶体在固化后会形成封装层24的第一封装部24a，而于上述容置空间外的封装胶体在固化后会形成封装层24的第二封装部24b。第二封装部24b可以通过延伸部130的开口130a与第一封装部24a连接，且覆盖散热件100的延伸部130。
由于位于散热面110a上的环形凸起112可以与模具贴合，因此环形凸起112可以在注模处理中阻档熔融的封装胶体。如此一来，熔融的封装胶体不会覆盖环形凸起112所环绕的部分散热面110a1，以使固化后的封装胶体所形成的封装层24不会影响散热件100的散热功能。
图2C与2D依照本实用新型另一实施例的芯片封装件的局部剖面示意图，其中图2C是是依照本实用新型另一实施例的芯片封装件20’的局部剖面示意图，且图2C中对芯片封装件20’所显示的局部区域为对应于图2B中对芯片封装件20所显示的R2区域，图2D是图2C中R3区域的放大图，图2C、2D中另一实施例的芯片封装件20’与图2A、2B的芯片封装件20类似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而芯片封装件20与芯片封装件20’的主要差别在于，第二凹槽116可以局限部分的熔融的封装胶体，且纵使熔融的封装胶体覆盖部分散热面110a2区域且越过环形凸起112，但仍可通过位于散热主体110的第一凹槽114将熔融的封装胶体局限于第一凹槽114。如此一来，熔融的封装胶体不会覆盖环形凸起112所环绕的部分散热面110a1区域，且固化后的封装胶体所形成的封装层24’(包括第一封装部24a'、第二封装部24b'以及多余封装部24c')不会影响散热件100的散热功能。
芯片封装件20中所使用的散热件100可以有其他的设计，以下将搭配图3至图5针对散热件100的变化进行描述。
图3是依照本实用新型的第二实施例的散热件的局部上视示意图。请参考图3，在本实施例中，散热件300与散热件100相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而散热件300与散热件100的主要差别在于，散热件300的散热主体310具有散热面310a、位于散热面310a上的一环形凸起312、多个第一凹槽314以及多个第二凹槽316。环形凸起312位于散热主体310的周缘，且环绕多个第一凹槽314。多个第二凹槽316为多个彼此分离的弧形凹槽，其中第二凹槽316对应于延伸部130的开口130a分布。多个第一凹槽314为多个彼此分离的弧形凹槽，其中第一凹槽314对应于延伸部130的开口130a分布。如此一来，纵使越过环形凸起312后的封装胶体具有不同方向的流向，仍可以被局限于第一凹槽314。
在一实施例中，多个第一凹槽314为多个彼此分离的弧形凹槽，其中第一凹槽314对应于延伸部130的开口130a分布，且第一凹槽314的弧型长度W1大于对应的开口130a的最大宽度W2。如此一来，纵使越过环形凸起312后的封装胶体具有不同方向的流向，仍可以被局限于第一凹槽314。
图4是依照本实用新型的第三实施例的散热件的局部上视示意图。请参考图4，在本实施例中，散热件400与散热件100相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而散热件400与散热件100的主要差别在于，散热件400的散热主体410具有散热面410a、位于散热面410a上的一环形凸起412、一环形的第一凹槽414以及多个第二凹槽416，且环形凸起412位于第一凹槽414与第二凹槽416之间。多个第二凹槽416为多个彼此分离的弧形凹槽，其中第二凹槽416对应于延伸部130的开口130a分布。环形凸起412位于散热主体410的周缘，且环绕第一凹槽414。如此一来，纵使熔融的封装胶体越过环形凸起412，但仍可通过位于散热主体410的第一凹槽将熔融的封装胶体局限于第一凹槽414。
图5是依照本实用新型的第四实施例的散热件的局部上视示意图。请参考图5，在本实施例中，散热件500与散热件300相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而散热件500与散热件300的主要差别在于，散热件500的散热主体510具有散热面510a、位于散热面510a上的一环形凸起512、多个第一凹槽514以及一环形的第二凹槽516，且环形凸起512位于第一凹槽514与第二凹槽516之间。多个第一凹槽514为多个彼此分离的弧形凹槽，其中第一凹槽514对应于延伸部130的开口130a分布，且第一凹槽514的弧型长大于对应的开口130a的最大宽度。环形凸起512位于散热主体510的周缘，且环绕第一凹槽514。如此一来，纵使越过环形凸起512后的封装胶体具有不同方向的流向，仍可以被局限于第一凹槽514。
综上所述，本实用新型的散热件具有良好的制造良率以及良好的散热效率。且具有本实用新型的散热件的芯片封装件具有良好的散热效率。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (10)
1.一种散热件，其特征在于，包括：
散热主体，具有散热面、位于所述散热面上的至少一第一凹槽、位于所述散热面上的环形凸起以及位于所述散热面上的至少一第二凹槽，其中所述环形凸起位于所述至少一第一凹槽与所述至少一第二凹槽之间，且所述环形凸起环绕所述至少一第一凹槽；以及
多个延伸部，分别从所述散热主体的边缘向外延伸，且各所述延伸部分别具有开口。
2.根据权利要求1所述的散热件，其特征在于，所述散热主体包括一圆形板状体。
3.根据权利要求1所述的散热件，其特征在于，所述至少一第一凹槽包括多个彼此分离的第一弧形凹槽，且所述多个第一弧形凹槽对应于所述多个开口分布。
4.根据权利要求3所述的散热件，其特征在于，各所述第一弧形凹槽的长度大于对应所述开口的宽度。
5.根据权利要求1所述的散热件，其特征在于，所述至少一第一凹槽包括至少一第一环形凹槽。
6.根据权利要求1所述的散热件，其特征在于，所述至少一第二凹槽包括多个彼此分离的第二弧形凹槽，且所述多个第二弧形凹槽对应于所述多个开口分布。
7.根据权利要求6所述的散热件，其特征在于，各所述第二弧形凹槽的长度大于对应所述开口的宽度。
8.根据权利要求1所述的散热件，其特征在于，所述至少一第二凹槽包括至少一第二环形凹槽。
9.一种芯片封装件，其特征在于，包括：
线路载板；
芯片，配置于所述线路载板上并且与所述线路载板电性连接；
如权利要求1所述的散热件，所述散热件配置于所述线路载板上以使所述芯片位于所述散热主体与所述线路载板之间；以及
封装层，覆盖所述线路载板、所述芯片以及所述散热件。
10.根据权利要求9所述的芯片封装件，其特征在于，所述封装层包括：
第一封装部，位于所述线路载板以包覆所述芯片，且所述第一封装部被所述散热件所覆盖；以及
第二封装部，覆盖所述多个延伸部，且所述第二封装部通过所述多个开口与所述第一封装部连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106108924A TWI615930B (zh) | 2017-03-17 | 2017-03-17 | 散熱件及具有散熱件之晶片封裝件 |
| TW106108924 | 2017-03-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207124188U true CN207124188U (zh) | 2018-03-20 |
Family
ID=61614641
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720505829.6U Active CN207124188U (zh) | 2017-03-17 | 2017-05-09 | 散热件及具有散热件的芯片封装件 |
| CN201710320362.2A Pending CN108630637A (zh) | 2017-03-17 | 2017-05-09 | 散热件及具有散热件的芯片封装件 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710320362.2A Pending CN108630637A (zh) | 2017-03-17 | 2017-05-09 | 散热件及具有散热件的芯片封装件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (2) | CN207124188U (zh) |
| TW (1) | TWI615930B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020150893A1 (en) * | 2019-01-22 | 2020-07-30 | Yangtze Memory Technologies Co., Ltd. | Integrated circuit packaging structure and manufacturing method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112447630A (zh) * | 2020-11-09 | 2021-03-05 | 南昌航空大学 | 散热主体和具有该散热主体的芯片封装 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW510158B (en) * | 1999-05-14 | 2002-11-11 | Siliconware Precision Industries Co Ltd | Heat dissipation structure for semiconductor device |
| CN2596547Y (zh) * | 2002-12-25 | 2003-12-31 | 立卫科技股份有限公司 | 具有散热片的半导体封装构造 |
| KR20040076028A (ko) * | 2003-02-24 | 2004-08-31 | 한국시그네틱스 주식회사 | 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지 |
| CN1549337A (zh) * | 2003-05-09 | 2004-11-24 | 华泰电子股份有限公司 | 防止半导体封装件中散热片溢胶的散热片装置 |
| TWM545360U (zh) * | 2017-03-17 | 2017-07-11 | 力成科技股份有限公司 | 散熱件及具有散熱件之晶片封裝件 |
-
2017
- 2017-03-17 TW TW106108924A patent/TWI615930B/zh active
- 2017-05-09 CN CN201720505829.6U patent/CN207124188U/zh active Active
- 2017-05-09 CN CN201710320362.2A patent/CN108630637A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020150893A1 (en) * | 2019-01-22 | 2020-07-30 | Yangtze Memory Technologies Co., Ltd. | Integrated circuit packaging structure and manufacturing method thereof |
| US11476173B2 (en) | 2019-01-22 | 2022-10-18 | Yangtze Memory Technologies Co., Ltd. | Manufacturing method of integrated circuit packaging structure |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108630637A (zh) | 2018-10-09 |
| TW201836095A (zh) | 2018-10-01 |
| TWI615930B (zh) | 2018-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820486B2 (en) | Method of fabricating a semiconductor device having a heat sink with an exposed surface | |
| CN104956782B (zh) | 集成电路模块 | |
| CN105990266B (zh) | 功率转换电路的封装模块及其制造方法 | |
| KR20190045374A (ko) | 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체 | |
| US8420452B2 (en) | Fabrication method of leadframe-based semiconductor package | |
| JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
| JP2004179253A (ja) | 半導体装置およびその製造方法 | |
| US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
| CN207124188U (zh) | 散热件及具有散热件的芯片封装件 | |
| CN206595246U (zh) | 散热件及具有散热件的芯片封装件 | |
| US9257371B2 (en) | Semiconductor device | |
| JP4767277B2 (ja) | リードフレームおよび樹脂封止型半導体装置 | |
| CN206541823U (zh) | 散热件及具有散热件的芯片封装 | |
| JPS58190051A (ja) | 放熱効果を改善した集積回路用リ−ドフレ−ム | |
| KR20150046117A (ko) | 장치 및 그 제조 방법 | |
| KR101162503B1 (ko) | 히트 슬러그 및 이를 이용한 반도체 패키지 | |
| JP2008047699A (ja) | 半導体装置及びその製造方法 | |
| KR101459566B1 (ko) | 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법 | |
| CN202549841U (zh) | 半导体模块 | |
| TWM545360U (zh) | 散熱件及具有散熱件之晶片封裝件 | |
| JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
| JP2007134585A (ja) | 半導体装置及びその製造方法 | |
| CN212848403U (zh) | 基于sip的sot封装结构 | |
| TWM544116U (zh) | 散熱件及具有散熱件之晶片封裝件 | |
| TWI253731B (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |