CN212848403U - 基于sip的sot封装结构 - Google Patents

基于sip的sot封装结构 Download PDF

Info

Publication number
CN212848403U
CN212848403U CN202022343607.3U CN202022343607U CN212848403U CN 212848403 U CN212848403 U CN 212848403U CN 202022343607 U CN202022343607 U CN 202022343607U CN 212848403 U CN212848403 U CN 212848403U
Authority
CN
China
Prior art keywords
chip
area
sot
packaging
sip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022343607.3U
Other languages
English (en)
Inventor
解燕旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sripu Microelectronics Technology Suzhou Co ltd
Original Assignee
Sripu Microelectronics Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sripu Microelectronics Technology Suzhou Co ltd filed Critical Sripu Microelectronics Technology Suzhou Co ltd
Priority to CN202022343607.3U priority Critical patent/CN212848403U/zh
Application granted granted Critical
Publication of CN212848403U publication Critical patent/CN212848403U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型揭示了一种基于SIP的SOT封装结构，所述SOT封装结构包括：基板，包括芯片封装区、引脚封装区及贴片区，所述贴片区包括若干分离设置的第一贴片区和第二贴片区，第一贴片区与芯片封装区电性连接，第二贴片区与芯片封装区分离设置；芯片，封装于芯片封装区上；若干引脚，包括若干与引脚封装区电性连接的第一引脚及若干与第二贴片区电性连接的第二引脚；SMD器件，封装于第一贴片区和第二贴片区上。本发明通过重构SOT框架，增加用于封装SMD器件的贴片区，实现了在传统的小封装里面贴装SMD器件的能力；通过SMD器件的增加，实现了SMD器件与内部芯片到外部的连接，从内部实现对产品性能指标的优化，大大拓展了芯片性能。

Description

基于SIP的SOT封装结构
技术领域
本实用新型属于SOT封装技术领域，具体涉及一种基于SIP的SOT封装结构。
背景技术
SIP(System In a Package，系统级封装)为将多个具有不同功能的有源电子元件与可选无源器件、以及诸如MEMS或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装件，形成一个系统或者子系统。但是SIP基本都在QFN/BGA等先进封装里面实现，但是业界在小的封装体，比如SOT(Small Outline Transistor Package)封装里面，目前还未实现。
因此，针对上述技术问题，有必要提供一种基于SIP的SOT封装结构。
实用新型内容
本实用新型的目的在于提供一种基于SIP的SOT封装结构，以在SOT封装中实现SIP。
为了实现上述目的，本实用新型一实施例提供的技术方案如下：
一种基于SIP的SOT封装结构，所述SOT封装结构包括：
基板，包括芯片封装区、引脚封装区及贴片区，所述贴片区包括若干分离设置的第一贴片区和第二贴片区，第一贴片区与芯片封装区电性连接，第二贴片区与芯片封装区分离设置；
芯片，封装于芯片封装区上；
若干引脚，包括若干与引脚封装区电性连接的第一引脚及若干与第二贴片区电性连接的第二引脚；
SMD器件，封装于第一贴片区和第二贴片区上。
一实施例中，所述第一贴片区上在位于SMD器件和芯片封装区之间和/或第二贴片区上在位于SMD器件和芯片封装区之间设有防扩散结构。
一实施例中，所述第二贴片区和第二引脚之间设有防扩散结构。
一实施例中，所述防扩散结构为防扩散沟槽或防扩散凸起。
一实施例中，所述防扩散结构的宽度大于或等于30μm，深度或高度大于或等于30μm。
一实施例中，所述引脚封装区与芯片封装区相连或分离设置。
一实施例中，所述第一贴片区与芯片封装区相连设置。
一实施例中，所述芯片与第二贴片区及全部或部分引脚封装区通过焊线电性连接。
一实施例中，所述SMD器件为电容、电阻、二极管、三极管中的一种或多种的组合。
与现有技术相比，本实用新型具有以下优点：
本发明通过重构SOT框架，增加用于封装SMD器件的贴片区，实现了在传统的小封装里面贴装SMD器件的能力；
通过SMD器件的增加，实现了SMD器件与内部芯片到外部的连接，从内部实现对产品性能指标的优化，大大拓展了芯片性能；
通过结构设计保证了打线焊接能力，突破传统小封装一直以来的单纯焊线连接的实现方式。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中为现有技术中SOT23-5框架的示意图；
图2为本实用新型一具体实施例中SOT框架的示意图；
图3为本实用新型一具体实施例中SOT框架上封装SMD器件的示意图；
图4为本实用新型一具体实施例中SOT框架上封装芯片的示意图；
图5为本实用新型一具体实施例中SOT封装结构的示意图。
具体实施方式
以下将结合附图所示的各实施方式对本实用新型进行详细描述。但该等实施方式并不限制本实用新型，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
本实用新型公开了一种基于SIP的SOT封装结构，该SOT封装结构包括：
基板，包括芯片封装区、引脚封装区及贴片区，贴片区包括若干分离设置的第一贴片区和第二贴片区，第一贴片区与芯片封装区电性连接，第二贴片区与芯片封装区分离设置；
芯片，封装于芯片封装区上；
若干引脚，包括若干与引脚封装区电性连接的第一引脚及若干与第二贴片区电性连接的第二引脚；
SMD器件，封装于第一贴片区和第二贴片区上。
以下结合具体实施例对本发明作进一步说明。
参图1所示为现有技术中SOT23-5框架的示意图，其包括基板及若干引脚20’，基板包括芯片封装区11’和若干引脚封装区12’。
其中，芯片封装区11’位于基板的中间区域，用于封装芯片(未图示)；引脚封装区12’位于芯片封装区11’的外侧，且引脚封装区12与芯片封装区11’分离设置，引脚20’与引脚封装区12’电性连接，引脚封装区12’与芯片通过焊线等方式电性连接，以提供芯片连接所需要的I/O(输入/输出)。
本实用新型通过重构框架的设计及工艺的设计，在SOT封装结构里，既保留原来的打线焊接能力，同时又实现了SMD贴片焊接能力，在封装结构内可以增加贴片器件，形成电路连接，在原有芯片的基础，进一步优化了产品的性能指标。
参图5并结合图2至图4所示，本实施例中的SOT封装结构包括：
基板，包括芯片封装区11、引脚封装区121、122、123、124及贴片区，贴片区包括若干分离设置的第一贴片区131和第二贴片区132，第一贴片区131与芯片封装区11电性连接，第二贴片区132与芯片封装区11分离设置；
芯片30，封装于芯片封装区11上；
若干引脚，包括若干与引脚封装区121、122、123、124电性连接的第一引脚21、22、23、24及若干与第二贴片区132电性连接的第二引脚25；
SMD器件40，封装于第一贴片区131和第二贴片区132上。
进一步地，本实施例中的引脚封装区121、122、124与芯片封装区11分离设置，而引脚封装区123与芯片封装区11相连设置，但芯片封装区11上的芯片30与引脚封装区121、122、123、124均为电气隔离，芯片30与引脚封装区121、122、123、124之间通过焊线电性连接。
本实施例中的贴片区包括第一贴片区131和第二贴片区132，其中，第一贴片区131与芯片封装区11相连设置，第二贴片区132与芯片封装区11分离设置，且第二贴片区132与第二引脚25电性连接。贴片区用于贴装SMD器件，本实施例中在贴片区封装SMD器件后，SMD器件分别与第一引脚23和第二引脚25电性连接。当然，在其他实施例中也可以通过调整贴片区的位置或形状，实现其他引脚之间SMD器件的封装。
优选地，本实施例中的芯片30与第二贴片区132之间通过焊线电性连接。
其中，SMD器件包括但不限于SMD贴片电容、SMD贴片电阻、SMD贴片二极管、SMD贴片三极管、SMD贴片集成电路中的一种或多种。
进一步地，本实施例中第一贴片区131上在位于SMD器件40和芯片封装区11之间设有第一防扩散结构141，第二贴片区132上在位于SMD器件40和芯片封装区11之间设有第二防扩散结构142，第二贴片区132和第二引脚25之间设有第三防扩散结构143。防扩散结构的设置用于防止焊接材料在焊接时向芯片封装区及引脚扩散。
优选地，本实施例中的第一防扩散结构141、第二防扩散结构142、第三防扩散结构143为防扩散沟槽或防扩散凸起，防扩散结构的宽度大于或等于30μm，深度或高度大于或等于30μm。
本实施例中SOT封装结构的封装方法具体如下：
1、首先重构图2所示的SOT框架，包括基板和引脚，基板上包括芯片封装区、引脚封装区及贴片区，各区域之间的位置及连接关系上文已经详细阐述，此处不再进行赘述。
2、参图3所示，在SOT框架上采用焊接的方式进行SMD器件40的贴片。
3、固化焊接材料。
4、参图4所示，在SOT框架上进行芯片30的封装。
5、参图5所示，通过焊线打线方式，电性连接芯片30与引脚封装区及贴片区。
6、对图5中的SOT封装结构进行塑封、电镀等工艺，最后切筋成型、测试出货。
应当理解的是，上述实施例中以1个芯片封装区、4个引脚封装区、2个贴片区和5个引脚为例对SOT封装结构进行说明，在其他实施例中，芯片封装区、引脚封装区、贴片区和引脚的数量及位置可以根据需要进行调整，凡是在原有SOT封装结构中增加用于封装SMD器件的贴片区的技术方案均属于本实用新型所保护的范围。
由以上技术方案可以看出，本实用新型具有以下有益效果：
本发明通过重构SOT框架，增加用于封装SMD器件的贴片区，实现了在传统的小封装里面贴装SMD器件的能力；
通过SMD器件的增加，实现了SMD器件与内部芯片到外部的连接，从内部实现对产品性能指标的优化，大大拓展了芯片性能；
通过结构设计保证了打线焊接能力，突破传统小封装一直以来的单纯焊线连接的实现方式。
对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (9)

1.一种基于SIP的SOT封装结构，其特征在于，所述SOT封装结构包括：
基板，包括芯片封装区、引脚封装区及贴片区，所述贴片区包括若干分离设置的第一贴片区和第二贴片区，第一贴片区与芯片封装区电性连接，第二贴片区与芯片封装区分离设置；
芯片，封装于芯片封装区上；
若干引脚，包括若干与引脚封装区电性连接的第一引脚及若干与第二贴片区电性连接的第二引脚；
SMD器件，封装于第一贴片区和第二贴片区上。
2.根据权利要求1所述的基于SIP的SOT封装结构，其特征在于，所述第一贴片区上在位于SMD器件和芯片封装区之间和/或第二贴片区上在位于SMD器件和芯片封装区之间设有防扩散结构。
3.根据权利要求1所述的基于SIP的SOT封装结构，其特征在于，所述第二贴片区和第二引脚之间设有防扩散结构。
4.根据权利要求2或3所述的基于SIP的SOT封装结构，其特征在于，所述防扩散结构为防扩散沟槽或防扩散凸起。
5.根据权利要求3所述的基于SIP的SOT封装结构，其特征在于，所述防扩散结构的宽度大于或等于30μm，深度或高度大于或等于30μm。
6.根据权利要求1所述的基于SIP的SOT封装结构，其特征在于，所述引脚封装区与芯片封装区相连或分离设置。
7.根据权利要求1所述的基于SIP的SOT封装结构，其特征在于，所述第一贴片区与芯片封装区相连设置。
8.根据权利要求1所述的基于SIP的SOT封装结构，其特征在于，所述芯片与第二贴片区及全部或部分引脚封装区通过焊线电性连接。
9.根据权利要求1所述的基于SIP的SOT封装结构，其特征在于，所述SMD器件为电容、电阻、二极管、三极管中的一种或多种的组合。
CN202022343607.3U 2020-10-20 2020-10-20 基于sip的sot封装结构 Active CN212848403U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022343607.3U CN212848403U (zh) 2020-10-20 2020-10-20 基于sip的sot封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022343607.3U CN212848403U (zh) 2020-10-20 2020-10-20 基于sip的sot封装结构

Publications (1)

Publication Number Publication Date
CN212848403U true CN212848403U (zh) 2021-03-30

Family

ID=75154492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022343607.3U Active CN212848403U (zh) 2020-10-20 2020-10-20 基于sip的sot封装结构

Country Status (1)

Country Link
CN (1) CN212848403U (zh)

Similar Documents

Publication Publication Date Title
US7719094B2 (en) Semiconductor package and manufacturing method thereof
KR100907853B1 (ko) 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법
JP4195804B2 (ja) デュアルダイパッケージ
CN100472782C (zh) 半导体器件
US20040089921A1 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
TW563232B (en) Chip scale package and method of fabricating the same
JP2851609B2 (ja) 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ
JP2002134685A (ja) 集積回路装置
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
CN212848403U (zh) 基于sip的sot封装结构
KR100422608B1 (ko) 적층칩패키지
JP2682200B2 (ja) 半導体装置
CN213071137U (zh) 芯片封装结构及数字隔离器
KR20050000972A (ko) 칩 스택 패키지
CN211265469U (zh) 一种高度集成且小尺寸的WiFi SiP模组
CN216250730U (zh) 一种堆叠式芯片封装件
CN212967703U (zh) 芯片封装结构及数字隔离器
KR100460048B1 (ko) 범프 칩 케리어 패키지 및 그의 제조방법
CN112151522A (zh) 芯片封装结构、芯片封装方法及数字隔离器
CN112103280A (zh) 芯片封装结构、芯片封装方法及数字隔离器
CN112103281A (zh) 芯片封装结构、芯片封装方法及数字隔离器
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법
KR100402107B1 (ko) 솝 와이어 본딩방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant