CN206711890U - 一种dfn2018‑6高密度框架 - Google Patents
一种dfn2018‑6高密度框架 Download PDFInfo
- Publication number
- CN206711890U CN206711890U CN201720510285.2U CN201720510285U CN206711890U CN 206711890 U CN206711890 U CN 206711890U CN 201720510285 U CN201720510285 U CN 201720510285U CN 206711890 U CN206711890 U CN 206711890U
- Authority
- CN
- China
- Prior art keywords
- chip
- framework
- installation portion
- dfn2018
- chip installation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009434 installation Methods 0.000 claims abstract description 72
- 230000007797 corrosion Effects 0.000 claims abstract description 26
- 238000005260 corrosion Methods 0.000 claims abstract description 26
- 241000276425 Xiphophorus maculatus Species 0.000 claims abstract description 4
- 238000005520 cutting process Methods 0.000 claims description 56
- 210000003205 muscle Anatomy 0.000 claims description 33
- 238000001816 cooling Methods 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 7
- 235000019628 coolness Nutrition 0.000 claims description 4
- 238000010079 rubber tapping Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000003466 welding Methods 0.000 abstract description 5
- 239000005022 packaging material Substances 0.000 description 8
- 230000009467 reduction Effects 0.000 description 4
- 230000009931 harmful effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型涉及半导体制造技术领域,具体涉及一种DFN2018‑6高密度框架,包括板状结构的矩形框架,在框架上多个与DFN2018‑6封装结构相适应的芯片安装部,每个芯片安装部设有4个引脚槽,所有引脚槽均延伸至芯片安装部边缘,每个所述引脚槽靠近芯片安装位置的槽宽相对于另一侧更大,且靠近芯片安装位置的引脚槽周围设置成半腐蚀结构,使每个引脚槽能安装2根引脚。该框架将靠近芯片安装位置的引脚槽槽宽增大,使单个引脚槽可容纳2根引脚线的焊接,无需在芯片安装部周围设置6个引脚槽,减少引脚槽数量,进而可以在芯片安装部一个方向上布置完所有的引脚槽,使芯片安装部之间的距离缩小,增加芯片布置数量、提高材料利用率和节约成本。
Description
技术领域
本实用新型涉及一种半导体制造技术,特别是一种DFN2018-6高密度框架。
背景技术
半导体指常温下导电性能介于导体与绝缘体之间的材料,其在收音机、电视机以及测温上有着广泛的应用,如二极管就是采用半导体制作的器件。无论从科技或是经济发展的角度来看,半导体的重要性都是非常巨大的。
在半导体的制造过程中,通常是将半导体集成到引线框架上,让引线框架作为集成电路的芯片载体,形成电气回路,起到了和外部导线连接的桥梁作用。芯片封装形式为DFN2018-6(DFN是小型电子元器件的芯片封装单元型号,2018表示单个芯片安装部的尺寸为长2.0mm、宽1.8mm,6表示有6个引脚),由于该类芯片安装部的引脚数量较多,需在芯片安装部周围多个方向布置引脚槽,使得芯片与芯片之间的距离增加,降低了框架基体材料的利用率、增加生产成本。
实用新型内容
本实用新型的发明目的在于:针对现有DFN2018-6封装形式的框架的芯片安装部的引脚数量较多,需要在芯片安装部周围多方位布置引脚槽,造成框架上芯片与芯片之间的距离增加,框架基体材料利用率不高的问题,提供一种DFN2018-6高密度框架,该框架将靠近芯片安装位置的引脚槽槽宽增大,使单个引脚槽可容纳2根引脚线的焊接,无需在芯片安装部周围设置6个引脚槽,减少引脚槽数量,进而可以在芯片安装部一个方向上布置完所有的引脚槽,使芯片安装部之间的距离缩小,增加芯片布置数量、提高材料利用率和节约成本。
为了实现上述目的,本实用新型采用的技术方案为:
一种DFN2018-6高密度框架,包括板状结构的矩形框架,在框架上多个与DFN2018-6封装结构相适应的芯片安装部,每个芯片安装部设有4个引脚槽,所有引脚槽均延伸至芯片安装部边缘,每个所述引脚槽靠近芯片安装位置的槽宽相对于另一侧更大,且靠近芯片安装位置的引脚槽周围设置成半腐蚀结构,使每个引脚槽能安装2根引脚。
该框架在芯片安装部上设置的引脚槽,通过将其靠近芯片安装位置的槽宽度增大,使单个引脚槽可容纳2根引脚线的焊接,无需在芯片安装部周围设置6个引脚槽,减少引脚槽数量,进而可以在芯片安装部一个方向上布置完所有的引脚槽,使芯片安装部之间的距离缩小,增加芯片布置数量、提高材料利用率和节约成本。
作为本实用新型的优选方案,所述芯片安装部包括芯片支撑区和芯片散热区,在芯片支撑区两侧对称设有两个芯片散热区,所述芯片支撑区为半腐蚀结构。在芯片支撑区两侧设置芯片散热区,增加芯片散热性,保证产品生产质量,而将芯片支撑区设置为半腐蚀结构,增加芯片与框架的结合性。
作为本实用新型的优选方案,所有芯片安装部的长边与框架的长边或短边平行布置,所有引脚槽均设置于芯片安装部的一侧并延伸至边缘,芯片安装部的另一对称侧设有与切割道连通的连通槽。芯片安装部上与引脚槽对称侧设置与切割道连通的连通槽,便于芯片安装部的切割操作,减少切割时刀片对芯片产品的损伤。
作为本实用新型的优选方案,在芯片安装部之间为切割部,所述切割部为横竖交错的切割道连筋,所述切割道连筋的宽度为0.1±0.05mm。相对于现有的连筋宽度减小,进一步提高材料利用率;同时切割道连筋宽度尺寸减小,使刀片切割时产生的热量更少, 产生更少的热应力,避免相邻的产品管脚的金属和塑封料之间产生分层, 增强产品的潮湿敏感性和提高产品的可靠性。
作为本实用新型的优选方案,所述切割道连筋为半腐蚀结构。切割道连筋设成半腐蚀结构,即将切割道连筋的厚度削薄,进一步减小切割难度。
作为本实用新型的优选方案,在芯片安装部周围的四个角上还设有十字连筋,用于连接横竖交错设置的切割道连筋。采用十字连筋连接横竖交错位置的切割道连筋,便于连接操作,提高分割操作效率和分割准确性,保证产品质量。
作为本实用新型的优选方案,所述框架的边框部分的开孔处增加半腐蚀设计。以增加塑封料和框架之间的结合力,使得在切割分离时更容易去除边框,边框上的残余塑封料也不会调入产品内,避免对后续工序产生不良影响。
作为本实用新型的优选方案,所述边框上也设有半腐蚀结构,为在边框面上设置的多个工字型半腐蚀区,多个所述工字型半腐蚀区在边框上间隔设置。工字型半腐区的设置,减小了边框厚度,便于切割分离,同时也不影响框架的强度。
作为本实用新型的优选方案,所述框架上设有单元分隔槽,所述单元分隔槽设置在框架中部,将框架均分为2个芯片安装单元。框架本身提高利用率, 降低成本,将传统的每条框架不止4个芯片安装单元优化为每条2个的设计,每条框架上相同的面积上可以有更多的芯片安装单元,提高材料利用率、降低框架的成本。
作为本实用新型的优选方案,所述框架长度为250±0.1mm,宽度为70±0.05mm,在每个芯片安装单元内均布置有27排、58列芯片安装部。框架有2个芯片安装单元,每个芯片安装单元设置27排、58列芯片安装部,即在整个框架上布置3132芯片安装部,比现有的框架利用率更高。
综上所述,由于采用了上述技术方案,本实用新型的有益效果是:
1、该框架将靠近芯片安装位置的引脚槽槽宽增大,使单个引脚槽可容纳2根引脚线的焊接,无需在芯片安装部周围设置6个引脚槽,减少引脚槽数量,进而可以在芯片安装部一个方向上布置完所有的引脚槽,使芯片安装部之间的距离缩小,增加芯片布置数量、提高材料利用率和节约成本;
2、芯片安装部上与引脚槽对称侧设置与切割道连通的连通槽,便于芯片安装部的切割操作,减少切割时刀片对芯片产品的损伤;
3、相对于现有的连筋宽度减小,进一步提高材料利用率;同时切割道连筋宽度尺寸减小,使刀片切割时产生的热量更少, 产生更少的热应力,避免相邻的产品管脚的金属和塑封料之间产生分层, 增强产品的潮湿敏感性和提高产品的可靠性;而将切割道连筋设成半腐蚀结构,即将切割道连筋的厚度削薄,进一步减小切割难度;
4、在框架的边框部分的开孔处增加半腐蚀设计,以增加塑封料和框架之间的结合力,使得在切割分离时更容易去除边框,边框上的残余塑封料也不会调入产品内,避免对后续工序产生不良影响;边框上工字型半腐区的设置,减小了边框厚度,便于切割分离,同时也不影响框架的强度;
5、将框架分隔为2个芯片安装单元,每个芯片安装单元设置27排、58列芯片安装部,即在整个框架上布置3132芯片安装部,比现有的框架利用率更高。
附图说明
图1是本实用新型DFN2018-6高密度框架的结构示意图。
图2为图1中靠近边框的多个芯片安装部在框架上的分布图。
图3单个芯片安装部的结构示意图。
图4图3中A-A视图。
图中标记:1-框架,101-芯片安装单元,102-边框,1021-工字型半腐蚀区,2-单元分隔槽,3-芯片安装部,301-芯片第一散热区,302-连通槽,303-芯片支撑区,304-芯片第二散热区,305-引脚槽,4-切割部,401-切割道连筋,402-十字连筋。
具体实施方式
下面结合附图,对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
实施例1
如图1至图4所示,本实施例的DFN2018-6高密度框架,包括板状结构的矩形框架1,在框架1上多个与DFN2018-6封装结构相适应的芯片安装部3,每个芯片安装部3设有4个引脚槽305,所有引脚槽305均延伸至芯片安装部3边缘,每个所述引脚槽305靠近芯片安装位置的槽宽相对于另一侧更大,且靠近芯片安装位置的引脚槽周围设置成半腐蚀结构,使每个引脚槽能安装2根引脚。
本实施例的框架在芯片安装部上设置的引脚槽,通过将其靠近芯片安装位置的槽宽度增大,使单个引脚槽可容纳2根引脚线的焊接,无需在芯片安装部周围设置6个引脚槽,减少引脚槽数量,进而可以在芯片安装部一个方向上布置完所有的引脚槽,使芯片安装部之间的距离缩小,增加芯片布置数量、提高材料利用率和节约成本。
进一步地,如图2和图3所示,所述芯片安装部3包括芯片支撑区303和芯片散热区,在芯片支撑区303两侧对称设有两个芯片散热区,包括芯片第一散热区301和芯片第二散热区304,两个芯片散热区面积相同;本实施例中,所述芯片支撑区303为半腐蚀结构。在芯片支撑区两侧设置芯片散热区,增加芯片散热性,保证产品生产质量,而将芯片支撑区设置为半腐蚀结构,增加芯片与框架的结合性。
进一步地,所有芯片安装部3的长边与框架1的长边平行布置,所有引脚槽305均设置于芯片安装部3的一侧并延伸至边缘,芯片安装部3的另一对称侧设有与切割道连通的连通槽302。芯片安装部上与引脚槽对称侧设置与切割道连通的连通槽,便于芯片安装部的切割操作,减少切割时刀片对芯片产品的损伤。
本实施例中,在芯片安装部3之间为切割部4,所述切割部4为横竖交错的切割道连筋401,所述切割道连筋401的宽度为0.1±0.05mm。相对于现有的连筋宽度减小,进一步提高材料利用率;同时切割道连筋宽度尺寸减小,使刀片切割时产生的热量更少, 产生更少的热应力,避免相邻的产品管脚的金属和塑封料之间产生分层, 增强产品的潮湿敏感性和提高产品的可靠性。
进一步地,所述切割道连筋401为半腐蚀结构。切割道连筋设成半腐蚀结构,即将切割道连筋的厚度削薄,进一步减小切割难度。
本实施例中,在芯片安装部3周围的四个角上还设有十字连筋402,用于连接横竖交错设置的切割道连筋401。采用十字连筋连接横竖交错位置的切割道连筋,便于连接操作,提高分割操作效率和分割准确性,保证产品质量。
实施例2
如图2所示,根据本实施例1所述的DFN2018-6高密度框架,所述框架1的边框102的开孔处增加半腐蚀设计。以增加塑封料和框架之间的结合力,使得在切割分离时更容易去除边框,边框上的残余塑封料也不会调入产品内,避免对后续工序产生不良影响。
进一步地,所述边框2上也设有半腐蚀结构,为在边框面上设置的多个工字型半腐蚀区1021,多个所述工字型半腐蚀区1021在边框上间隔设置。工字型半腐区的设置,减小了边框厚度,便于切割分离,同时也不影响框架的强度。
实施例3
如图1至图3所示,根据实施例1或实施例2所述的DFN2018-6高密度框架,所述框架1上设有单元分隔槽2,所述单元分隔槽2设置在框架1中部,将框1架均分为2个芯片安装单元101。框架本身提高利用率, 降低成本,将传统的每条框架不止4个芯片安装单元优化为每条2个的设计,每条框架上相同的面积上可以有更多的芯片安装单元,提高材料利用率、降低框架的成本。
进一步地,所述框架1长度为250±0.1mm,宽度为70±0.05mm,在每个芯片安装单元101内均布置有27排、58列芯片安装部3。框架有2个芯片安装单元,每个芯片安装单元设置27排、58列芯片安装部,即在整个框架上布置3132芯片安装部,比现有的框架利用率更高。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种DFN2018-6高密度框架,包括板状结构的矩形框架,其特征在于,在框架上多个与DFN2018-6封装结构相适应的芯片安装部,每个芯片安装部设有4个引脚槽,所有引脚槽均延伸至芯片安装部边缘,每个所述引脚槽靠近芯片安装位置的槽宽相对于另一侧更大,且靠近芯片安装位置的引脚槽周围设置成半腐蚀结构,使每个引脚槽能安装2根引脚。
2.根据权利要求1所述的DFN2018-6高密度框架,其特征在于,所述芯片安装部包括芯片支撑区和芯片散热区,在芯片支撑区两侧对称设有两个芯片散热区,所述芯片支撑区为半腐蚀结构。
3.根据权利要求1所述的DFN2018-6高密度框架,其特征在于,所有芯片安装部的长边与框架的长边或短边平行布置,所有引脚槽均设置于芯片安装部的一侧并延伸至边缘,芯片安装部的另一对称侧设有与切割道连通的连通槽。
4.根据权利要求1所述的DFN2018-6高密度框架,其特征在于,在芯片安装部之间为切割部,所述切割部为横竖交错的切割道连筋,所述切割道连筋的宽度为0.1±0.05mm。
5.根据权利要求4所述的DFN2018-6高密度框架,其特征在于,所述切割道连筋为半腐蚀结构。
6.根据权利要求4所述的DFN2018-6高密度框架,其特征在于,在芯片安装部周围的四个角上还设有十字连筋,用于连接横竖交错设置的切割道连筋。
7.根据权利要求1-6之一所述的DFN2018-6高密度框架,其特征在于,所述框架的边框部分的开孔处增加半腐蚀设计。
8.根据权利要求7所述的DFN2018-6高密度框架,其特征在于,所述边框上也设有半腐蚀结构,为在边框面上设置的多个工字型半腐蚀区,多个所述工字型半腐蚀区在边框上间隔设置。
9.根据权利要求1-6之一所述的DFN2018-6高密度框架,其特征在于,所述框架上设有单元分隔槽,所述单元分隔槽设置在框架中部,将框架均分为2个芯片安装单元。
10.根据权利要求9所述的DFN2018-6高密度框架,其特征在于,所述框架长度为250±0.1mm,宽度为70±0.05mm,在每个芯片安装单元内均布置有27排、58列芯片安装部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720510285.2U CN206711890U (zh) | 2017-05-10 | 2017-05-10 | 一种dfn2018‑6高密度框架 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720510285.2U CN206711890U (zh) | 2017-05-10 | 2017-05-10 | 一种dfn2018‑6高密度框架 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206711890U true CN206711890U (zh) | 2017-12-05 |
Family
ID=60466823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720510285.2U Active CN206711890U (zh) | 2017-05-10 | 2017-05-10 | 一种dfn2018‑6高密度框架 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206711890U (zh) |
-
2017
- 2017-05-10 CN CN201720510285.2U patent/CN206711890U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN205069624U (zh) | 阵列式高密度引线框架 | |
CN206711890U (zh) | 一种dfn2018‑6高密度框架 | |
CN205609511U (zh) | 一种超高密度的薄型贴片封装引线框结构 | |
CN104900625A (zh) | 一种高密度idf型sop8引线框架结构 | |
CN206685374U (zh) | 一种dfn3030‑8高密度框架 | |
CN101894822B (zh) | 半导体封装用导线架条构造 | |
US20120273931A1 (en) | Integrated circuit chip package and manufacturing method thereof | |
CN206806316U (zh) | 一种dfn2020‑6多芯片高密度框架 | |
CN206685375U (zh) | 一种dfn2013‑2高密度框架 | |
CN202996822U (zh) | 一种引线框架 | |
CN205488205U (zh) | 片式支架、片式器件阵列以及片式器件 | |
CN206685378U (zh) | 一种dfn2020‑6单芯片高密度框架 | |
CN206685377U (zh) | 一种dfn2020‑6双芯片高密度框架 | |
CN103441085A (zh) | 一种芯片倒装bga封装方法 | |
CN203812871U (zh) | 多芯片dip封装结构 | |
CN205542762U (zh) | 一种超窄间距的贴片封装引线框结构 | |
US20080119012A1 (en) | Mold array process for chip encapsulation and substrate strip utilized | |
CN206806328U (zh) | 一种sot883高密度框架 | |
CN205303451U (zh) | 一种联合封装的功率半导体器件 | |
CN202434503U (zh) | 一种dip10集成电路器件及引线框、引线框矩阵 | |
CN206022354U (zh) | 一种sod882双芯高密度框架 | |
CN206685376U (zh) | 一种dfn2020‑8b高密度框架 | |
CN208889651U (zh) | 一种sod323高密度、高强度框架 | |
CN205140952U (zh) | 一种dfn2020-6l-b芯片框架 | |
CN208690250U (zh) | 一种sot26双芯高密度框架 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |