CN205140952U - 一种dfn2020-6l-b芯片框架 - Google Patents

一种dfn2020-6l-b芯片框架 Download PDF

Info

Publication number
CN205140952U
CN205140952U CN201520959697.5U CN201520959697U CN205140952U CN 205140952 U CN205140952 U CN 205140952U CN 201520959697 U CN201520959697 U CN 201520959697U CN 205140952 U CN205140952 U CN 205140952U
Authority
CN
China
Prior art keywords
chip
unit
frame
dfn2020
framework
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201520959697.5U
Other languages
English (en)
Inventor
罗天秀
樊增勇
许兵
崔金忠
任伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Advanced Power Semiconductor Co Ltd
Original Assignee
Chengdu Advanced Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Advanced Power Semiconductor Co Ltd filed Critical Chengdu Advanced Power Semiconductor Co Ltd
Priority to CN201520959697.5U priority Critical patent/CN205140952U/zh
Application granted granted Critical
Publication of CN205140952U publication Critical patent/CN205140952U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本实用新型涉及一种芯片承装架,包括用于承装芯片的框架,所述框架长度为250±0.1mm,宽度为70±0.05mm,所述框架被与其宽度方向平行布置的多条单元分隔槽均分为四个单元A、B、C和D,每个单元内布置有24列、26排单个的芯片安装单元,所述芯片安装单元的形状和尺寸与封装形式DFN2020-6L-B对应匹配,所述芯片安装单元的芯片安装面为正方形,且安装面的边与框架的边平行布置,所述芯片安装单元上设置有两个用于焊接芯片的第一芯片焊接单元和第二芯片焊接单元,所述第一芯片焊接单元和第二芯片焊接单元用于安装芯片的面积相等。该芯片安装框架布置合理,能有效利用芯片框架的面积,使得其布置的芯片安装单元的密度大、降低综合成本。

Description

一种DFN2020-6L-B芯片框架
技术领域
本实用新型涉及一种芯片承装框架,特别是一种DFN2020-6L-B芯片框架。
背景技术
芯片框架作为集成电路的芯片载体,是一种借助于键合金丝实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关键结构件,它起到了和外部导线连接的桥梁作用,绝大部分的半导体集成块中都需要使用芯片框架,是电子信息产业中重要的基础材料。芯片封装形式为DFN2020-6L-B(DFN是小型电子元器件的芯片封装单元型号,3L表示芯片安装单元安装的芯片设置有3个引脚,2020表示芯片安装单元的尺寸为长2.0mm、宽2.0mm,B表示安装芯片的框架部分直接作为芯片的一个电极)时,要在相同的芯片框架尺寸布置更多的芯片,就需要对布置形式进行合理设计。
如目前的芯片框架产品,市场上的DFN251020排/1120粒芯片框架,每条该芯片框架有20排,每排上有56粒晶体管,该芯片框架长度为252mm,宽度为78mm,在芯片框架尺寸固定的情况下,只能排1120个封装芯片,这样排列产品密度低,导致生产效率低,生产成本高,是低利用率的产品。随着市场用量的增长,目前的设备和产品的设计生产力已经不能满足市场需要,需要提高产品的有效利用率,随着生产成本和劳力成本的提高,有必要通过技术改良降低生产成本。
实用新型内容
本实用新型的发明目的在于:针对现有芯片框架在框架尺寸固定的情况下存在对芯片的布置形式不合理的状况,导致芯片框架的利用率低的问题,提供一种DFN2020-6L-B芯片框架,该芯片框架布置合理,有效利用芯片框架的面积,使得其布置的芯片安装单元的密度大、降低综合成本。
为了实现上述目的,本实用新型采用的技术方案为:
一种DFN2020-6L-B芯片框架,包括用于承装芯片的框架,所述框架长度为250±0.1mm,宽度为70±0.05mm,所述框架被与其宽度方向平行布置的多条单元分隔槽均分为四个单元A、B、C和D,每个单元内布置有24列、26排单个的芯片安装单元,所述芯片安装单元的形状和尺寸与封装形式DFN2020-6L-B对应匹配,所述芯片安装单元的芯片安装面为正方形,且安装面的边与框架的边平行布置,所述芯片安装单元上设置有两个用于焊接芯片的第一芯片焊接单元和第二芯片焊接单元,所述第一芯片焊接单元和第二芯片焊接单元用于安装芯片的面积相等。
由于DFN2020-6L-B型号的芯片安装单元的尺寸是固定的2.0*2.0mm,因此在框架尺寸固定的情况下,合理地对框架焊接区域分区有助于提高框架利用率,本芯片框架沿框架长度方向分成四个相同的区域,每排可布置96个放置芯片的芯片安装单元,那么每个区域内布置624个芯片安装单元即可;该框架的长为250mm、宽为70mm,且由于芯片安装单元的安装面为正方形,且安装面的边与框架的边平行布置,那么芯片安装单元总共占用的框架空间为:长96*2.0=192mm,宽26*2.0=52,可为A、B、C、D区域之间的单元分隔槽以及框架边缘预留足够的尺寸,在该框架上能够布置2496个型号为DFN2020-6L-B的芯片安装单元,大大提高框架的利用率,有效利用芯片框架的面积,使布置的芯片安装单元的密度大、降低综合成本;另外,在芯片安装单元上设置两个用于安装芯片的焊接单元,即双芯芯片,用于更高的使用需求,便于两个芯片的焊接操作。
作为本实用新型的优选方案,所述芯片安装单元上分别与第一芯片焊接单元和第二芯片焊接单元对应设置有3个用于安装芯片引脚的槽型结构。每个芯片对应3个引线引脚,满足该封装形式中芯片有6个引线脚的使用需求。
作为本实用新型的优选方案,所述A、B、C和D单元之间的每条单元分隔槽的数量为6个,每个单元分隔槽的槽宽为4mm、长为8mm。用于分割框架的单元分隔槽便于芯片的使用,在使用时,可通过单元分隔槽将一整片装有芯片的框架分开,便于单个芯片的分割操作;同时,每个单元分隔槽的槽宽为4mm、长为8mm,满足框架的整体尺寸以及芯片安装单元的尺寸布置需求,有利于提高框架利用率。
作为本实用新型的优选方案,框架上的四个单元之间间隔8mm,靠近框架边缘的A单元和D单元与边框的距离为10mm。这样布置后,总的芯片安装单元加上四个单元之间的间隔距离,占用的框架长尺寸为:192+3*8+2*10=236mm,小于250mm,满足布置要求。
作为本实用新型的优选方案,在每个芯片安装单元的四个角上设置有切割定位槽。便于在芯片安装在框架后的使用,可轻松切割出单个芯片,减少芯片损坏。
作为本实用新型的优选方案,所述切割定位槽为十字形凹槽,且十字形凹槽分别与芯片安装单元的边平行。设置在芯片安装单元四角上的切割定位槽设计成十字形的凹槽,且凹槽与芯片安装单元的边平行,便于芯片安装单元的分割。
综上所述,由于采用了上述技术方案,本实用新型的有益效果是:
1、由于DFN2020-6L-B型号的芯片安装单元的尺寸是固定的2.0*2.0mm,因此在框架尺寸固定的情况下,合理地对框架焊接区域分区有助于提高框架利用率,本芯片框架沿框架长度方向分成四个相同的区域,每排可布置96个放置芯片的芯片安装单元,那么每个区域内布置624个芯片安装单元即可;该框架的长为250mm、宽为70mm,且由于芯片安装单元的安装面为正方形,且安装面的边与框架的边平行布置,那么芯片安装单元总共占用的框架空间为:长96*2.0=192mm,宽26*2.0=52,可为A、B、C、D区域之间的单元分隔槽以及框架边缘预留足够的尺寸,在该框架上能够布置2496个型号为DFN2020-6L-B的芯片安装单元,大大提高框架的利用率,有效利用芯片框架的面积,使布置的芯片安装单元的密度大、降低综合成本;另外,在芯片安装单元上设置两个用于安装芯片的焊接单元,即双芯芯片,用于更高的使用需求,便于两个芯片的焊接操作;
2、在每个芯片安装单元的四个角上设置有切割定位槽,便于在芯片安装在框架后的使用,可轻松切割出单个芯片,减少芯片损坏。
附图说明
图1是本实用新型DFN2020-6L-B芯片框架的结构示意图。
图2为图1中A单元的结构示意图。
图3为图2中F部分的局部放大图。
图4为图3中芯片安装单元的结构示意图。
图5为实施例中芯片安装单元安装芯片后的示意图。
图中标记:图中标记:1-框架,101-芯片安装单元,102-切割定位槽,103-第一芯片焊接单元,104-第二芯片焊接单元,2-单元分隔槽,3-第一芯片,4-第二芯片。
具体实施方式
下面结合附图,对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
实施例
本实施例将该芯片框架用于晶体管芯片的布置,如图1-图5所示,本实施例的DFN2020-6L-B芯片框架,包括用于承装芯片的框架1,所述框架1长度为250±0.1mm,宽度为70±0.05mm,所述框架1被与其宽度方向平行布置的多条单元分隔槽2均分为四个单元A、B、C和D,每个单元内布置有24列、26排单个的芯片安装单元101,所述芯片安装单元101的形状和尺寸与封装形式DFN2020-6L-B对应匹配,所述芯片安装单元101的芯片安装面为正方形,且安装面的边与框架1的边平行布置,所述芯片安装单元101上设置有两个用于焊接芯片的第一芯片焊接单元103和第二芯片焊接单元104,所述第一芯片焊接单元103和第二芯片焊接单元104用于安装芯片的面积相等。
本实施例中,所述芯片安装单元101上分别与第一芯片焊接单元103和第二芯片焊接单元104对应设置有3个用于安装芯片引脚的槽型结构。每个芯片对应3个引线引脚,满足该封装形式中芯片有6个引线脚的使用需求。如图4和图5所示,将第一芯片3和第二芯片4分别装入第一芯片焊接单元103和第二芯片焊接单元104进行焊接操作,通过芯片安装单元101上对应设置的3个用于安装芯片引脚的槽型结构安装芯片的引脚,满足使用需求。
本实施例中,所述A、B、C和D单元之间的每条单元分隔槽2的数量为6个,每个单元分隔槽2的槽宽为4mm、长为8mm。用于分割框架的单元分隔槽便于芯片的使用,在使用时,可通过单元分隔槽将一整片装有芯片的框架分开,便于单个芯片的分割操作;同时,每个单元分隔槽的槽宽为4mm、长为8mm,满足框架的整体尺寸以及芯片安装单元的尺寸布置需求,有利于提高框架利用率。
本实施例中,框架1上的四个单元之间间隔8mm,靠近框架1边缘的A单元和D单元与边框的距离为10mm。这样布置后,总的芯片安装单元加上四个单元之间的间隔距离,占用的框架长尺寸为:192+3*8+2*10=236mm,小于250mm,满足布置要求。
本实施例中,在每个芯片安装单元101的四个角上设置有切割定位槽102。便于在芯片安装在框架后的使用,可轻松切割出单个芯片,减少芯片损坏。
本实施例中,所述切割定位槽102为十字形凹槽,且十字形凹槽分别与芯片安装单元的边平行。设置在芯片安装单元四角上的切割定位槽设计成十字形的凹槽,且凹槽与芯片安装单元的边平行,便于芯片安装单元的分割。
本实施例框架承装晶体管密度提高同时,前段工序要保证焊接可靠性,并且在后工序中需要注意解决高密度带来的塑粉线摆和料片切割等问题。
综上所述,本实施例的芯片框架,由于DFN2020-6L-B型号的芯片安装单元的尺寸是固定的2.0*2.0mm,因此在框架尺寸固定的情况下,合理地对框架焊接区域分区有助于提高框架利用率,本芯片框架沿框架长度方向分成四个相同的区域,每排可布置96个放置芯片的芯片安装单元,那么每个区域内布置624个芯片安装单元即可;该框架的长为250mm、宽为70mm,且由于芯片安装单元的安装面为正方形,且安装面的边与框架的边平行布置,那么芯片安装单元总共占用的框架空间为:长96*2.0=192mm,宽26*2.0=52,可为A、B、C、D区域之间的单元分隔槽以及框架边缘预留足够的尺寸,在该框架上能够布置2496个型号为DFN2020-6L-B的芯片安装单元,大大提高框架的利用率,有效利用芯片框架的面积,使布置的芯片安装单元的密度大、降低综合成本;另外,在芯片安装单元上设置两个用于安装芯片的焊接单元,即双芯芯片,用于更高的使用需求,便于两个芯片的焊接操作;在每个芯片安装单元的四个角上设置有切割定位槽,便于在芯片安装在框架后的使用,可轻松切割出单个芯片,减少芯片损坏。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种DFN2020-6L-B芯片框架,包括用于承装芯片的框架,所述框架长度为250±0.1mm,宽度为70±0.05mm,其特征在于,所述框架被与其宽度方向平行布置的多条单元分隔槽均分为四个单元A、B、C和D,每个单元内布置有24列、26排单个的芯片安装单元,所述芯片安装单元的形状和尺寸与封装形式DFN2020-6L-B对应匹配,所述芯片安装单元的芯片安装面为正方形,且安装面的边与框架的边平行布置,所述芯片安装单元上设置有两个用于焊接芯片的第一芯片焊接单元和第二芯片焊接单元,所述第一芯片焊接单元和第二芯片焊接单元用于安装芯片的面积相等。
2.根据权利要求1所述的DFN2020-6L-B芯片框架,其特征在于,每个所述芯片安装单元上分别与第一芯片焊接单元和第二芯片焊接单元对应设置有3个用于安装芯片引脚的槽型结构。
3.根据权利要求1或2所述的DFN2020-6L-B芯片框架,其特征在于,所述A、B、C和D单元之间的每条单元分隔槽的数量为6个,每个单元分隔槽的槽宽为4mm、长为8mm。
4.根据权利要求3所述的DFN2020-6L-B芯片框架,其特征在于,框架上的四个单元之间间隔8mm,靠近框架边缘的A单元和D单元与边框的距离为10mm。
5.根据权利要求4所述的DFN2020-6L-B芯片框架,其特征在于,在每个芯片安装单元的四个角上设置有切割定位槽。
6.根据权利要求5所述的DFN2020-6L-B芯片框架,其特征在于,所述切割定位槽为十字形凹槽,且十字形凹槽分别与芯片安装单元的边平行。
CN201520959697.5U 2015-11-27 2015-11-27 一种dfn2020-6l-b芯片框架 Expired - Fee Related CN205140952U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520959697.5U CN205140952U (zh) 2015-11-27 2015-11-27 一种dfn2020-6l-b芯片框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520959697.5U CN205140952U (zh) 2015-11-27 2015-11-27 一种dfn2020-6l-b芯片框架

Publications (1)

Publication Number Publication Date
CN205140952U true CN205140952U (zh) 2016-04-06

Family

ID=55626717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520959697.5U Expired - Fee Related CN205140952U (zh) 2015-11-27 2015-11-27 一种dfn2020-6l-b芯片框架

Country Status (1)

Country Link
CN (1) CN205140952U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409806A (zh) * 2016-12-06 2017-02-15 四川富美达微电子有限公司 一种ic引线支架

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409806A (zh) * 2016-12-06 2017-02-15 四川富美达微电子有限公司 一种ic引线支架

Similar Documents

Publication Publication Date Title
US8669650B2 (en) Flip chip semiconductor device
US9437587B2 (en) Flip chip semiconductor device
CN205140952U (zh) 一种dfn2020-6l-b芯片框架
CN205140955U (zh) 一种dfn2020-3l芯片框架
CN205159314U (zh) 一种dfn2018-6l芯片框架
CN205140959U (zh) 一种dfn1616-6l-a芯片框架
CN205140953U (zh) 一种dfn1608-2l芯片框架
CN205140960U (zh) 一种dfn1610-2l-b芯片框架
CN205122577U (zh) 一种dfn2020-8l-a芯片框架
CN205140956U (zh) 一种dfn1610-2l-a芯片框架
CN205140958U (zh) 一种dfn3030-8l-a芯片框架
CN205140954U (zh) 一种dfn3030-8l-b芯片框架
CN217822788U (zh) 一种基于QFN外形的GaN半导体封装框架
CN104167403B (zh) 多脚封装的引线框架
CN205140961U (zh) 一种sod123fl芯片框架
CN205140957U (zh) 一种sc70双芯芯片框架
CN202996822U (zh) 一种引线框架
CN204497222U (zh) 一种dfn3313-8 38排引线框架
CN205723522U (zh) 一种引线框架
CN204481024U (zh) 一种dfn2020-6 26排引线框架
CN204315565U (zh) 引线框架
CN206595252U (zh) 一种sot26引线框架
CN204497224U (zh) 一种dfn2510-10 21排引线框架
CN206003768U (zh) 一种dfn3810‑9l引线框架
CN207199602U (zh) 一种封装结构和接线盒

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160406

Termination date: 20171127