CN205140961U - 一种sod123fl芯片框架 - Google Patents

一种sod123fl芯片框架 Download PDF

Info

Publication number
CN205140961U
CN205140961U CN201520960112.1U CN201520960112U CN205140961U CN 205140961 U CN205140961 U CN 205140961U CN 201520960112 U CN201520960112 U CN 201520960112U CN 205140961 U CN205140961 U CN 205140961U
Authority
CN
China
Prior art keywords
chip
unit
frame
framework
sod123fl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201520960112.1U
Other languages
English (en)
Inventor
罗天秀
樊增勇
许兵
任伟
崔金忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Advanced Power Semiconductor Co Ltd
Original Assignee
Chengdu Advanced Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Advanced Power Semiconductor Co Ltd filed Critical Chengdu Advanced Power Semiconductor Co Ltd
Priority to CN201520960112.1U priority Critical patent/CN205140961U/zh
Application granted granted Critical
Publication of CN205140961U publication Critical patent/CN205140961U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Laying Of Electric Cables Or Lines Outside (AREA)

Abstract

本实用新型涉及一种芯片承装架,具体涉及一种SOD123FL芯片框架,包括用于承装芯片的框架,所述框架长度为252mm,宽度为73mm,所述框架上布置有42列、28排单个的芯片安装单元,所述芯片安装单元的形状和尺寸与封装形式SOD123FL对应匹配,所述芯片安装单元上设置有用于安装芯片的芯片焊接部,所述芯片安装单元的长度方向与框架的长度方向平行布置,在框架上还设置有与其宽度方向平行布置的多条分隔槽,多条所述分隔槽将框架分隔为两列芯片安装单元为一个单元的布置形式。该芯片框架布置合理,有效利用芯片框架的面积,使得其布置的芯片安装单元的密度大、降低综合成本。

Description

一种SOD123FL芯片框架
技术领域
本实用新型涉及一种芯片承装架,特别是一种SOD123FL芯片框架。
背景技术
芯片框架作为集成电路的芯片载体,是一种借助于键合金丝实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关键结构件,它起到了和外部导线连接的桥梁作用,绝大部分的半导体集成块中都需要使用芯片框架,是电子信息产业中重要的基础材料。芯片封装形式为SOD123FL(SOD是小型电子元器件的芯片封装单元型号,123FL表示单个芯片的封装尺寸为长3.68mm、宽1.8mm)时,由于该芯片封装的尺寸较大,要在相同的芯片框架尺寸布置更多的芯片,就需要对布置形式进行合理设计。
如目前的芯片框架产品,市场上的DFN251020排/1120粒芯片框架,每条该芯片框架有20排,每排上有56粒晶体管,该芯片框架长度为252mm,宽度为78mm,在芯片框架尺寸固定的情况下,只能排1120个封装芯片,这样排列产品密度低,导致生产效率低,生产成本高,是低利用率的产品。随着市场用量的增长,目前的设备和产品的设计生产力已经不能满足市场需要,需要提高产品的有效利用率,随着生产成本和劳力成本的提高,有必要通过技术改良降低生产成本。
实用新型内容
本实用新型的发明目的在于:针对现有芯片框架在框架尺寸固定的情况下存在对芯片的布置形式不合理的状况,导致芯片框架的利用率低的问题,提供一种SOD123FL芯片框架,该芯片框架布置合理,有效利用芯片框架的面积,使得其布置的芯片安装单元的密度大、降低综合成本。
为了实现上述目的,本实用新型采用的技术方案为:
一种SOD123FL芯片框架,包括用于承装芯片的框架,所述框架长度为252mm,宽度为73mm,所述框架上布置有42列、28排单个的芯片安装单元,所述芯片安装单元的形状和尺寸与封装形式SOD123FL对应匹配,所述芯片安装单元上设置有用于安装芯片的芯片焊接部,所述芯片安装单元的长度方向与框架的长度方向平行布置,在框架上还设置有与其宽度方向平行布置的多条分隔槽,多条所述分隔槽将框架分隔为两列芯片安装单元为一个单元的布置形式。
由于SOD123FL型号的芯片安装单元的封装尺寸为长3.68mm、宽1.8mm,可实现布置42列、28排芯片的目的,因此在框架尺寸固定的情况下,合理地对框架焊接区域分区有助于提高框架利用率,由于芯片安装单元的长度方向与框架的长度方向平行布置,框架的长度方向:42*3.68=169.28mm,宽度方向:28*1.8=50.4mm,长度远远小于框架的长度252mm、宽度也远远小于框架的宽度73mm,留有足够的空间布置分隔槽,本框架每排可布置42个放置芯片的芯片安装单元,那么整个框架可布置42*28=1176个芯片,适应于该类尺寸较大的芯片安装,大大提高框架的利用率,有效利用芯片框架的面积,使布置的芯片安装单元的密度大、降低综合成本。
作为本实用新型的优选方案,所述芯片安装单元的尺寸为长3.9mm、宽1.8mm。满足对123FL封装型号芯片的封装需要,并且在长度方向上,芯片安装单元占用的尺寸为:42*3.9=163.8mm,小于框架的长度尺寸,满足布置要求。
作为本实用新型的优选方案,所述芯片安装单元包括设置于芯片焊接部上方的芯片上护板和芯片下护板。在芯片焊接部上方设置芯片上护板和下护板,有利于增加芯片的抗电流冲击能力,增加使用寿命。
作为本实用新型的优选方案,每条分隔槽包括多个单元分隔槽,每个单元分隔槽的槽宽为0.3mm、长为5mm。
作为本实用新型的优选方案,同一单元内的芯片安装单元之间还设置有分隔定位孔,同一单元内的芯片安装单元之间的距离为1.4mm。设置于同一单元芯片安装单元之间的分隔定位孔用于芯片框架的定位加工或分割,结合单元分隔槽和分隔定位孔,等于是在每个芯片安装单元均设置了分割标准线,便于芯片的分割使用,分割操作简单方便、减少分割损伤。
作为本实用新型的优选方案,框架上的各个单元之间间隔1.4mm,靠近框架边缘的单元与边框的距离为0.8mm。这样布置后,总的芯片安装单元加上21个单元之间的间隔距离,以及42列芯片安装单元之间的距离和边框尺寸,占用的框架长尺寸为:163.8+20*1.4+21*1.4+2*0.8=222.8mm,小于253mm且利用了框架长度尺寸,满足布置要求、利用率高。
综上所述,由于采用了上述技术方案,本实用新型的有益效果是:
1、由于SOD123FL型号的芯片安装单元的封装尺寸为长3.68mm、宽1.8mm,可实现布置42列、28排芯片的目的,因此在框架尺寸固定的情况下,合理地对框架焊接区域分区有助于提高框架利用率,由于芯片安装单元的长度方向与框架的长度方向平行布置,框架的长度方向:42*3.68=169.28mm,宽度方向:28*1.8=50.4mm,长度远远小于框架的长度252mm、宽度也远远小于框架的宽度73mm,留有足够的空间布置分隔槽,本框架每排可布置42个放置芯片的芯片安装单元,那么整个框架可布置42*28=1176个芯片,适应于该类尺寸较大的芯片安装,大大提高框架的利用率,有效利用芯片框架的面积,使布置的芯片安装单元的密度大、降低综合成本;
2、设置于同一单元芯片安装单元之间的分隔定位孔用于芯片框架的定位加工或分割,结合单元分隔槽和分隔定位孔,等于是在每个芯片安装单元均设置了分割标准线,便于芯片的分割使用,分割操作简单方便、减少分割损伤。
附图说明
图1是本实用新型SOD123FL芯片框架的结构示意图。
图2为图1中F部的放大图。
图3为实施例中芯片安装单元的结构示意图。
图4为实施例中芯片上护板和芯片下护板的安装示意图。
图中标记:1-框架,101-芯片安装单元,102-芯片上护板,103-芯片下护板,104-芯片焊接部,2-单元分隔槽,3-分隔定位孔。
具体实施方式
下面结合附图,对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
实施例
本实施例将该芯片框架用于晶体管芯片的布置,如图1-图4所示,本实施例的SOD123FL芯片框架,包括用于承装芯片的框架1,所述框架1长度为252mm,宽度为73mm,所述框架1上布置有42列、28排单个的芯片安装单元101,所述芯片安装单元101的形状和尺寸与封装形式SOD123FL对应匹配,所述芯片安装单元101上设置有用于安装芯片的芯片焊接部104,所述芯片安装单元101的长度方向与框架1的长度方向平行布置,在框架1上还设置有与其宽度方向平行布置的多条分隔槽,多条所述分隔槽将框架1分隔为两列芯片安装单元101为一个单元的布置形式。
本实施例中,所述芯片安装单元101的尺寸为长3.9mm、宽1.8mm。满足对123FL封装型号芯片的封装需要,并且在长度方向上,芯片安装单元占用的尺寸为:42*3.9=163.8mm,小于框架的长度尺寸,满足布置要求。
本实施例中,所述芯片安装单元101包括设置于芯片焊接部104上方的芯片上护板102和芯片下护板103。在芯片焊接部上方设置芯片上护板和下护板,有利于增加芯片的抗电流冲击能力,增加使用寿命。
本实施例中,每条分隔槽包括多个单元分隔槽2,每个单元分隔槽2的槽宽为0.3mm、长为5mm。
本实施例中,同一单元内的芯片安装单元101之间还设置有分隔定位孔3,同一单元内的芯片安装单元101之间的距离为1.4mm。设置于同一单元芯片安装单元之间的分隔定位孔用于芯片框架的定位加工或分割,结合单元分隔槽和分隔定位孔,等于是在每个芯片安装单元均设置了分割标准线,便于芯片的分割使用,分割操作简单方便、减少分割损伤。
本实施例中,框架1上的各个单元之间间隔1.4mm,靠近框架1边缘的单元与边框的距离为0.8mm。这样布置后,总的芯片安装单元加上21个单元之间的间隔距离,以及42列芯片安装单元之间的距离和边框尺寸,占用的框架长尺寸为:163.8+20*1.4+21*1.4+2*0.8=222.8mm,小于253mm且利用了框架长度尺寸,满足布置要求、利用率高。
综上所述,本实施例的SOD123FL芯片框架,具有以下优点:
1、由于SOD123FL型号的芯片安装单元的封装尺寸为长3.68mm、宽1.8mm,可实现布置42列、28排芯片的目的,因此在框架尺寸固定的情况下,合理地对框架焊接区域分区有助于提高框架利用率,由于芯片安装单元的长度方向与框架的长度方向平行布置,框架的长度方向:42*3.68=169.28mm,宽度方向:28*1.8=50.4mm,长度远远小于框架的长度252mm、宽度也远远小于框架的宽度73mm,留有足够的空间布置分隔槽,本框架每排可布置42个放置芯片的芯片安装单元,那么整个框架可布置42*28=1176个芯片,适应于该类尺寸较大的芯片安装,大大提高框架的利用率,有效利用芯片框架的面积,使布置的芯片安装单元的密度大、降低综合成本;
2、设置于同一单元芯片安装单元之间的分隔定位孔用于芯片框架的定位加工或分割,结合单元分隔槽和分隔定位孔,等于是在每个芯片安装单元均设置了分割标准线,便于芯片的分割使用,分割操作简单方便、减少分割损伤。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种SOD123FL芯片框架,包括用于承装芯片的框架,所述框架长度为252mm,宽度为73mm,其特征在于,所述框架上布置有42列、28排单个的芯片安装单元,所述芯片安装单元的形状和尺寸与封装形式SOD123FL对应匹配,所述芯片安装单元上设置有用于安装芯片的芯片焊接部,所述芯片安装单元的长度方向与框架的长度方向平行布置,在框架上还设置有与其宽度方向平行布置的多条分隔槽,多条所述分隔槽将框架分隔为两列芯片安装单元为一个单元的布置形式。
2.根据权利要求1所述的SOD123FL芯片框架,其特征在于,所述芯片安装单元的尺寸为长3.9mm、宽1.8mm。
3.根据权利要求1或2所述的SOD123FL芯片框架,其特征在于,所述芯片安装单元包括设置于芯片焊接部上方的芯片上护板和芯片下护板。
4.根据权利要求3所述的SOD123FL芯片框架,其特征在于,每条分隔槽包括多个单元分隔槽,每个单元分隔槽的槽宽为0.3mm、长为5mm。
5.根据权利要求4所述的SOD123FL芯片框架,其特征在于,同一单元内的芯片安装单元之间还设置有分隔定位孔,同一单元内的芯片安装单元之间的距离为1.4mm。
6.根据权利要求5所述的SOD123FL芯片框架,其特征在于,框架上的各个单元之间间隔1.4mm,靠近框架边缘的单元与边框的距离为0.8mm。
CN201520960112.1U 2015-11-27 2015-11-27 一种sod123fl芯片框架 Expired - Fee Related CN205140961U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520960112.1U CN205140961U (zh) 2015-11-27 2015-11-27 一种sod123fl芯片框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520960112.1U CN205140961U (zh) 2015-11-27 2015-11-27 一种sod123fl芯片框架

Publications (1)

Publication Number Publication Date
CN205140961U true CN205140961U (zh) 2016-04-06

Family

ID=55626726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520960112.1U Expired - Fee Related CN205140961U (zh) 2015-11-27 2015-11-27 一种sod123fl芯片框架

Country Status (1)

Country Link
CN (1) CN205140961U (zh)

Similar Documents

Publication Publication Date Title
US8669650B2 (en) Flip chip semiconductor device
CN104112718B (zh) 一种双面布局的低寄生电感GaN功率集成模块
US9437587B2 (en) Flip chip semiconductor device
CN205140961U (zh) 一种sod123fl芯片框架
CN205140952U (zh) 一种dfn2020-6l-b芯片框架
CN205140957U (zh) 一种sc70双芯芯片框架
CN205122577U (zh) 一种dfn2020-8l-a芯片框架
CN205140958U (zh) 一种dfn3030-8l-a芯片框架
CN205140954U (zh) 一种dfn3030-8l-b芯片框架
CN205140960U (zh) 一种dfn1610-2l-b芯片框架
CN217822788U (zh) 一种基于QFN外形的GaN半导体封装框架
CN205140955U (zh) 一种dfn2020-3l芯片框架
CN205140953U (zh) 一种dfn1608-2l芯片框架
CN205140956U (zh) 一种dfn1610-2l-a芯片框架
CN205159314U (zh) 一种dfn2018-6l芯片框架
CN205140959U (zh) 一种dfn1616-6l-a芯片框架
CN202996822U (zh) 一种引线框架
CN204497222U (zh) 一种dfn3313-8 38排引线框架
CN204315565U (zh) 引线框架
CN204481024U (zh) 一种dfn2020-6 26排引线框架
CN204497224U (zh) 一种dfn2510-10 21排引线框架
CN206003768U (zh) 一种dfn3810‑9l引线框架
CN204497225U (zh) 一种sod882 48排双芯引线框架
CN204497221U (zh) 一种dfn0603 84排双芯引线框架
CN204497223U (zh) 一种dfn0603 84排单芯引线框架

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160406

Termination date: 20181127