CN204497222U - 一种dfn3313-8 38排引线框架 - Google Patents

一种dfn3313-8 38排引线框架 Download PDF

Info

Publication number
CN204497222U
CN204497222U CN201520249230.1U CN201520249230U CN204497222U CN 204497222 U CN204497222 U CN 204497222U CN 201520249230 U CN201520249230 U CN 201520249230U CN 204497222 U CN204497222 U CN 204497222U
Authority
CN
China
Prior art keywords
framework
lead frame
row
single package
package unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201520249230.1U
Other languages
English (en)
Inventor
罗天秀
樊增勇
许兵
任伟
崔金忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Advanced Power Semiconductor Co Ltd
Original Assignee
Chengdu Advanced Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Advanced Power Semiconductor Co Ltd filed Critical Chengdu Advanced Power Semiconductor Co Ltd
Priority to CN201520249230.1U priority Critical patent/CN204497222U/zh
Application granted granted Critical
Publication of CN204497222U publication Critical patent/CN204497222U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及一种引线框架,具体涉及一种DFN3313-8 38排引线框架,包括承装的框架,所述框架长度为250±0.1mm,宽度为70±0.05mm,所述框架从上至下间隔排列有38排晶体管的焊接区域,所述38排焊接区域每排有60个放置晶体管的单个封装单元,所述单个封装单元内设置有芯片槽,所述每排上的60单个封装单元位于框架的同一水平线上,所述单个封装单元的长度方向与框架的长度方向平行布置,沿框架的长度方向将框架等分为四个A、B、C、D区域,每个区域之间间隔6mm,靠近边缘的A区和D区距离框架边缘10mm,所述四个区域之间的框架背面上沿框架的宽度方向设置有间隔凹槽。该引线框架较传统的引线框架结构增大了产品的密度,提高了生产效率,降低了成本,利于焊接。

Description

一种DFN3313-8 38排引线框架
技术领域
本实用新型涉及一种引线框架,特别是一种DFN3313-8 38排引线框架。
背景技术
引线框架作为集成电路的芯片载体,是一种借助于键合金丝实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关键结构件,它起到了和外部导线连接的桥梁作用,绝大部分的半导体集成块中都需要使用引线框架,是电子信息产业中重要的基础材料。芯片封装形式为DFN3313-8(DFN是小型电子元器件的芯片封装单元型号,8表示芯片槽有8个引脚,3313表示单个芯片单元的尺寸为长3.3mm、宽1.3mm)时,要在相同的引线框架尺寸布置更多的芯片,就需要对布置形式进行合理设计。
如目前的引线框架产品,市场上的DFN2510 20排/1120粒引线框架,每条该引线框架有20排,每排上有56粒晶体管,该引线框架长度为252mm,宽度为78mm,引线框架尺寸固定的情况下,只能排1120个封装芯片,这样排列产品密度低,导致生产效率低,生产成本高,是低利用率的产品。随着市场用量的增长,目前的设备和产品的设计生产力已经不能满足市场需要,需要提高产品的有效利用率,随着生产成本和劳力成本的提高, 有必要通过技术改良降低生产成本。
实用新型内容
本实用新型的目的在于:针对现有技术存在的问题,提供一种密度大、成本低,更有利于焊接的DFN3313-8 38排引线框架。
为了实现上述目的,本实用新型采用的技术方案为:
一种DFN3313-8 38排引线框架,包括承装的框架,所述框架长度为250±0.1mm,宽度为70±0.05mm,所述框架从上至下间隔排列有38排晶体管的焊接区域,所述38排焊接区域每排有60个放置晶体管的单个封装单元,所述单个封装单元内设置有芯片槽,所述每排上的60个单个封装单元位于框架的同一水平线上,所述单个封装单元的长度方向与框架的长度方向平行布置,沿框架的长度方向将框架等分为四个A、B、C、D区域,每个区域之间间隔6mm,靠近边缘的A区和D区距离框架边缘10mm,所述四个区域之间的框架背面上沿框架的宽度方向设置有间隔凹槽。
由于DFN3313型号的单个封装单元的尺寸是固定的3.3*1.3mm,因此在框架尺寸固定的情况下,合理地对框架焊接区域分区有助于提高框架利用率,本引线框架沿框架长度方向分成四个相同的区域,且单个封装单元的长度方向与框架的长度方向平行布置,每排有60个放置晶体管的单个封装单元,那么每个区域内布置15个单个封装单元即可;该框架的长为250mm,除去A、B、C、D区域之间的间隔尺寸以及边缘的预留尺寸,每个区域用于布置单个封装单元的尺寸为53mm,而3.3*15为49.5mm,满足框架上每排布置60个放置晶体管的单个封装单元的需求;而框架的宽为70mm,单个封装单元的宽度为1.3mm,1.3*38为49.4mm,完全满足使用需求,增加了框架密度,提高了设备效率,降低成本。
所述四个区域之间的框架背面上沿框架宽度方向设置的间隔凹槽增大了框架背面的表面积,使得其在塑封是增加了塑封体与框架的接触面积,提高密封性和稳定性;另外,由于该引线框架分区合理,各个区域都留有间隔尺寸,有利于封装单元的焊接和安装。
作为本实用新型的优选方案,所述间隔凹槽的数量为6个,间隔凹槽的槽宽为4mm、长为10mm。间隔凹槽的数量设为6个,且长度为10mm,刚好合理利用了框架的宽度尺寸,使得框架背面的表面积增量最大,有利于提高塑封时的塑封效果。
作为本实用新型的优选方案,所述芯片槽为用于安装DFN3313-8封装晶体管的芯片槽,每个芯片槽中设有8个引脚。
综上所述,由于采用了上述技术方案,本实用新型的有益效果是:
1、本引线框架合理地将框架分成四个相同的区域,尺寸分布合理,完全满足将DFN3313-8型号的单个封装单元在固定的框架尺寸下布置38排/2280个封装单元的需求,增加了框架密度,提高了设备效率,降低成本;且由于该引线框架分区合理,各个区域都留有间隔尺寸,有利于封装单元的焊接和安装;
2、所述四个区域之间的框架背面上沿框架宽度方向设置的间隔凹槽增大了框架背面的表面积,使得其在塑封是增加了塑封体与框架的接触面积,提高密封性和稳定性;
3、提高生产效率,前段提高20%的设备效率,Molding提高1.2倍的效率;
4、成本降低, 框架成本降低20%,Compound成本降低30%;
5、提高资源利用率,框架利用率提高30%,Compound用量降低30%。
附图说明
图1是本实用新型DFN3313-8 38排引线框架背面的结构示意图。
图2为本实用新型DFN3313-8 38排引线框架正面的结构示意图。
图3为图2的局部放大图。
图中标记:1-框架,2-单个封装单元,3-间隔凹槽,4-框架固定孔。
具体实施方式
下面结合附图,对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
实施例1
如图1至图3所示,图1是本实施的DFN3313-8 38排引线框架背面的结构示意图,图中有4个区域A、B、C、D,图2本DFN3313-8 38排引线框架正面的结构示意图。图1中区域B、C、D的结构和区域A一样。本实施例的38排DFN3313(DFN3313-8是小型电子元器件的封装型号)引线框架从上至下间隔排列有38排晶体管的焊接区域,所述38排焊接区域每排有60个放置晶体管的单个封装单元2,所述单个封装单元2内设置有芯片槽,所述每排上的60个放置晶体管的单个封装单元2位于框架1的同一水平线上。所述框架1长度为250±0.1mm,宽度为70±0.05mm。沿框架1的长度方向将框架1等分的四个A、B、C、D区域,每个区域之间间隔6mm,靠近边缘的A区和D区距离框架1边缘10mm,所述四个区域之间的框架1背面上沿框架1的宽度方向设置有间隔凹槽3。
由于DFN3313-8型号的单个封装单元的尺寸是固定的3.3*1.3mm,因此在框架尺寸固定的情况下,合理地对框架焊接区域分区有助于提高框架利用率,本引线框架沿框架长度方向分成四个相同的区域,且单个封装单元的长度方向与框架的长度方向平行布置,每排有60个放置晶体管的单个封装单元,那么每个区域内布置15个单个封装单元即可。该框架的长为250mm,除去A、B、C、D区域之间的间隔尺寸以及边缘的预留尺寸,每个区域用于布置单个封装单元的尺寸为53mm,而3.3*15为49.5mm,满足框架上每排布置60个放置晶体管的单个封装单元的需求;而框架的宽为70mm,单个封装单元的宽度为1.3mm,1.3*38为49.4mm,完全满足使用需求,增加了框架密度,提高了设备效率,降低成本。
所述四个区域之间的框架背面上沿框架宽度方向设置的间隔凹槽增大了框架背面的表面积,使得其在塑封是增加了塑封体与框架的接触面积,提高密封性和稳定性;另外,由于该引线框架分区合理,各个区域都留有间隔尺寸,有利于封装单元的焊接和安装。
如图2所示,在框架1的四个角上开有框架固定孔4,便于该引线框架的塑封固定及框架装配。而在图1中可以看到,把框架1的宽度方向边缘设置成了凹凸形的不平边,这样的设置有利于引线框架与其他配件的连接,也有利于多个引线框架叠加存放时的固定。
在本实施例中,所述间隔凹槽3的数量设置为6个,间隔凹槽3的槽宽为4mm、长为10mm。间隔凹槽的数量设为6个,且长度为10mm,刚好合理利用了框架的宽度尺寸,使得框架背面的表面积增量最大,有利于提高塑封时的塑封效果。
所述芯片槽为用于安装DFN3313-8封装晶体管的芯片槽,每个芯片槽中设有8个引脚。
本实用新型承装晶体管密度提高的同时,前段要保证焊接可靠性,并且在后工序中需要注意解决高密度带来的塑粉线摆和料片切割等问题。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。

Claims (3)

1.一种DFN3313-8 38排引线框架,其特征在于,包括承装的框架,所述框架长度为250±0.1mm,宽度为70±0.05mm,所述框架从上至下间隔排列有38排晶体管的焊接区域,所述38排焊接区域每排有60个放置晶体管的单个封装单元,所述单个封装单元内设置有芯片槽,所述每排上的60个单个封装单元位于框架的同一水平线上,所述单个封装单元的长度方向与框架的长度方向平行布置,沿框架的长度方向将框架等分为A、B、C、D四个区域,每个区域之间间隔10mm,靠近边缘的A区和D区距离框架边缘10mm,所述四个区域之间的框架背面上沿框架宽度方向设置有间隔凹槽。
2.根据权利要求1所述的DFN3313-8 38排引线框架,其特征在于,所述间隔凹槽的数量为6个,间隔凹槽的槽宽为6mm、长为10mm。
3.根据权利要求1所述的DFN3313-8 38排引线框架,其特征在于,所述芯片槽为用于安装DFN3313-8封装晶体管的芯片槽,每个芯片槽中设有8个引脚。
CN201520249230.1U 2015-04-23 2015-04-23 一种dfn3313-8 38排引线框架 Expired - Fee Related CN204497222U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520249230.1U CN204497222U (zh) 2015-04-23 2015-04-23 一种dfn3313-8 38排引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520249230.1U CN204497222U (zh) 2015-04-23 2015-04-23 一种dfn3313-8 38排引线框架

Publications (1)

Publication Number Publication Date
CN204497222U true CN204497222U (zh) 2015-07-22

Family

ID=53576516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520249230.1U Expired - Fee Related CN204497222U (zh) 2015-04-23 2015-04-23 一种dfn3313-8 38排引线框架

Country Status (1)

Country Link
CN (1) CN204497222U (zh)

Similar Documents

Publication Publication Date Title
TW200601522A (en) Leadless semiconductor package and method for manufacturing the same
US9437587B2 (en) Flip chip semiconductor device
CN204497222U (zh) 一种dfn3313-8 38排引线框架
CN204481024U (zh) 一种dfn2020-6 26排引线框架
CN204497224U (zh) 一种dfn2510-10 21排引线框架
CN205140952U (zh) 一种dfn2020-6l-b芯片框架
CN204497225U (zh) 一种sod882 48排双芯引线框架
CN204497221U (zh) 一种dfn0603 84排双芯引线框架
CN205140955U (zh) 一种dfn2020-3l芯片框架
CN205140960U (zh) 一种dfn1610-2l-b芯片框架
CN204497223U (zh) 一种dfn0603 84排单芯引线框架
CN205140953U (zh) 一种dfn1608-2l芯片框架
CN205159314U (zh) 一种dfn2018-6l芯片框架
CN205140959U (zh) 一种dfn1616-6l-a芯片框架
CN205140956U (zh) 一种dfn1610-2l-a芯片框架
CN203733783U (zh) 一种引线框架
CN205122577U (zh) 一种dfn2020-8l-a芯片框架
CN205140961U (zh) 一种sod123fl芯片框架
CN205140958U (zh) 一种dfn3030-8l-a芯片框架
CN205140954U (zh) 一种dfn3030-8l-b芯片框架
CN205140957U (zh) 一种sc70双芯芯片框架
CN204315565U (zh) 引线框架
CN205609511U (zh) 一种超高密度的薄型贴片封装引线框结构
CN205303458U (zh) 一种对插型to220f封装引线框架
CN207731947U (zh) 一种注塑均匀的led支架

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150722

Termination date: 20170423