CN205140960U - 一种dfn1610-2l-b芯片框架 - Google Patents
一种dfn1610-2l-b芯片框架 Download PDFInfo
- Publication number
- CN205140960U CN205140960U CN201520960107.0U CN201520960107U CN205140960U CN 205140960 U CN205140960 U CN 205140960U CN 201520960107 U CN201520960107 U CN 201520960107U CN 205140960 U CN205140960 U CN 205140960U
- Authority
- CN
- China
- Prior art keywords
- chip
- unit
- frame
- dfn1610
- framework
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型涉及一种芯片承装架，具体涉及一种DFN1610-2L-B芯片框架，包括用于承装芯片的框架，所述框架长度为250±0.1mm，宽度为70±0.05mm，所述框架被与其宽度方向平行布置的多条单元分隔槽均分为四个单元A、B、C和D，每个单元内布置有45列、32排单个的芯片安装单元，所述芯片安装单元的形状和尺寸与封装形式DFN1610-2L-B对应匹配，所述芯片安装单元的长度方向与框架的宽度方向平行布置，芯片安装单元包括用于安装芯片阳极的阳极安装部以及安装芯片阴极的阴极安装部，且阳极安装部面积大于阴极安装部面积，芯片安装后，芯片全部处于阳极安装部之内。该芯片安装框架布置合理，能有效利用芯片框架的面积，使得其布置的芯片安装单元的密度大、降低综合成本。
Description
技术领域
本实用新型涉及一种芯片承装框架，特别是一种DFN1610-2L-B芯片框架。
背景技术
芯片框架作为集成电路的芯片载体，是一种借助于键合金丝实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用芯片框架，是电子信息产业中重要的基础材料。芯片封装形式为DFN1610-2L-A（DFN是小型电子元器件的芯片封装单元型号，2L表示芯片安装单元安装的芯片设置有2个引脚,1610表示芯片安装单元的尺寸为长1.6mm、宽1.0mm）时,要在相同的芯片框架尺寸布置更多的芯片，就需要对布置形式进行合理设计。
如目前的芯片框架产品，市场上的DFN251020排/1120粒芯片框架，每条该芯片框架有20排，每排上有56粒晶体管，该芯片框架长度为252mm，宽度为78mm，在芯片框架尺寸固定的情况下，只能排1120个封装芯片，这样排列产品密度低，导致生产效率低，生产成本高，是低利用率的产品。随着市场用量的增长,目前的设备和产品的设计生产力已经不能满足市场需要，需要提高产品的有效利用率，随着生产成本和劳力成本的提高,有必要通过技术改良降低生产成本。
实用新型内容
本实用新型的发明目的在于：针对现有芯片框架在框架尺寸固定的情况下存在对芯片的布置形式不合理的状况，导致芯片框架的利用率低的问题，提供一种DFN1610-2L-B芯片框架，该芯片框架布置合理，有效利用芯片框架的面积，使得其布置的芯片安装单元的密度大、降低综合成本。
为了实现上述目的，本实用新型采用的技术方案为：
一种DFN1610-2L-B芯片框架，包括用于承装芯片的框架，所述框架长度为250±0.1mm，宽度为70±0.05mm，所述框架被与其宽度方向平行布置的多条单元分隔槽均分为四个单元A、B、C和D，每个单元内布置有45列、32排单个的芯片安装单元，所述芯片安装单元的形状和尺寸与封装形式DFN1610-2L-B对应匹配，所述芯片安装单元的长度方向与框架的宽度方向平行布置，每个所述芯片安装单元包括用于安装芯片阳极的阳极安装部以及安装芯片阴极的阴极安装部，且阳极安装部面积大于阴极安装部面积，使得芯片安装后，芯片全部处于阳极安装部之内。
由于DFN1610-2L-B型号的芯片安装单元的尺寸是固定的1.6*1.0mm，因此在框架尺寸固定的情况下，合理地对框架焊接区域分区有助于提高框架利用率，本芯片框架沿框架长度方向分成四个相同的区域，每排可布置180个放置芯片的芯片安装单元，那么每个区域内布置1440个芯片安装单元即可；该框架的长为250mm、宽为70mm，且由于芯片安装单元的长度方向与框架的宽度方向平行布置，那么芯片安装单元总共占用的框架空间为：长180*1.0=180mm，宽32*1.6=51.2，可为A、B、C、D区域之间的单元分隔槽以及框架边缘预留足够的尺寸，在该框架上能够布置5760个型号为DFN1610-2L-B的芯片安装单元，大大提高框架的利用率，有效利用芯片框架的面积，使布置的芯片安装单元的密度大、降低综合成本；并且，由于将芯片安装单元的阳极安装部和阴极安装部的面积设置成阳极安装部大于阴极安装部，使得芯片安装后，芯片全部处于阳极安装部之内，便于芯片的焊接安装。
作为本实用新型的优选方案，所述A、B、C和D单元之间的每条单元分隔槽的数量为6个，每个单元分隔槽的槽宽为4mm、长为8mm。用于分割框架的单元分隔槽便于芯片的使用，在使用时，可通过单元分隔槽将一整片装有芯片的框架分开，便于单个芯片的分割操作；同时，每个单元分隔槽的槽宽为4mm、长为8mm，满足框架的整体尺寸以及芯片安装单元的尺寸布置需求，有利于提高框架利用率。
作为本实用新型的优选方案，框架上的四个单元之间间隔8mm，靠近框架边缘的A单元和D单元与边框的距离为8mm。这样布置后，总的芯片安装单元加上四个单元之间的间隔距离，占用的框架长尺寸为：180+3*8+2*8=220mm,小于250mm，满足布置要求。
作为本实用新型的优选方案，在每个芯片安装单元的四个角上设置有切割定位槽。便于在芯片安装在框架后的使用，可轻松切割出单个芯片，减少芯片损坏。
作为本实用新型的优选方案，所述切割定位槽的槽宽为0.1mm。每两个芯片安装单元之间设置的切割定位槽的槽宽占用0.1mm，使总的芯片安装单元能充分利用框架的空间，且满足布置数量需求。
综上所述，由于采用了上述技术方案，本实用新型的有益效果是：
1、由于DFN1610-2L-B型号的芯片安装单元的尺寸是固定的1.6*1.0mm，因此在框架尺寸固定的情况下，合理地对框架焊接区域分区有助于提高框架利用率，本芯片框架沿框架长度方向分成四个相同的区域，每排可布置180个放置芯片的芯片安装单元，那么每个区域内布置1440个芯片安装单元即可；该框架的长为250mm、宽为70mm，且由于芯片安装单元的长度方向与框架的宽度方向平行布置，那么芯片安装单元总共占用的框架空间为：长180*1.0=180mm，宽32*1.6=51.2，可为A、B、C、D区域之间的单元分隔槽以及框架边缘预留足够的尺寸，在该框架上能够布置5760个型号为DFN1610-2L-B的芯片安装单元，大大提高框架的利用率，有效利用芯片框架的面积，使布置的芯片安装单元的密度大、降低综合成本；并且，由于将芯片安装单元的阳极安装部和阴极安装部的面积设置成阳极安装部大于阴极安装部，使得芯片安装后，芯片全部处于阳极安装部之内，便于芯片的焊接安装；
2、在每个芯片安装单元的四个角上设置有切割定位槽，便于在芯片安装在框架后的使用，可轻松切割出单个芯片，减少芯片损坏。
附图说明
图1是本实用新型DFN1610-2L-B芯片框架的结构示意图。
图2为图1中A单元的结构示意图。
图3图2中F部分的局部放大图。
图4为图3中芯片安装单元的结构示意图。
图5为芯片安装单元安装芯片后的结构示意图。
图中标记：1-框架，101-芯片安装单元，102-切割定位槽，103-阴极，104-阳极，2-单元分隔槽，3-芯片。
具体实施方式
下面结合附图，对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
实施例
本实施例将该芯片框架用于晶体管芯片的布置，如图1-图5所示，本实施例的DFN1610-2L-B芯片框架，包括用于承装芯片的框架1，所述框架1长度为250±0.1mm，宽度为70±0.05mm，所述框架1被与其宽度方向平行布置的多条单元分隔槽2均分为四个单元A、B、C和D，每个单元内布置有45列、32排单个的芯片安装单元101，所述芯片安装单元101的形状和尺寸与封装形式DFN1610-2L-B对应匹配，所述芯片安装单元101的长度方向与框架1的宽度方向平行布置，每个芯片安装单元101包括用于安装芯片阳极的阳极安装部104以及安装芯片阴极的阴极安装部103，且阳极安装部104的面积大于阴极安装部103的面积，使得芯片安装后，芯片3全部处于阳极安装部104之内。
本实施例中，所述A、B、C和D单元之间的每条单元分隔槽2的数量为6个，每个单元分隔槽2的槽宽为4mm、长为8mm。用于分割框架的单元分隔槽便于芯片的使用，在使用时，可通过单元分隔槽将一整片装有芯片的框架分开，便于单个芯片的分割操作；同时，每个单元分隔槽的槽宽为4mm、长为8mm，满足框架的整体尺寸以及芯片安装单元的尺寸布置需求，有利于提高框架利用率。
本实施例中，框架1上的四个单元之间间隔8mm，靠近框架1边缘的A单元和D单元与边框的距离为8mm。这样布置后，总的芯片安装单元加上四个单元之间的间隔距离，占用的框架长尺寸为：180+3*8+2*8=220mm,小于250mm，满足布置要求。
本实施例中，在每个芯片安装单元101的四个角上设置有切割定位槽102。便于在芯片安装在框架后的使用，可轻松切割出单个芯片，减少芯片损坏。
本实施例中，所述切割定位槽102的槽宽为0.1mm。每两个芯片安装单元之间设置的切割定位槽的槽宽占用0.1mm，使总的芯片安装单元能充分利用框架的空间，且满足布置数量需求。
本实施例承装晶体管芯片密度提高同时,前段工序要保证焊接可靠性，并且在后工序中需要注意解决高密度带来的塑粉线摆和料片切割等问题。
综上，由于DFN1610-2L-B型号的芯片安装单元的尺寸是固定的1.6*1.0mm，因此在框架尺寸固定的情况下，合理地对框架焊接区域分区有助于提高框架利用率，本芯片框架沿框架长度方向分成四个相同的区域，每排可布置180个放置芯片的芯片安装单元，那么每个区域内布置1440个芯片安装单元即可；该框架的长为250mm、宽为70mm，且由于芯片安装单元的长度方向与框架的宽度方向平行布置，那么芯片安装单元总共占用的框架空间为：长180*1.0=180mm，宽32*1.6=51.2，可为A、B、C、D区域之间的单元分隔槽以及框架边缘预留足够的尺寸，在该框架上能够布置5760个型号为DFN1610-2L-B的芯片安装单元，大大提高框架的利用率，有效利用芯片框架的面积，使布置的芯片安装单元的密度大、降低综合成本；并且，由于将芯片安装单元的阳极安装部和阴极安装部的面积设置成阳极安装部大于阴极安装部，使得芯片安装后，芯片全部处于阳极安装部之内，便于芯片的焊接安装。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种DFN1610-2L-B芯片框架，包括用于承装芯片的框架，所述框架长度为250±0.1mm，宽度为70±0.05mm，其特征在于，所述框架被与其宽度方向平行布置的多条单元分隔槽均分为四个单元A、B、C和D，每个单元内布置有45列、32排单个的芯片安装单元，所述芯片安装单元的形状和尺寸与封装形式DFN1610-2L-B对应匹配，所述芯片安装单元的长度方向与框架的宽度方向平行布置，每个所述芯片安装单元包括用于安装芯片阳极的阳极安装部以及安装芯片阴极的阴极安装部，且阳极安装部面积大于阴极安装部面积，使得芯片安装后，芯片全部处于阳极安装部之内。
2.根据权利要求1所述的DFN1610-2L-B芯片框架，其特征在于，所述A、B、C和D单元之间的每条单元分隔槽的数量为6个，每个单元分隔槽的槽宽为4mm、长为8mm。
3.根据权利要求2所述的DFN1610-2L-B芯片框架，其特征在于，框架上的四个单元之间间隔8mm，靠近框架边缘的A单元和D单元与边框的距离为8mm。
4.根据权利要求3所述的DFN1610-2L-B芯片框架，其特征在于，在每个芯片安装单元的四个角上设置有切割定位槽。
5.根据权利要求4所述的DFN1610-2L-B芯片框架，其特征在于，所述切割定位槽的槽宽为0.1mm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520960107.0U CN205140960U (zh) | 2015-11-27 | 2015-11-27 | 一种dfn1610-2l-b芯片框架 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520960107.0U CN205140960U (zh) | 2015-11-27 | 2015-11-27 | 一种dfn1610-2l-b芯片框架 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205140960U true CN205140960U (zh) | 2016-04-06 |
Family
ID=55626725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520960107.0U Expired - Fee Related CN205140960U (zh) | 2015-11-27 | 2015-11-27 | 一种dfn1610-2l-b芯片框架 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205140960U (zh) |
-
2015
- 2015-11-27 CN CN201520960107.0U patent/CN205140960U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8669650B2 (en) | Flip chip semiconductor device | |
| US9437587B2 (en) | Flip chip semiconductor device | |
| CN205140952U (zh) | 一种dfn2020-6l-b芯片框架 | |
| CN205140960U (zh) | 一种dfn1610-2l-b芯片框架 | |
| CN205140956U (zh) | 一种dfn1610-2l-a芯片框架 | |
| CN205140953U (zh) | 一种dfn1608-2l芯片框架 | |
| CN205159314U (zh) | 一种dfn2018-6l芯片框架 | |
| CN205140955U (zh) | 一种dfn2020-3l芯片框架 | |
| CN205140958U (zh) | 一种dfn3030-8l-a芯片框架 | |
| CN205140959U (zh) | 一种dfn1616-6l-a芯片框架 | |
| CN205140954U (zh) | 一种dfn3030-8l-b芯片框架 | |
| CN205122577U (zh) | 一种dfn2020-8l-a芯片框架 | |
| CN205140957U (zh) | 一种sc70双芯芯片框架 | |
| CN205140961U (zh) | 一种sod123fl芯片框架 | |
| CN217822788U (zh) | 一种基于QFN外形的GaN半导体封装框架 | |
| CN204497222U (zh) | 一种dfn3313-8 38排引线框架 | |
| CN202996822U (zh) | 一种引线框架 | |
| CN204481024U (zh) | 一种dfn2020-6 26排引线框架 | |
| CN204315565U (zh) | 引线框架 | |
| CN204497224U (zh) | 一种dfn2510-10 21排引线框架 | |
| CN104167403A (zh) | 多脚封装的引线框架 | |
| CN206003768U (zh) | 一种dfn3810‑9l引线框架 | |
| CN206595252U (zh) | 一种sot26引线框架 | |
| CN204497223U (zh) | 一种dfn0603 84排单芯引线框架 | |
| CN204497221U (zh) | 一种dfn0603 84排双芯引线框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160406 Termination date: 20171127 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |