CN206685378U - 一种dfn2020‑6单芯片高密度框架 - Google Patents
一种dfn2020‑6单芯片高密度框架 Download PDFInfo
- Publication number
- CN206685378U CN206685378U CN201720510273.XU CN201720510273U CN206685378U CN 206685378 U CN206685378 U CN 206685378U CN 201720510273 U CN201720510273 U CN 201720510273U CN 206685378 U CN206685378 U CN 206685378U
- Authority
- CN
- China
- Prior art keywords
- chip
- framework
- dfn2020
- installation portion
- lead groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009434 installation Methods 0.000 claims abstract description 77
- 241000276425 Xiphophorus maculatus Species 0.000 claims abstract description 4
- 210000003205 muscle Anatomy 0.000 claims description 40
- 238000005520 cutting process Methods 0.000 claims description 39
- 230000007797 corrosion Effects 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000011218 segmentation Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型涉及半导体制造技术，具体涉及一种DFN2020‑6单芯片高密度框架，包括板状结构的矩形框架，在框架上设多个与DFN2020‑6封装结构相适应的芯片安装部，所述芯片安装部包括芯片安置区和引脚槽，所述芯片安装部为矩形结构，所述引脚槽包括源极引脚槽和栅极引脚槽，所述源极引脚槽和栅极引脚槽所占框架面积比大于4:1，且源极引脚槽和栅极引脚槽全部设置于芯片安装部的一个方位上。该框架将引线槽分成源极引脚槽和栅极引脚槽，分区布置引线，减少引脚槽设置，更将源极引脚槽和栅极引脚槽全部设置在芯片安装部的一个方位上，减小相邻芯片安装部之间的距离，提高材料利用率、减少生产成本。
Description
技术领域
本实用新型涉及一种半导体制造技术，特别是一种DFN2020-6单芯片高密度框架。
背景技术
半导体指常温下导电性能介于导体与绝缘体之间的材料，其在收音机、电视机以及测温上有着广泛的应用，如二极管就是采用半导体制作的器件。无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的。
在半导体的制造过程中，通常是将半导体集成到引线框架上，让引线框架作为集成电路的芯片载体，形成电气回路，起到了和外部导线连接的桥梁作用。芯片封装形式为：DFN2020-6 双芯（DFN是小型电子元器件的芯片封装单元型号,2020表示单个芯片安装部的尺寸为长2.0mm、宽2.0mm的正方形结构，6表示有6个引脚，双芯表示在单个芯片安装部内可安装2个芯片）。
由于该类芯片安装部的引脚数量较多，需在芯片安装部周围多个方向布置引脚槽，使得芯片与芯片之间的距离增加，降低了框架基体材料的利用率、增加生产成本。
实用新型内容
本实用新型的发明目的在于：针对具有多引脚的芯片安装部因需要在其周围多方位布置引脚槽，造成芯片与芯片之间的布置距离增加、材料利用率低、生产成本高的问题，提供一种DFN2020-6单芯片高密度框架，该框架将引线槽分成源极引脚槽和栅极引脚槽，分区布置引线，减少引脚槽设置，更将源极引脚槽和栅极引脚槽全部设置在芯片安装部的一个方位上，减小相邻芯片安装部之间的距离，提高材料利用率、减少生产成本。
为了实现上述目的，本实用新型采用的技术方案为：
一种DFN2020-6单芯片高密度框架，包括板状结构的矩形框架，在框架上设多个与DFN2020-6封装结构相适应的芯片安装部，所述芯片安装部包括芯片安置区和引脚槽，所述芯片安装部为矩形结构，所述引脚槽包括源极引脚槽和栅极引脚槽，所述源极引脚槽和栅极引脚槽所占框架面积比大于4:1，且源极引脚槽和栅极引脚槽全部设置于芯片安装部的一个方位上。
该框架通过将芯片安装部的引线槽分成源极引脚槽和栅极引脚槽，并将源极引脚槽和栅极引脚槽所占框架面积比限定到大于4:1，这样在芯片安置后，芯片的所有源极引线都布置于源极引脚槽内，栅极引线布置与栅极引脚槽内，分区布置引线，减少引脚槽设置；更进一步地，将源极引脚槽和栅极引脚槽全部设置在芯片安装部的一个方位上，使得芯片安装部的其余方位能节省出更多的空间，减小相邻芯片安装部之间的距离，有利于在框架基体上布置更得芯片安装部，提高材料利用率、减少生产成本。
作为本实用新型的优选方案，布置于芯片安置区内的芯片引出8根引线焊接于源极引脚槽，引出1根引线焊接于栅极引脚槽内。将引线分区布置，减少极性干扰、保证产品质量；也减少了引脚槽的布置，节约框架空间。
作为本实用新型的优选方案，相邻的芯片安装部之间设有切割道连筋，每个芯片安装部周围设有多个连接块与切割道连筋相连。在芯片安装部周围采用多个连接块与切割道连筋相连，增加每个芯片安装部的稳定性，保证芯片安装后的性能。
作为本实用新型的优选方案，相邻芯片安装部上的连接块以切割道中心线对称设置。在切割道连筋两侧形成连续支撑结构，使框架结构稳定，稳定的框架结构可减少框架翘曲，在切割时两侧芯片安装部受力均匀。
作为本实用新型的优选方案，在切割道连筋横竖交错的位置设置十字形连筋，所述十字形连筋布置于芯片安装部周围的四个角上。采用十字连筋连接横竖交错位置的切割道连筋，切割道连筋连接稳定，同时提高分割操作效率和分割准确性，保证产品质量。
作为本实用新型的优选方案，所述框架的边框和布置芯片安装部的区域通过一圈边框孔分隔开，分别为沿框架横向和竖向布置的横向边框孔和竖向边框孔。
作为本实用新型的优选方案，所述横向边框孔包括间隔设置的矩形半腐蚀区，在矩形半腐蚀区内设置条形中部通孔；所述中部通孔分为两种：与边框横向平行或垂直，两种中部通孔间隔设置。
作为本实用新型的优选方案，所述竖向边框孔包括沿框架竖向间隔设置的矩形通孔，所述矩形通孔中部设有中部连筋。
采用横向边框孔和竖向边框孔分隔边框和布置芯片的区域，便于切割分离的操作，提高操作效率；而在竖向边框孔的矩形通孔内设置中部连筋，又能保证连接性能，保证边框和芯片布置区域的稳定性。
作为本实用新型的优选方案，所述框架上设有单元分隔槽，所述单元分隔槽设置在框架中部，将框架均分为2个芯片安装单元。框架本身提高利用率, 降低成本，将传统的每条框架不止4个芯片安装单元优化为每条2个的设计,每条框架上相同的面积上可以有更多的芯片安装单元，提高材料利用率、降低框架的成本。
作为本实用新型的优选方案，所述框架长度为250±0.1mm，宽度为70±0.05mm，在每个芯片安装单元内均布置有27排、52列芯片安装部。框架有2个芯片安装单元，每个芯片安装单元设置27排、52列芯片安装部，即在整个框架上布置2808芯片安装部，使得框架利用率更高。
综上所述，由于采用了上述技术方案，本实用新型的有益效果是：
1、该框架将引线槽分成源极引脚槽和栅极引脚槽，分区布置引线，减少引脚槽设置，更将源极引脚槽和栅极引脚槽全部设置在芯片安装部的一个方位上，减小相邻芯片安装部之间的距离，提高材料利用率、减少生产成本；
2、在芯片安装部周围采用多个连接块与切割道连筋相连，增加每个芯片安装部的稳定性，保证芯片安装后的性能；在切割道连筋两侧形成连续支撑结构，使框架结构稳定，稳定的框架结构可减少框架翘曲，在切割时两侧芯片安装部受力均匀；
3、采用十字连筋连接横竖交错位置的切割道连筋，切割道连筋连接稳定，同时提高分割操作效率和分割准确性，保证产品质量；
4、采用横向边框孔和竖向边框孔分隔边框和布置芯片的区域，便于切割分离的操作，提高操作效率；而在竖向边框孔的矩形通孔内设置中部连筋，又能保证连接性能，保证边框和芯片布置区域的稳定性；
5、框架有2个芯片安装单元，每个芯片安装单元设置27排、52列芯片安装部，即在整个框架上布置2808芯片安装部，使得框架利用率更高。
附图说明
图1是本实用新型DFN2020-6单芯片高密度框架的结构示意图。
图2为靠近边框的多个芯片安装部在框架上的分布图。
图3单个芯片安装部的结构示意图。
图4实施例中芯片安装后的引线布置图。
图中标记：1-框架，101-芯片安装单元，2-单元分隔槽，3-芯片安装部，301-栅极引脚槽，302-源极引脚槽，303-芯片安置区，4-切割道部件，401-切割道连筋，402-十字形连筋，5-竖向边框孔，501-矩形通孔，502-中部连筋，6-横向边框孔，601-矩形半腐蚀区，602-中部通孔，7-芯片，701-栅极，702-引线，703-源极。
具体实施方式
下面结合附图，对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
实施例1
如图1至图4所示，本实施例的DFN2020-6单芯片高密度框架，包括板状结构的矩形框架1，在框架1上设多个与DFN2020-6封装结构相适应的芯片安装部3，所述芯片安装部3包括芯片安置区303和引脚槽，所述芯片安装部3为矩形结构，所述引脚槽包括源极引脚槽302和栅极引脚槽301，所述源极引脚槽302和栅极引脚槽301所占框架面积比大于4:1，且源极引脚槽302和栅极引脚槽301全部设置于芯片安装部3的一个方位上。
本实施例的框架通过将芯片安装部的引线槽分成源极引脚槽和栅极引脚槽，并将源极引脚槽和栅极引脚槽所占框架面积比限定到大于4:1，这样在芯片安置后，芯片的所有源极引线都布置于源极引脚槽内，栅极引线布置与栅极引脚槽内，分区布置引线，减少引脚槽设置；更进一步地，将源极引脚槽和栅极引脚槽全部设置在芯片安装部的一个方位上，使得芯片安装部的其余方位能节省出更多的空间，减小相邻芯片安装部之间的距离，有利于在框架基体上布置更得芯片安装部，提高材料利用率、减少生产成本。
进一步地，如图4所示，将芯片7布置于芯片安置区303内，芯片7分为源极703和栅极701，其引出8根引线702焊接于源极引脚槽302内，引出1根引线焊接于栅极引脚槽301内。将引线分区布置，减少极性干扰、保证产品质量；也减少了引脚槽的布置，节约框架空间。
本实施例中，相邻的芯片安装部3之间为切割道部件4，包括有切割道连筋401，以及在切割道连筋401横竖交错的位置设置十字形连筋402，所述十字形连筋402布置于芯片安装部3周围的四个角上，进一步地，所述切割道连接401为半腐蚀结构；保证框架连接强度么也便于切割操作，采用十字连筋连接横竖交错位置的切割道连筋，切割道连筋连接稳定，同时提高分割操作效率和分割准确性，保证产品质量。
更进一步地，在每个芯片安装部3周围设有多个连接块与切割道连筋401相连。在芯片安装部周围采用多个连接块与切割道连筋相连，增加每个芯片安装部的稳定性，保证芯片安装后的性能。
本实施例中，相邻芯片安装部3上的连接块以切割道中心线对称设置。在切割道连筋两侧形成连续支撑结构，使框架结构稳定，稳定的框架结构可减少框架翘曲，在切割时两侧芯片安装部受力均匀。
本实施例中，切割道连筋401宽度设计成0.110mm, 使刀片切割时产生的热量更少, 产生更少的热应力,避免相邻的产品管脚的金属和塑封料之间产生分层, 增强产品的潮湿敏感性和提高产品的可靠性。
进一步地，所述框架1的边框和布置芯片安装部3的区域通过一圈边框孔分隔开，分别为沿框架横向和竖向布置的横向边框孔6和竖向边框孔5。
具体地，所述横向边框孔6包括间隔设置的矩形半腐蚀区601，在矩形半腐蚀区601内设置条形中部通孔602；所述中部通孔602分为两种：与边框横向平行或垂直，两种中部通孔间隔设置。
具体地，所述竖向边框孔5包括沿框架1竖向间隔设置的矩形通孔501，所述矩形通孔501中部设有中部连筋502。
本实施例采用横向边框孔和竖向边框孔分隔边框和布置芯片的区域，便于切割分离的操作，提高操作效率；而在竖向边框孔的矩形通孔内设置中部连筋，又能保证连接性能，保证边框和芯片布置区域的稳定性。
实施例2
如图1至图4所示，根据实施例1所述的DFN2020-6单芯片高密度框架，本实施例的框架1上设有单元分隔槽2，所述单元分隔槽2设置在框架1中部，将框架1均分为2个芯片安装单元101。框架本身提高利用率, 降低成本，将传统的每条框架不止4个芯片安装单元优化为每条2个的设计,每条框架上相同的面积上可以有更多的芯片安装单元，提高材料利用率、降低框架的成本。
进一步地，所述框架1长度为250±0.1mm，宽度为70±0.05mm，在每个芯片安装单元101内均布置有27排、52列芯片安装部3。框架有2个芯片安装单元，每个芯片安装单元设置27排、52列芯片安装部，即在整个框架上布置2808芯片安装部，使得框架利用率更高。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种DFN2020-6单芯片高密度框架，包括板状结构的矩形框架，其特征在于，在框架上设多个与DFN2020-6封装结构相适应的芯片安装部，所述芯片安装部包括芯片安置区和引脚槽，所述芯片安装部为矩形结构，所述引脚槽包括源极引脚槽和栅极引脚槽，所述源极引脚槽和栅极引脚槽所占框架面积比大于4:1，且源极引脚槽和栅极引脚槽全部设置于芯片安装部的一个方位上。
2.根据权利要求1所述的DFN2020-6单芯片高密度框架，其特征在于，布置于芯片安置区内的芯片引出8根引线焊接于源极引脚槽，引出1根引线焊接于栅极引脚槽内。
3.根据权利要求1所述的DFN2020-6单芯片高密度框架，其特征在于，相邻的芯片安装部之间设有切割道连筋，每个芯片安装部周围设有多个连接块与切割道连筋相连。
4.根据权利要求3所述的DFN2020-6单芯片高密度框架，其特征在于，相邻芯片安装部上的连接块以切割道中心线对称设置。
5.根据权利要求4所述的DFN2020-6单芯片高密度框架，其特征在于，在切割道连筋横竖交错的位置设置十字形连筋，所述十字形连筋布置于芯片安装部周围的四个角上。
6.根据权利要求1-5之一所述的DFN2020-6单芯片高密度框架，其特征在于，所述框架的边框和布置芯片安装部的区域通过一圈边框孔分隔开，分别为沿框架横向和竖向布置的横向边框孔和竖向边框孔。
7.根据权利要求6所述的DFN2020-6单芯片高密度框架，其特征在于，所述横向边框孔包括间隔设置的矩形半腐蚀区，在矩形半腐蚀区内设置条形中部通孔；所述中部通孔分为两种：与边框横向平行或垂直，两种中部通孔间隔设置。
8.根据权利要求7所述的DFN2020-6单芯片高密度框架，其特征在于，所述竖向边框孔包括沿框架竖向间隔设置的矩形通孔，所述矩形通孔中部设有中部连筋。
9.根据权利要求1所述的DFN2020-6单芯片高密度框架，其特征在于，所述框架上设有单元分隔槽，所述单元分隔槽设置在框架中部，将框架均分为2个芯片安装单元。
10.根据权利要求9所述的DFN2020-6单芯片高密度框架，其特征在于，所述框架长度为250±0.1mm，宽度为70±0.05mm，在每个芯片安装单元内均布置有27排、52列芯片安装部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720510273.XU CN206685378U (zh) | 2017-05-10 | 2017-05-10 | 一种dfn2020‑6单芯片高密度框架 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720510273.XU CN206685378U (zh) | 2017-05-10 | 2017-05-10 | 一种dfn2020‑6单芯片高密度框架 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206685378U true CN206685378U (zh) | 2017-11-28 |
Family
ID=60405937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720510273.XU Expired - Fee Related CN206685378U (zh) | 2017-05-10 | 2017-05-10 | 一种dfn2020‑6单芯片高密度框架 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206685378U (zh) |
-
2017
- 2017-05-10 CN CN201720510273.XU patent/CN206685378U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206685378U (zh) | 一种dfn2020‑6单芯片高密度框架 | |
| CN202406391U (zh) | 一种内埋置电容器的印刷电路板 | |
| CN205069624U (zh) | 阵列式高密度引线框架 | |
| CN205609511U (zh) | 一种超高密度的薄型贴片封装引线框结构 | |
| CN206685374U (zh) | 一种dfn3030‑8高密度框架 | |
| CN203850288U (zh) | 一种带有分体散热片的塑封引线框架 | |
| CN206685377U (zh) | 一种dfn2020‑6双芯片高密度框架 | |
| CN206711890U (zh) | 一种dfn2018‑6高密度框架 | |
| CN205488205U (zh) | 片式支架、片式器件阵列以及片式器件 | |
| CN206834172U (zh) | 一种sot26高密度框架 | |
| CN202996822U (zh) | 一种引线框架 | |
| CN206685375U (zh) | 一种dfn2013‑2高密度框架 | |
| CN206806316U (zh) | 一种dfn2020‑6多芯片高密度框架 | |
| CN203617286U (zh) | 一种头部开口的引线框架 | |
| CN206806328U (zh) | 一种sot883高密度框架 | |
| CN208889651U (zh) | 一种sod323高密度、高强度框架 | |
| CN205542762U (zh) | 一种超窄间距的贴片封装引线框结构 | |
| CN202434503U (zh) | 一种dip10集成电路器件及引线框、引线框矩阵 | |
| CN103617984A (zh) | 一种塑封引线框架 | |
| CN206877984U (zh) | 一种dfn2510高密度框架 | |
| CN203617282U (zh) | 一种用于小功率电器的引线框架 | |
| CN208690250U (zh) | 一种sot26双芯高密度框架 | |
| CN205911302U (zh) | 一种cpc封装引线框结构 | |
| CN203589013U (zh) | 一种双排的引线框架 | |
| CN209675276U (zh) | 超宽高密度dfn5×6封装引线框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171128 Termination date: 20180510 |