CN206685369U - 一种双面扇出系统级封装结构 - Google Patents

一种双面扇出系统级封装结构 Download PDF

Info

Publication number
CN206685369U
CN206685369U CN201720220435.6U CN201720220435U CN206685369U CN 206685369 U CN206685369 U CN 206685369U CN 201720220435 U CN201720220435 U CN 201720220435U CN 206685369 U CN206685369 U CN 206685369U
Authority
CN
China
Prior art keywords
chip
protective layer
layer
sided
encapsulation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720220435.6U
Other languages
English (en)
Inventor
徐健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201720220435.6U priority Critical patent/CN206685369U/zh
Application granted granted Critical
Publication of CN206685369U publication Critical patent/CN206685369U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型涉及系统级封装技术领域，具体涉及一种双面扇出系统级封装结构，包括：相向间隔设置的第一保护层(1)和第二保护层(2)；封装在第一保护层和第二保护层之间的若干个芯片；设置在第一保护层(1)和第二保护层(2)之间、用于将若干个芯片的信号分别输出的信号输出层。本实用新型提供了一种单位面积的IO数量较多，多个信号传输互不干扰的双面扇出系统级封装结构。

Description

一种双面扇出系统级封装结构
技术领域
本实用新型涉及系统级封装技术领域，具体涉及一种双面扇出系统级封装结构。
背景技术
伴随着芯片技术的不断提升，单位面积下容纳的信号数量不断增加，芯片的IO数量不断上升，从而导致芯片的信号IO之间的间距不断减小。而印刷电路板(PCB)行业相对芯片行业发展比较滞后，基于PCB的封装技术受限于PCB的制程能力，线宽/线距无法太小，因此无法满足现在高密度芯片的系统级设计需求。与在PCB上进行系统集成相比，系统级封装(SIP)能最大限度地优化系统性能、避免重复封装、缩短开发周期、降低成本、提高集成度，解决芯片的信号IO间距和PCB的线宽/线距不能很好匹配的问题。
但是现有的扇出系统级封装结构均是单面封装，封装结构局部区域的单位面积的IO数量较少。另外，单面封装中不同的芯片的信号互联是通过设置在相邻两个芯片之间的布线层或焊料凸点实现的，且布线层或焊料凸点为一种串联的连接方式，若中间任一层的布线层或焊料凸点出现问题，整个封装结构将不能正常使用。例如，中国专利文献CN102157393A公开了一种扇出高密度封装方法，包括至少两层保护层和至少两组布线封装层，布线封装层通过布线层与形成在保护层表面的再布线金属层导通，即不同贴装层中的芯片是通过相互导通的多层布线层将信号互联并最终通过最下层的再布线金属层由上至下依次输出的，封装结构上层单位面积的IO数量较少，且若中间的任一层布线层出现问题，整个封装结构将不能正常使用。
另外，由于PCB的线宽/线距相比于芯片的信号IO间距要大得多，仅仅依靠扇出系统级封装并不能使二者完全地匹配，满足实际需求。
实用新型内容
因此，本实用新型要解决的技术问题在于克服现有技术中的扇出系统级封装结构单位面积的IO数量较少，且信号传输通道单一的缺陷，从而提供一种单位面积的IO数量较多，多个信号传输互不干扰的双面扇出系统级封装结构。
本实用新型要解决的另一个技术问题在于克服现有技术中的芯片的信号IO间距与PCB的线宽/线距不能完全匹配的缺陷，从而提供一种芯片的信号IO间距能够与PCB的线宽/线距完全匹配的双面扇出系统级封装结构。
为解决上述技术问题，本实用新型提供了一种双面扇出系统级封装结构，包括：
相向间隔设置的第一保护层和第二保护层；
封装在所述第一保护层和第二保护层之间的若干个芯片；
设置在所述第一保护层和第二保护层之间、用于将所述若干个芯片的信号分别输出的信号输出层。
所述的双面扇出系统级封装结构，所述若干个芯片包括第一芯片和第二芯片，所述第一芯片的功能面向下与所述第一保护层连接设置，所述第二芯片的功能面向上与所述第二保护层连接设置。
所述的双面扇出系统级封装结构，所述信号输出层包括分别设置在所述第一保护层和第二保护层的内表面的第一金属层和第二金属层，以及连通所述第一金属层和第二金属层且填充有金属的至少一个孔。
所述的双面扇出系统级封装结构，还包括用于封装所述第一芯片和第二芯片的封装层，所述至少一个孔设置在所述封装层中。
所述的双面扇出系统级封装结构，所述第一保护层上设置有若干个用于将输送至所述第一金属层的信号输出的预留孔，所述预留孔中安装有焊球。
所述的双面扇出系统级封装结构，还包括一设置在所述第一保护层和所述第一芯片之间的、用于将所述第一芯片的线宽进行放大的第一硅转接板，和/或设置在所述第二保护层和所述第二芯片之间的、用于将所述第二芯片的线宽进行放大的第二硅转接板。
所述的双面扇出系统级封装结构，所述第一硅转接板和第二硅转接板均包括上转接层、下转接层和连通所述上转接层与下转接层的中间转接层。
所述的双面扇出系统级封装结构，所述第一硅转接板的上转接层上开设有若干个与所述第一芯片连接的第一引脚，所述第二硅转接板的下转接层上开设有若干个与所述第二芯片连接的第二引脚。
本实用新型技术方案，具有如下优点：
1.本实用新型提供的双面扇出系统级封装结构，封装在第一保护层和第二保护层之间的若干个芯片通过设置在第一保护层和第二保护层之间的信号输出层将不同的信号经不同的信号传输通道输出，不仅使得不同的信号之间相互隔离，避免产生干扰，还提高了封装结构局部区域单位面积的IO数量，使得封装结构的集成度更高。
2.本实用新型提供的双面扇出系统级封装结构，第一芯片和第二芯片分别通过设置在下的第一金属层和设置在上的第二金属层将信号分别向下、向上传输，由于两个信号传输通道的位置及传输方向均不同，从而避免了信号传输过程中的相互干扰，且第二芯片的信号依次通过第二金属层、孔和第一金属层输出，合理利用了封装结构上部的空间，提高了封装结构的局部区域中单位面积的IO的数量。
3.本实用新型提供的双面扇出系统级封装结构，第一保护层和第一芯片之间第一硅转接板，以及第二保护层和第二芯片之间第二硅转接板的设置，在芯片和PCB之间起到了一定的过渡作用，使得第一芯片和第二芯片的信号IO间距能够完全地与PCB的线宽/线距进行匹配，满足了实际需求。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型的双面扇出系统级封装结构的下载板的俯视图；
图2为本实用新型的双面扇出系统级封装结构的下载板的侧面剖视图；
图3为在下载板上贴装硅转接板后的侧面剖视图；
图4为在图3上贴装第一芯片后的侧面剖视图；
图5为在图4上贴装第二芯片后的侧面剖视图；
图6为将图5封装后的侧面剖视图；
图7为将图6的塑封料打磨减薄后的侧面剖视图；
图8为在图7上贴装第二金属层和第二保护层后的侧面剖视图；
图9为在图8上添加上载板并移除下载板后的侧面剖视图；
图10为在图9上进行钻孔并填充金属后的侧面剖视图；
图11为在图10上贴装第一金属层和第一保护层后的侧面剖视图；
图12为图11上焊接焊球并去除上载板后的侧面剖视图。
附图标记说明：
1-第一保护层；2-第二保护层；3-第一芯片；4-第二芯片；5-第一金属层；6-第二金属层；7-孔；8-封装层；9-第一硅转接板；10-下载板；100-上载板；11-预留孔；31-金属凸点；91-上转接层；92-下转接层；93-中间转接层；111-焊球。
具体实施方式
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
如图11和12所示的双面扇出系统级封装结构的一种具体实施方式，包括相向间隔设置的第一保护层1和第二保护层2；封装在所述第一保护层1和第二保护层2之间的若干个芯片；设置在所述第一保护层1和第二保护层2之间、用于将所述若干个芯片的信号分别输出的信号输出层。
若干个芯片的信号分别通过设置在第一保护层1和第二保护层2之间的若干个信号输出层输出，降低了信号传输时相互之间的干扰，且若其中的某一个或多个信号输出层出现问题，并不会影响其他信号输出层传输信号的能力，克服了现有技术的封装结构信号传输通道单一的缺陷。另外，若干个信号输出层为了避免相互干扰，必定设置在封装结构的不同位置处，这就合理利用了封装结构的空间，提高了封装结构局部区域单位面积的IO数量，使得封装结构的集成度更高。
具体地，第一保护层1和第二保护层2可以为树脂等可以对芯片起到保护作用的高分子材料。对若干个芯片的封装可以采用晶圆级塑封，若干个芯片相互之间可以采用粘合剂贴装在一起，只要裸露出芯片的金属凸点或金属引线的连接位置均可。信号输出层的数量与芯片的数量相匹配，保证每一芯片都有相应的信号输出层用于信号的输出，信号输出层的设置位置以尽可能多地利用封装结构的内部空间为宜。
作为一种具体实施方式，如图11和12所示，所述若干个芯片包括第一芯片3和第二芯片4，所述第一芯片3的功能面向下与所述第一保护层1连接设置，所述第二芯片4的功能面向上与所述第二保护层2连接设置。第一芯片3与功能面相对的一面和第二芯片4与功能面相对的一面通过粘合剂贴合，如图5和6所示，第一芯片3的功能面和第二芯片4的功能面上均设置有两个金属凸点31，用于信号的传输，当然也可以在金属凸点31的位置设置金属引线。
作为一种具体实施方式，如图11和12所示，所述信号输出层包括分别设置在所述第一保护层1和第二保护层2的内表面的第一金属层5和第二金属层6，以及连通所述第一金属层5和第二金属层6且填充有金属的至少一个孔7。在本实施例中，孔7为相对设置的两个，且孔7为利用激光在第一芯片3和第二芯片4的塑封料上进行激光钻孔得到，内部填充金属，用于将第二芯片4向上输送至第二金属层6的信号通过填充有金属的孔7传输至第一金属层5。与此同时，第一芯片3的信号直接向下传输至第一金属层5输出，由此，形成了两条相互独立的信号传输通道，即使一条信号传输通道出现问题，也不会影响另一条信号传输通道的正常工作，提高了封装结构的整体性能。
作为另一种具体实施方式，如图6～12所示，还包括用于封装所述第一芯片3和第二芯片4的封装层8，所述至少一个孔7设置在所述封装层8中。封装层8的大小以将第一芯片3和第二芯片4在水平方向上完全封装，并预留一定的封装料为宜，以起到保护作用；封装层8在竖直方向上以将第一保护层1和第二保护层2完全封装，且裸露第一金属层5的信号输出位置为宜，可以通过封装后再进行打磨减薄的方式实现。
作为另一种具体实施方式，如图11和12所示，所述第一保护层1上设置有若干个用于将输送至所述第一金属层5的信号输出的预留孔11，所述预留孔11中安装有焊球111。预留孔11可以正对第一金属层5，或者仅裸露一部分第一金属层5，本实施例中预留孔11为两个；焊球111可以为锡焊球。
作为一种具体实施方式，还包括一设置在所述第一保护层1和所述第一芯片3之间的、用于将所述第一芯片3的线宽进行放大的第一硅转接板9，和/或设置在所述第二保护层2和所述第二芯片4之间的、用于将所述第二芯片4的线宽进行放大的第二硅转接板。在实际使用时，一般只在第一保护层1和第一芯片3之间设置第一硅转接板9即可满足需求。
作为一种具体实施方式，如图3所示，所述第一硅转接板9和第二硅转接板均包括上转接层91、下转接层92和连通所述上转接层91与下转接层92的中间转接层93，上转接层91、下转接层92和中间转接层93均为可以进行信号传输的金属层。所述第一硅转接板9的上转接层上91开设有若干个与所述第一芯片3连接的第一引脚，第一芯片3的信号通过第一引脚传输至第一硅转接板9的上转接层91，并依次通过中间转接层93、下转接层92传输至第一金属层5，再通过第一保护层1的预留孔11和焊球111输出；所述第二硅转接板的下转接层上开设有若干个与所述第二芯片4连接的第二引脚，第二芯片4的信号通过第二引脚传输至第二硅转接板的下转接层，并依次通过中间转接层、上转接层传输至第二金属层6，再通过填充有金属的孔7、第一金属层5、第一保护层1的预留孔11和焊球111输出。
如图1～12所示的双面扇出系统级封装方法，包括以下步骤：相向间隔设置第一保护层1和第二保护层2，将若干个芯片封装，将封装后的若干个芯片置于所述第一保护层1和第二保护层2之间，在所述第一保护层1和第二保护层2之间设置用于将所述若干个芯片的信号分别输出的信号输出层。
具体地，如图1所示，首先将下载板10按照晶圆级的设计方案进行设计，以便于后期的切分。然后将若干个芯片依次贴装在下载板10上，相邻两个芯片直接通过粘合剂相互贴装。再将若干个芯片进行晶圆级塑封，并将塑封料打磨减薄至裸露最上面芯片的金属凸点。然后在打磨后的封装结构上贴装第二保护层2，并添加上载板100，同时移出下载板10。最后在封装结构的下表面贴装第一保护层1，焊接焊球111，去除上载板100，切分各个器件。
如图11和12所示，所述若干个芯片包括第一芯片3和第二芯片4，在封装时将所述第一芯片3和第二芯片4的功能面分别向下和向上与所述第一保护层1和第二保护层2进行封装连接。即先将第一芯片3与下载板10进行贴装，再将第二芯片4贴合在与第一芯片3的功能面相对的一面上，最后将第二保护层2贴装在第二芯片4的功能面上。
如图11和12所示，在所述第一保护层1和第二保护层2的内表面分别设置第一金属层5和第二金属层6，以及在所述第一保护层1和第二保护层2之间设置连通所述第一金属层5和第二金属层6且填充有金属的孔7。在贴装第一保护层1和第二保护层2之前分别贴装第一金属层5和第二金属层6，在添加上载板100、移出下载板10之后，贴装第一金属层5之前，在塑封料上自下而上进行激光钻孔，并在孔7中填充金属，当然也可以在贴装第二金属层6前，在塑封料上自上而下进行激光钻孔，只要不破坏第一金属层5和第二金属层6即可。
还包括在所述第一保护层1和所述第一芯片3之间设置用于将所述第一芯片3的线宽进行放大的第一硅转接板9，第一硅转接板9可以直接贴装在下载板10上，再进行其他部件的贴装；和/或在所述第二保护层2和所述第二芯片4之间设置用于将所述第二芯片4的线宽进行放大的第二硅转接板，第二硅转接板贴装在第二芯片4和第二金属层6之间。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。

Claims (8)

1.一种双面扇出系统级封装结构，其特征在于，包括：
相向间隔设置的第一保护层(1)和第二保护层(2)；
封装在所述第一保护层(1)和第二保护层(2)之间的若干个芯片；
设置在所述第一保护层(1)和第二保护层(2)之间、用于将所述若干个芯片的信号分别输出的信号输出层。
2.根据权利要求1所述的双面扇出系统级封装结构，其特征在于，所述若干个芯片包括第一芯片(3)和第二芯片(4)，所述第一芯片(3)的功能面向下与所述第一保护层(1)连接设置，所述第二芯片(4)的功能面向上与所述第二保护层(2)连接设置。
3.根据权利要求2所述的双面扇出系统级封装结构，其特征在于，所述信号输出层包括分别设置在所述第一保护层(1)和第二保护层(2)的内表面的第一金属层(5)和第二金属层(6)，以及连通所述第一金属层(5)和第二金属层(6)且填充有金属的至少一个孔(7)。
4.根据权利要求3所述的双面扇出系统级封装结构，其特征在于，还包括用于封装所述第一芯片(3)和第二芯片(4)的封装层(8)，所述至少一个孔(7)设置在所述封装层(8)中。
5.根据权利要求3所述的双面扇出系统级封装结构，其特征在于，所述第一保护层(1)上设置有若干个用于将输送至所述第一金属层(5)的信号输出的预留孔(11)，所述预留孔(11)中安装有焊球(111)。
6.根据权利要求2所述的双面扇出系统级封装结构，其特征在于，还包括一设置在所述第一保护层(1)和所述第一芯片(3)之间的、用于将所述第一芯片(3)的线宽进行放大的第一硅转接板(9)，和/或设置在所述第二保护层(2)和所述第二芯片(4)之间的、用于将所述第二芯片(4)的线宽进行放大的第二硅转接板。
7.根据权利要求6所述的双面扇出系统级封装结构，其特征在于，所述第一硅转接板(9)和第二硅转接板均包括上转接层(91)、下转接层(92)和连通所述上转接层(91)与下转接层(92)的中间转接层(93)。
8.根据权利要求7所述的双面扇出系统级封装结构，其特征在于，所述第一硅转接板(9)的上转接层(91)上开设有若干个与所述第一芯片(3)连接的第一引脚，所述第二硅转接板的下转接层上开设有若干个与所述第二芯片(4)连接的第二引脚。
CN201720220435.6U 2017-03-08 2017-03-08 一种双面扇出系统级封装结构 Active CN206685369U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720220435.6U CN206685369U (zh) 2017-03-08 2017-03-08 一种双面扇出系统级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720220435.6U CN206685369U (zh) 2017-03-08 2017-03-08 一种双面扇出系统级封装结构

Publications (1)

Publication Number Publication Date
CN206685369U true CN206685369U (zh) 2017-11-28

Family

ID=60392012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720220435.6U Active CN206685369U (zh) 2017-03-08 2017-03-08 一种双面扇出系统级封装结构

Country Status (1)

Country Link
CN (1) CN206685369U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847776A (zh) * 2017-03-08 2017-06-13 华进半导体封装先导技术研发中心有限公司 一种双面扇出系统级封装结构及封装方法
CN107910310A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种多芯片扇出型封装结构及其封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847776A (zh) * 2017-03-08 2017-06-13 华进半导体封装先导技术研发中心有限公司 一种双面扇出系统级封装结构及封装方法
CN107910310A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种多芯片扇出型封装结构及其封装方法
CN107910310B (zh) * 2017-12-28 2023-09-12 江阴长电先进封装有限公司 一种多芯片扇出型封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US6207467B1 (en) Multi-chip module with stacked dice
US20130009303A1 (en) Connecting Function Chips To A Package To Form Package-On-Package
US20090267194A1 (en) Semiconductor chip having tsv (through silicon via) and stacked assembly including the chips
US7888808B2 (en) System in package integrating a plurality of semiconductor chips
KR101145041B1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
CN102064159B (zh) 一种多模块封装组件
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
CN102760715A (zh) 嵌埋电子组件的封装结构及其制法
CN103681588A (zh) 封装基板及其制法
KR20180055566A (ko) 관통 실리콘 비아 기술을 적용한 반도체 패키지 및 제조 방법
CN102163590A (zh) 基于埋置式基板的三维多芯片封装模块及方法
TW201342569A (zh) 用於堆疊之半導體裝置的中介層
US7485951B2 (en) Modularized die stacking system and method
CN206685369U (zh) 一种双面扇出系统级封装结构
CN100530635C (zh) 将存储器元件贴附到相关器件的方法和堆叠结构
CN102110672B (zh) 芯片堆叠封装结构及其制造方法
CN206259351U (zh) 电子设备
TW202226503A (zh) 半導體裝置
CN107818958A (zh) 底部封装结构及制作方法
US20120049359A1 (en) Ball grid array package
CN106847776A (zh) 一种双面扇出系统级封装结构及封装方法
CN111725152A (zh) 一种基于倒装焊的塑封菊花链电路结构及测试方法
CN218414563U (zh) 封装结构、线路板及电子设备
US6891275B2 (en) Method for accommodating small minimum die in wire bonded area array packages
KR100950759B1 (ko) 스택 패키지

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant