CN206564243U - 一种双面扇出型晶圆级封装结构 - Google Patents
一种双面扇出型晶圆级封装结构 Download PDFInfo
- Publication number
- CN206564243U CN206564243U CN201720039593.1U CN201720039593U CN206564243U CN 206564243 U CN206564243 U CN 206564243U CN 201720039593 U CN201720039593 U CN 201720039593U CN 206564243 U CN206564243 U CN 206564243U
- Authority
- CN
- China
- Prior art keywords
- layer
- wiring layer
- nude film
- pad
- plastic packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供一种双面扇出型晶圆级封装结构，其至少包括：至少两个第一焊盘；覆盖于所述第一焊盘上表面和侧壁的重新布线层；附着于所述重新布线层上表面的第一裸片和第二裸片；形成于所述重新布线层上表面的包裹所述第一裸片和所述第二裸片的具有至少两个通孔的第一塑封层；形成于所述第一塑封层上的电极凸块和钝化层；附着于所述第一焊盘下表面的第三裸片，且所述第三裸片通过所述第一焊盘实现与所述重新布线层的电性连接；形成于所述重新布线层下表面的包裹所述第三裸片的第二塑封层；以及形成于所述电极凸块上的焊料球。本实用新型相对于现有技术，可以应用于不断增加厚度的塑封层中，对封装裸片的厚度无需进行限制。
Description
技术领域
本实用新型涉及半导体封装技术领域，特别是涉及一种双面扇出型晶圆级封装结构。
背景技术
扇出型晶圆级封装(Fan-out wafer level package，FOWLP)是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。双面扇出型晶圆级封装技术能够将多个裸片同时封装于同一个基底的两个表面上，可以大大提高器件的集成度，降低成本。
目前，扇出型晶圆级封装工艺在3D封装领域面临着巨大的挑战，主要在于形成通孔的塑封层厚度越来越厚(大于500μm)。现有的扇出型晶圆级封装方法一般为：提供载体，在载体表面形成粘合层；将半导体芯片正面朝上贴装于粘合层表面；涂布介电层；光刻、电镀出重新布线层(Redistribution Layers，RDL)；采用注塑工艺将半导体芯片塑封于塑封材料层中；塑封研磨、开通孔；填充通孔；光刻、电镀出球下金属化层；进行植球回流，形成焊球阵列；移除载体。其中，在填充通孔时，传统方法有两种，一种是溅射种子层并进行电镀，另一种是焊料球滴落；然而，这两种方法仅在塑封层的厚度小于250μm时才适用，随着封装裸片厚度的增加，塑封层的厚度也在增加(大于500μm)，电镀和焊料球滴落的方法均不可用。
因此，如何解决上述问题，提供一种步骤简单、低成本、且有效提高集成度和成品率的双面扇出型晶圆级封装方法及封装结构实属必要。
发明内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种双面扇出型晶圆级封装结构，用于解决现有技术中随着封装裸片厚度增加，塑封层厚度也增加，而导致的现有方法不适用于填充厚度较厚的通孔的问题。
本实用新型为实现上述目的及其他相关目的，本实用新型提供一种双面扇出型晶圆级封装结构，其中，所述双面扇出型晶圆级封装结构至少包括：
至少两个第一焊盘；
覆盖于所述第一焊盘上表面和侧壁的重新布线层；
附着于所述重新布线层上表面的第一裸片和第二裸片，且所述第一裸片和所述第二裸片分别与所述重新布线层实现电性连接；
形成于所述重新布线层上表面的包裹所述第一裸片和所述第二裸片的具有至少两个通孔的第一塑封层；
形成于所述第一塑封层上的电极凸块和钝化层，其中，所述电极凸块的一部分位于所述通孔内，另一部分位于所述钝化层内；
附着于所述第一焊盘下表面的第三裸片，且所述第三裸片通过所述第一焊盘实现与所述重新布线层的电性连接；
形成于所述重新布线层下表面的包裹所述第三裸片的第二塑封层；以及
形成于所述电极凸块上的焊料球。
优选地，所述重新布线层至少包括：
覆盖于所述第一焊盘上表面和侧壁的介电层；
形成于所述介电层内的能够与所述第一焊盘实现电性连接的金属布线层，其中，所述金属布线层为单层金属层或多层金属层；
形成于所述介电层上表面的能够与所述金属布线层实现电性连接的多个第二焊盘，最终得到所述重新布线层；
其中，所述第一裸片和所述第二裸片分别附着于所述第二焊盘的上表面，且通过所述第二焊盘实现与所述重新布线层的电性连接。
优选地，所述介电层采用低k介电材料。
优选地，所述金属布线层采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
优选地，所述电极凸块至少包括：
底面带有辅助焊料球的金属销；以及
覆盖于所述金属销顶面的下金属化层。
优选地，所述第一塑封层和所述第二塑封层采用聚酰亚胺、硅胶以及环氧树脂中的一种固化材料。
如上所述，本实用新型的双面扇出型晶圆级封装结构，具有以下有益效果：本实用新型相对于现有技术，可以应用于不断增加厚度(尤其是大于500μm)的塑封层中，对封装裸片的厚度无需进行限制。并且，本实用新型更易制备，有利于简化工艺流程，降低成本，提高封装效率，提高集成度和成品率。并且，本实用新型的结构可以实现不断增加厚度(尤其是大于500μm)的塑封层上通孔的填充，从而可以实现更稳定的电连接，同时具有良好的封装效果，在半导体封装领域具有广泛的应用前景。
附图说明
图1显示为本实用新型第一实施方式的双面扇出型晶圆级封装方法的流程示意图。
图2～图13显示为本实用新型第一实施方式的双面扇出型晶圆级封装方法各步骤所呈现的结构示意图；
图13还显示为本实用新型第二实施方式的双面扇出型晶圆级封装结构示意图。
元件标号说明
100 载体
101 第一焊盘
200 重新布线层
201 金属布线层
202 第二焊盘
300 第一裸片
400 第二裸片
500 第一塑封层
501 通孔
502 电极凸块
5021 金属销
5022 辅助焊料球
5023 下金属化层
503 焊料球
600 钝化层
601 开口
700 第三裸片
800 第二塑封层
S1～S9 步骤
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1～图13，本实用新型的第一实施方式涉及一种双面扇出型晶圆级封装方法。需要说明的是，本实施方式中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施方式的双面扇出型晶圆级封装方法至少包括如下步骤：
步骤S1，提供一载体100，于载体100上形成至少两个第一焊盘101，如图2所示。
作为示例，载体100可以采用硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种材料或两种以上的复合材料。
作为示例，第一焊盘101可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
步骤S2，于载体100的上表面形成覆盖第一焊盘101上表面和侧壁的重新布线层200，如图3所示。
步骤S3，于重新布线层200的上表面附着第一裸片300和第二裸片400，且第一裸片300和第二裸片400分别与重新布线层200实现电性连接，如图4所示。
在本实施方式中，步骤S2的具体方法为：
步骤S201，于载体100的上表面形成覆盖第一焊盘101上表面和侧壁的介电层。
步骤S202，于介电层内形成能够与第一焊盘101实现电性连接的金属布线层201。
步骤S203，于介电层的上表面形成能够与金属布线层201实现电性连接的多个第二焊盘202，最终得到重新布线层200，如图3所示；其中，第一裸片300和第二裸片400分别附着于第二焊盘202的上表面，且通过第二焊盘202实现与重新布线层200的电性连接，如图4所示。
在本实施方式中，介电层采用低k介电材料。作为示例，介电层可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成介电层。
在本实施方式中，金属布线层201可以为单层金属层或多层金属层。作为示例，金属布 线层201可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，第二焊盘202可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
步骤S4，于重新布线层200的上表面形成包裹第一裸片300和第二裸片400的具有至少两个通孔501的第一塑封层500，如图5和图6所示。
在步骤S4中，首先于重新布线层200的上表面形成包裹第一裸片300和第二裸片400的第一塑封层500，如图5所示；然后于第一塑封层500上形成至少两个通孔501，如图6所示。
作为示例，第一塑封层500可以采用聚酰亚胺、硅胶以及环氧树脂中的一种固化材料，且第一塑封层500的形成可以采用旋涂工艺、注塑工艺、压缩成型工艺、印刷工艺、传递模塑工艺、液体密封剂固化成型工艺、以及真空层压工艺等。第一塑封层500可以有效保证第一裸片300和第二裸片400不受外界污染。
作为示例，通过控制第一塑封层500的成型工艺来控制第一塑封层500的厚度，无需后续再进行研磨工艺减薄其厚度，大大节约了工艺成本。
作为示例，通孔501的形成方法可以为激光打孔、机械打孔、深层离子刻蚀或其他合适的工艺。优选地，通孔501形成后需要进行清洗工艺，以保证通孔501内的洁净，防止污染。
步骤S5，于第一塑封层500上形成电极凸块502和钝化层600，其中，电极凸块502的一部分位于通孔501内，另一部分位于钝化层600内，如图7～图9所示。
在本实施方式中，电极凸块502至少包括底面带有辅助焊料球5022的金属销5021、覆盖于金属销5021顶面的下金属化层5023；步骤S5的具体方法为：
步骤S501，于第一塑封层500的通孔501内插入底部带有辅助焊料球5022的金属销5021，以使金属销5021通过辅助焊料球5022附着于重新布线层200上，同时使金属销5021的顶面与通孔501的顶面平齐，且金属销5021与重新布线层200实现电性连接，如图7所示。其中，金属销5021的形状、大小与通孔501相匹配，金属销5011插入通孔501后通过辅助焊料球5012附着于第二焊盘202上，以实现与重新布线层200的电性连接。
步骤S502，于第一塑封层500的上表面形成覆盖金属销5021顶面的钝化层600，如图8所示。需要说明的是，在本实施方式中，金属销5021的宽度略小于通孔501的宽度，以使金属销5021能顺利植入通孔501中，钝化层600在涂布过程中可以渗透到金属销5021与第一塑封层500的通孔501之间的间隙中，以填充孔隙并起到阻挡缓冲作用。
步骤S503，于钝化层600上形成开口601，以暴露金属销5021的顶面，如图8所示。
步骤S504，于开口601中形成覆盖金属销5021顶面的下金属化层5023，如图9所示，最终得到电极凸块502，如图9所示。
作为示例，辅助焊料球5022可以采用铜、铝、镍、金、银、锡、钛中的一种金属材料或两种以上的合金材料，优选银锡合金。
作为示例，下金属化层5023(Under Bump Metallization，UBM)可以是由一层导电层构成，也可以是由多层导电层构成，导电层可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料，并可以采用PVD、CVD、电镀、化学镀层或者其他金属沉积工艺制备。
作为示例，金属销5021可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，钝化层600可以采用氧化物(例如氧化硅)或者氮化物(例如氮化硅)材料，并可以采用CVD、APCVD等沉积工艺制备。
在步骤S5中，第一塑封层500结合电极凸块502和钝化层600，实现了通孔501的快速填充，相对于现有技术的通孔填充工艺，本实施方式的工艺可以应用于不断增加厚度(尤其是大于500μm)的塑封层中，因此对封装裸片的厚度无需进行限制，即使封装裸片的厚度很厚，也可以采用本实施方式的工艺实现通孔填充。并且，本实施方式的工艺更易制备，有利于简化工艺流程，降低成本，提高封装效率。
步骤S6，去除载体100，以暴露第一焊盘101的下表面，如图10所示。
作为示例，载体100可以采用研磨工艺、减薄工艺等进行去除。
步骤S7，于第一焊盘101的下表面附着第三裸片700，且第三裸片700通过第一焊盘101实现与重新布线层200的电性连接，如图11所示。
步骤S8，于重新布线层200的下表面形成包裹第三裸片700的第二塑封层800，如图12所示。
作为示例，第二塑封层800可以采用聚酰亚胺、硅胶以及环氧树脂中的一种固化材料，且第二塑封层800的形成可以采用旋涂工艺、注塑工艺、压缩成型工艺、印刷工艺、传递模塑工艺、液体密封剂固化成型工艺、以及真空层压工艺等。第二塑封层800可以有效保证第三裸片700不受外界污染。
作为示例，通过控制第二塑封层800的成型工艺来控制第二塑封层800的厚度，无需后续再进行研磨工艺减薄其厚度，大大节约了工艺成本。
步骤S9，于电极凸块502上形成焊料球503，如图13所示。
在本实施方式中，焊料球503形成于电极凸块502所包含的下金属化层5023上，如图13所示。
作为示例，焊料球503可以采用铜、铝、镍、金、银、锡、钛中的一种金属材料或两种以上的合金材料，优选银锡合金。
另外，在本实施方式中，第一裸片300、第二裸片400和第三裸片700可以包含实现任意功能的集成电路结构，并且它们的厚度不受本实施方式的封装方法的限制，可以是相同厚度，也可以是不同厚度。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。
请继续参阅图13，本实用新型第二实施方式涉及一种双面扇出型晶圆级封装结构，其至少包括：
至少两个第一焊盘101；
覆盖于第一焊盘101上表面和侧壁的重新布线层200；
附着于重新布线层200上表面的第一裸片300和第二裸片400，且第一裸片300和第二裸片400分别与重新布线层200实现电性连接；
形成于重新布线层200上表面的包裹第一裸片300和第二裸片400的具有至少两个通孔501的第一塑封层500；
形成于第一塑封层500上的电极凸块502和钝化层600，其中，电极凸块502的一部分位于通孔501内，另一部分位于钝化层600内；
附着于第一焊盘101下表面的第三裸片700，且第三裸片700通过第一焊盘101实现与重新布线层200的电性连接；
形成于重新布线层200下表面的包裹第三裸片700的第二塑封层800；以及
形成于电极凸块502上的焊料球503。
在本实施方式中，如图13所示，重新布线层200至少包括：
覆盖于第一焊盘101上表面和侧壁的介电层；
形成于介电层内的能够与第一焊盘101实现电性连接的金属布线层201；
形成于介电层上表面的能够与金属布线层201实现电性连接的多个第二焊盘202，最终得到重新布线层200；
其中，第一裸片300和第二裸片400分别附着于第二焊盘202的上表面，且通过第二焊盘202实现与重新布线层200的电性连接。
在本实施方式中，介电层采用低k介电材料。作为示例，介电层可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料。
在本实施方式中，金属布线层201可以为单层金属层或多层金属层。作为示例，金属布线层201可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
在本实施方式中，电极凸块502至少包括：
底面带有辅助焊料球5022的金属销5021；以及
覆盖于金属销5021顶面的下金属化层5023。
作为示例，第一塑封层500和第二塑封层800采用聚酰亚胺、硅胶以及环氧树脂中的一种固化材料。
本实施方式的双面扇出型晶圆级封装结构，采用电极凸块502通过通孔501直接附着于重新布线层200上，实现不断增加厚度(尤其是大于500μm)的塑封层上通孔的填充，从而可以实现更稳定的电连接，同时具有良好的封装效果，在半导体封装领域具有广泛的应用前景。
不难发现，本实施方式为与第一实施方式相对应的结构实施方式，第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。
综上所述，本实用新型的双面扇出型晶圆级封装结构，具有以下有益效果：本实用新型相对于现有技术，可以应用于不断增加厚度(尤其是大于500μm)的塑封层中，对封装裸片的厚度无需进行限制。并且，本实用新型更易制备，有利于简化工艺流程，降低成本，提高封装效率，提高集成度和成品率。并且，本实用新型的结构可以实现不断增加厚度(尤其是大于500μm)的塑封层上通孔的填充，从而可以实现更稳定的电连接，同时具有良好的封装效果，在半导体封装领域具有广泛的应用前景。
上述实施方式仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (6)
1.一种双面扇出型晶圆级封装结构，其特征在于，所述双面扇出型晶圆级封装结构至少包括：
至少两个第一焊盘；
覆盖于所述第一焊盘上表面和侧壁的重新布线层；
附着于所述重新布线层上表面的第一裸片和第二裸片，且所述第一裸片和所述第二裸片分别与所述重新布线层实现电性连接；
形成于所述重新布线层上表面的包裹所述第一裸片和所述第二裸片的具有至少两个通孔的第一塑封层；
形成于所述第一塑封层上的电极凸块和钝化层，其中，所述电极凸块的一部分位于所述通孔内，另一部分位于所述钝化层内；
附着于所述第一焊盘下表面的第三裸片，且所述第三裸片通过所述第一焊盘实现与所述重新布线层的电性连接；
形成于所述重新布线层下表面的包裹所述第三裸片的第二塑封层；以及
形成于所述电极凸块上的焊料球。
2.根据权利要求1所述的双面扇出型晶圆级封装结构，其特征在于，所述重新布线层至少包括：
覆盖于所述第一焊盘上表面和侧壁的介电层；
形成于所述介电层内的能够与所述第一焊盘实现电性连接的金属布线层，其中，所述金属布线层为单层金属层或多层金属层；
形成于所述介电层上表面的能够与所述金属布线层实现电性连接的多个第二焊盘，最终得到所述重新布线层；
其中，所述第一裸片和所述第二裸片分别附着于所述第二焊盘的上表面，且通过所述第二焊盘实现与所述重新布线层的电性连接。
3.根据权利要求2所述的双面扇出型晶圆级封装结构，其特征在于，所述介电层采用低k介电材料。
4.根据权利要求2所述的双面扇出型晶圆级封装结构，其特征在于，所述金属布线层采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
5.根据权利要求1所述的双面扇出型晶圆级封装结构，其特征在于，所述电极凸块至少包括：
底面带有辅助焊料球的金属销；以及
覆盖于所述金属销顶面的下金属化层。
6.根据权利要求1所述的双面扇出型晶圆级封装结构，其特征在于，所述第一塑封层和所述第二塑封层采用聚酰亚胺、硅胶以及环氧树脂中的一种固化材料。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720039593.1U CN206564243U (zh) | 2017-01-13 | 2017-01-13 | 一种双面扇出型晶圆级封装结构 |
| PCT/CN2017/095436 WO2018129908A1 (zh) | 2017-01-13 | 2017-08-01 | 一种双面扇出型晶圆级封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720039593.1U CN206564243U (zh) | 2017-01-13 | 2017-01-13 | 一种双面扇出型晶圆级封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206564243U true CN206564243U (zh) | 2017-10-17 |
Family
ID=60028662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720039593.1U Active CN206564243U (zh) | 2017-01-13 | 2017-01-13 | 一种双面扇出型晶圆级封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206564243U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106684006A (zh) * | 2017-01-13 | 2017-05-17 | 中芯长电半导体（江阴）有限公司 | 一种双面扇出型晶圆级封装方法及封装结构 |
-
2017
- 2017-01-13 CN CN201720039593.1U patent/CN206564243U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106684006A (zh) * | 2017-01-13 | 2017-05-17 | 中芯长电半导体（江阴）有限公司 | 一种双面扇出型晶圆级封装方法及封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106684006A (zh) | 一种双面扇出型晶圆级封装方法及封装结构 | |
| CN105118823A (zh) | 一种堆叠型芯片封装结构及封装方法 | |
| CN205039151U (zh) | 一种堆叠型芯片封装结构 | |
| CN107408547A (zh) | 扇出型系统级封装件及其形成方法 | |
| CN105140213A (zh) | 一种芯片封装结构及封装方法 | |
| CN107507821A (zh) | 集成图像传感器芯片及逻辑芯片的封装结构及封装方法 | |
| CN106783644A (zh) | 一种双面扇出型晶圆级封装方法及封装结构 | |
| CN107785339A (zh) | 3d芯片封装结构及其制备方法 | |
| CN107393910A (zh) | 扇出型系统级封装结构及其制备方法 | |
| CN206040641U (zh) | 半导体装置 | |
| CN107248509A (zh) | Emi防护的芯片封装结构及封装方法 | |
| CN107195551A (zh) | 扇出型叠层封装结构及其制备方法 | |
| CN107301983A (zh) | 扇出型封装结构及其制备方法 | |
| WO2018129908A1 (zh) | 一种双面扇出型晶圆级封装方法及封装结构 | |
| CN107452702A (zh) | 半导体芯片的封装结构及封装方法 | |
| CN104332456A (zh) | 晶圆级扇出型堆叠封装结构及其制造工艺 | |
| CN107393885A (zh) | 扇出型封装结构及其制备方法 | |
| CN207134348U (zh) | 三维系统级封装应用的内嵌扇出型硅转接板 | |
| CN107195625A (zh) | 双面塑封扇出型系统级叠层封装结构及其制备方法 | |
| CN206564243U (zh) | 一种双面扇出型晶圆级封装结构 | |
| CN207517662U (zh) | 扇出型封装结构 | |
| CN206564244U (zh) | 一种双面扇出型晶圆级封装结构 | |
| CN107611045A (zh) | 一种三维芯片封装结构及其封装方法 | |
| CN210296299U (zh) | 一种树脂型三维扇出集成封装结构 | |
| CN107425031A (zh) | 背照式cmos传感器的封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City) Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd. Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province Patentee before: SJ Semiconductor (Jiangyin) Corp. |
|
| CP03 | Change of name, title or address |