CN206341192U - 运算放大器 - Google Patents

运算放大器 Download PDF

Info

Publication number
CN206341192U
CN206341192U CN201621482035.4U CN201621482035U CN206341192U CN 206341192 U CN206341192 U CN 206341192U CN 201621482035 U CN201621482035 U CN 201621482035U CN 206341192 U CN206341192 U CN 206341192U
Authority
CN
China
Prior art keywords
coupled
terminal
stage
input
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201621482035.4U
Other languages
English (en)
Inventor
M·帕索蒂
R·祖尔拉
A·卡布里尼
G·托瑞利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN206341192U publication Critical patent/CN206341192U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45222—Indexing scheme relating to differential amplifiers the differential amplifier output being directly controlled by a feedback or feedforward circuit coupled at the output of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45174—Mirror types

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本实用新型涉及运算放大器。根据实施例，运算放大器包括：耦合在输入节点和中间节点之间的第一放大器级；耦合在中间节点和输出节点之间的第二放大器级；具有第一端子和第二端子的补偿电容器，第一端子耦合至中间节点；以及耦合在输出节点和第二端子之间的补偿放大器。补偿放大器具有大于1的正增益。

Description

运算放大器
技术领域
本实用新型总体地涉及运算放大器，并且在具体实施例中，涉及用于多级运算放大器的系统和方法。
背景技术
放大器是一种电子器件，其可以通过从电源获取能量并且在增加振幅的同时控制输出以匹配输入信号的形状来增加信号的功率。放大器被用于电子电路的多个方面，特别是被用于模拟电路的多个方面。放大器的一种特定类型是运算放大器(op-amp)。例如，op-amp可以被用于消费者级设备、工业级设备以及科学级设备中。op-amp可以作为部件被封装，或被用作更复杂的集成电路(IC)的元件。可以使用多种电路制造技术来实现op-amp，并且op-amp通常被制造为CMOS IC。通常使用具有或不具有补偿网络的一个或多个级来实现op-amp。各种op-amp的众多配置和实施方式通常与具体实施方式和预期用途相关。
未补偿的二级CMOS运算放大器的主要限制之一是第一和第二极点之间固有的小的频率间隔，引起不足的相位裕度并且导致闭环条件下的不稳定性。不同的频率补偿技术被使用来克服这个限制。最普及的技术是米勒补偿，其通过使用放置在op-amp第二级周围的补偿电容器实现极点分离。对于米勒补偿，由于在第一级的输出节点处增加的有效电容，主极点可以被移位到较低频率，而由于在足够高的频率处的第二级的减小的输出阻抗，非主极点被推到较高频率。米勒补偿通常产生右半平面(RHP)零点，这是由补偿电容器引入的前馈路径引起的。该零点的频率可以在op-amp的单位增益频率的相同数量级上，因为在CMOS技术中，两个级的跨导通常相似，这显著地降级了op-amp的相位裕度并且降低了稳定性。
存在与米勒补偿一起使用用于寻址RHP零点的不同技术。不同技术包括调零电阻器补偿(NRC)，电压缓冲器补偿(VBC)和电流缓冲器补偿(CBC)。调零电阻器补偿使用与补偿电容器串联连接的电阻器，将零点移至新频率。如果选择电阻器的适当的值，零点趋近于无穷大，并且因此减少了不稳定性问题。电流缓冲器补偿和电压缓冲器补偿(CBC和VBC)均通过切断由补偿电容器产生的前馈路径来防止RHP零点的形成，而不是重新定位RHP零点。
例如，电压缓冲器补偿包括在第二级的输出和补偿电容器的右板之间放置单位增益缓冲器，以使补偿电容器两端的信号电压与在标准米勒补偿的情况下相同。作为另一示例，电流缓冲器补偿包括在补偿电容器的左板(如在传统电路示意图中所描述的)和第一级的输出之间放置单位增益电流缓冲器，以使注入到后一个节点中的信号电流与在标准米勒补偿情况下相同。在一些情况下，电流缓冲器补偿允许获得较大的增益带宽积；然而，由于电流缓冲器的非零输入阻抗，电流缓冲器补偿的设计不像电压缓冲器补偿直接，这能够引起复数极点和共轭极点的形成，复数极点和共轭极点可以导致不稳定性。
实用新型内容
为了解决现有技术的这些和其他问题，本实用新型的目的旨在提供一种运算放大器，其能够通过在反馈补偿路径中引入增益级来增强用于多级运算放大器的电压缓冲器补偿。此外，还能够通过包括耦合至补偿电容器的正增益放大器的串联路径，提供围绕多级运算放大器的级到中间节点的反馈路径。进一步地，正增益放大器被引入来代替用于标准电压缓冲器补偿的标准单位增益缓冲器。该正增益级允许较小的补偿电容器的使用，并且关于常规电压缓冲器补偿，将非主极点移向较高频率，从而确保实施例运算放大器的较高的增益带宽积。
根据本实用新型的一个方面，运算放大器包括：第一放大器级，被耦合在输入节点和中间节点之间；第二放大器级，被耦合在所述中间节点和输出节点之间；补偿电容器，具有第一端子和第二端子，所述第一端子被耦合至所述中间节点；以及补偿放大器，被耦合在所述输出节点和所述第二端子之间，所述补偿放大器具有大于1的正增益。
在一个实施例中，所述补偿放大器包括：电流镜，被耦合至所述第二端子；输入元件，被耦合在所述输出节点和所述电流镜之间；以及传导元件，被耦合至所述第二端子，其中所述传导元件通过所述电流镜被耦合至所述输入元件。
在一个实施例中，所述电流镜包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管根据尺寸比率被设定尺寸，其中所述尺寸比率大于1。
在一个实施例中，所述输入元件具有跨导，并且所述传导元件具有电导，并且所述跨导与所述电导的比率大于1。
在一个实施例中，运算放大器还包括从所述输入节点被耦合至所述输出节点的电阻分压器电路。
在一个实施例中，所述补偿放大器通过所述电阻分压器电路被耦合至所述输出节点。
在一个实施例中，所述补偿放大器被直接地连接至所述输出节点。
在一个实施例中，所述第一放大器级包括差分输入、单端输出放大器；以及所述第二放大器级包括单端输入、单端输出放大器。
在一个实施例中，运算放大器还包括：第三放大器级，从所述中间节点被耦合至所述第二放大器级的输入；以及附加补偿电容器，被耦合在所述输出节点和所述第二放大器级的所述输入之间。
在一个实施例中，运算放大器还包括：第三放大器级，从所述第一放大器级的输出被耦合至所述中间节点；以及附加补偿电容器，被耦合在所述输出节点和所述第三放大器级的输入之间。
根据本实用新型的另一方面，运算放大器包括：差分输入级，包括非反相输入端子、反相输入端子和输出端子；单端增益级，包括输入端子和输出端子，所述输入端子被耦合至所述差分输入级的所述输出端子；补偿电容器，包括第一端子和第二端子，所述第一端子被耦合至所述单端增益级的所述输入端子；以及补偿增益级，包括被耦合至所述单端增益级的所述输出端子的输入端子和被耦合至所述补偿电容器的所述第二端子的输出端子，所述补偿增益级具有大于1的正增益。
在一个实施例中，所述补偿增益级包括：第一电流镜，包括从供电轨到第一分支节点的第一电流分支和从所述供电轨到第二分支节点的第二电流分支，所述第二分支节点被耦合至所述补偿电容器的所述第二端子；二极管连接的晶体管，包括从所述第二分支节点耦合至参考节点的传导路径；以及第一输入晶体管，包括与所述第一电流分支串联地耦合的传导路径和被耦合至所述补偿增益级的所述输入端子的控制端子。
在一个实施例中，所述补偿增益级包括与所述差分输入级共享的晶体管。
在一个实施例中，所述补偿增益级与所述差分输入级分离并且不包括所共享的晶体管。
在一个实施例中，所述第一电流镜包括第一电流镜晶体管和第二电流镜晶体管，所述第一电流镜晶体管和所述第二电流镜晶体管根据尺寸比率被设定尺寸，所述尺寸比率大于1。
在一个实施例中，所述补偿增益级的所述输入端子通过电阻分压器电路被耦合至所述单端增益级的所述输出端子。
在一个实施例中，所述差分输入级包括：第二电流镜，包括从供电轨到第三分支节点的第三电流分支和从所述供电轨到第四分支节点的第四电流分支，所述第四分支节点被耦合至所述差分输入级的所述输出端子；第二输入晶体管，包括与所述第三电流分支串联地耦合的传导路径和被耦合至所述差分输入级的所述反相输入端子的控制端子；以及第三输入晶体管，包括与第四电流分支串联耦合的传导路径和被耦合至所述差分输入级的所述非反相输入端子的控制端子。
在一个实施例中，所述差分输入级进一步包括偏压晶体管，所述偏压晶体管包括被耦合至所述第二输入晶体管的所述传导路径并且被耦合至所述第三输入晶体管的所述传导路径的传导路径以及被耦合至偏压节点的控制端子。
在一个实施例中，所述单端增益级包括：放大晶体管，包括从供电轨被耦合至所述单端增益级的所述输出端子的传导路径和被耦合至所述单端增益级的所述输入端子的控制端子；以及偏压晶体管，包括从所述单端增益级的所述输出端子被耦合至参考节点的传导路径和被耦合至偏压节点的控制端子。
在一个实施例中，运算放大器还包括电阻分压器电路，其中所述补偿增益级包括差分输入、单端输出放大器，所述差分输入、单端输出放大器包括：被耦合至带隙电压参考节点的非反相输入端子，被耦合至所述补偿增益级的所述输入端子的反相输入端子，以及被耦合至所述补偿增益级的所述输出端子的单端输出端子，并且所述补偿增益级的所述输入端子通过所述电阻分压器电路被耦合至所述单端增益级的所述输出端子。
在一个实施例中，运算放大器还包括附加放大器级，其中所述差分输入级的所述输出端子通过所述附加放大器级被耦合至所述单端增益级的所述输入端子；以及附加补偿电容器，被耦合在所述单端增益级的所述输出端子和所述附加放大器级的输入端子之间。
在一个实施例中，运算放大器还包括：附加放大器级，包括输入端子和输出端子，所述输入端子被耦合至所述单端增益级的所述输出端子；以及附加补偿电容器，被耦合在所述附加放大器级的所述输出端子和所述附加放大器级的所述输入端子之间，其中所述补偿增益级的所述输入端子通过所述附加补偿电容器被耦合至所述单端增益级的所述输出端子。
根据本实用新型的又一方面，运算放大器包括：差分输入级，所述差分输入级包括：第一电流镜，包括从供电轨到第一分支节点的第一电流分支和从所述供电轨到第二分支节点的第二电流分支，所述第二分支节点被耦合至所述差分输入级的输出端子，第一输入晶体管，包括与所述第一电流分支串联耦合的传导路径和耦合至所述差分输入级的反相输入端子的控制端子，以及第二输入晶体管，包括与所述第二电流分支串联耦合的传导路径和耦合至所述差分输入级的非反相输入端子的控制端子；单端增益级，所述单端增益级包括：放大晶体管，包括从供电轨被耦合至所述单端增益级的输出端子的传导路径和被耦合至所述单端增益级的输入端子的控制端子，其中所述单端增益级的所述输入端子被耦合至所述差分输入级的所述输出端子，以及偏压晶体管，包括从所述单端增益级的所述输出端子被耦合至第一参考节点的传导路径和耦合至偏压节点的控制端子；补偿电容器，包括第一端子和第二端子，所述第一端子被耦合至所述单端增益级的所述输入端子；以及具有大于1的正增益的补偿增益级，所述补偿增益级包括：第二电流镜，包括从所述供电轨到第三分支节点的第三电流分支和从所述供电轨到第四分支节点的第四电流分支，所述第四分支节点被耦合至所述补偿增益级的输出端子，其中所述补偿增益级的所述输出端子被耦合至所述补偿电容器的所述第二端子，二极管连接的晶体管，包括从所述第四分支节点被耦合至第二参考节点的传导路径，以及第三输入晶体管，包括与所述第三电流分支串联地耦合的传导路径和被耦合至所述补偿增益级的输入端子的控制端子，其中所述补偿增益级的所述输入端子被耦合至所述单端增益级的所述输出端子。
在一个实施例中，所述第一电流镜和所述第二电流镜包括重叠元件，使得所述第一电流分支和所述第三电流分支是单个共享电流分支，
所述第一分支节点和所述第三分支节点是单个共享分支节点，并且所述第一输入晶体管和所述第三输入晶体管是单个共享输入晶体管，所述单个共享输入晶体管具有耦合至所述差分输入级的所述反相输入端子并且被耦合至所述补偿增益级的所述输入端子的控制端子。
在一个实施例中，所述差分输入级的所述反相输入端子通过第一电阻器被耦合至第三参考节点，所述补偿增益级的所述输入端子通过第二电阻器被耦合至所述单端增益级的所述输出端子，并且所述第一电阻器和所述第二电阻器形成电阻分压器电路。
在一个实施例中，所述第一参考节点、所述第二参考节点和所述第三参考节点各自被耦合至相同的参考电压。
在一个实施例中，运算放大器还包括：附加放大器级，其中所述差分输入级的所述输出端子通过所述附加放大器级被耦合至所述单端增益级的所述输入端子；以及附加补偿电容器，被耦合在所述单端增益级的所述输出端子和所述附加放大器级的输入端子之间。
在一个实施例中，运算放大器还包括：附加放大器级，包括输入端子和输出端子，所述输入端子被耦合至所述单端增益级的所述输出端子；以及
附加补偿电容器，被耦合在所述附加放大器级的所述输出端子和所述附加放大器级的所述输入端子之间，其中所述补偿增益级的所述输入端子通过所述附加补偿电容器被耦合至所述单端增益级的所述输出端子。
本实用新型的运算放大器，能够通过在反馈补偿路径中引入增益级来增强用于多级运算放大器的电压缓冲器补偿。此外，还能够通过包括耦合至补偿电容器的正增益放大器的串联路径，提供围绕多级运算放大器的级到中间节点的反馈路径。进一步地，正增益放大器被引入来代替用于标准电压缓冲器补偿的标准单位增益缓冲器。该正增益级允许较小的补偿电容器的使用，并且关于常规电压缓冲器补偿，将非主极点移向较高频率，从而确保实施例运算放大器的较高的增益带宽积。
附图说明
为了更完整地理解本实用新型及其优点，现在参考结合附图进行的以下描述，其中：
图1A和图1B图示了实施例运算放大器的框图和电路示意图；
图2A、图2B和图2C图示了另一实施例运算放大器的框图和电路示意图；
图3A和图3B图示了实施例运算放大器和相应的小信号等效模型的示意图；
图4A和图4B图示了模拟运算放大器的波特图；
图5A、图5B、图5C、图5D和图5E图示了附加实施例运算放大器的框图；以及
图6A和图6B图示了另一实施例运算放大器的框图和电路示意图。
除非另有说明，不同附图中的对应数字和符号通常指示对应的部分。附图被绘制以清楚地图示实施例的相关方面，并且附图不一定按比例绘制。
具体实施方式
下面详细讨论各种实施例的制造和使用。然而，应当理解，本文所描述的各种实施例可应用在各种各样的特定情景中。所讨论的具体实施例仅仅说明了制造和使用各种实施例的具体方式，并且不应被解释为限制范围。
说明书关于在特定情境中的各种实施例来进行描述，即放大器，更具体地，运算放大器(op-amp)。本文描述的各种实施例中的一些包括多级op-amp、用于op-amp的补偿、用于多级op-amp的电压缓冲器补偿、以及用于多级op-amp的电压补偿中的正增益放大器。在其它实施例中，方面还可以应用于涉及根据本领域已知的任何方式的任何类型的放大器或补偿反馈电路的其它应用。
根据各种实施例，通过在反馈补偿路径中引入增益级来增强用于多级op-amp的电压缓冲器补偿。在各种实施例中，通过包括耦合至补偿电容器的正增益放大器的串联路径，提供围绕多级op-amp的级到中间节点的反馈路径。在一些实施例中，正增益放大器被引入来代替用于标准电压缓冲器补偿的标准单位增益缓冲器。根据各种实施例，正增益级允许较小的补偿电容器的使用(通过增加有效电容)，并且关于常规电压缓冲器补偿，将非主极点移向较高频率，从而确保实施例op-amp的较高的增益带宽积。
图1A和1B图示了实施例运算放大器(op-amp)100的框图和电路示意图，运算放大器100包括差分输入级102、负增益级104、正增益补偿级106、补偿电容器108(具有电容CC)和负载电容110(具有电容CL)。根据各种实施例，op-amp 100是包括差分输入级102和负增益级104的二级op-amp，其中通过补偿电容器108和正增益补偿级106提供频率补偿，补偿电容器108和正增益补偿级106从输出节点VOUT(其相应地具有电压VOUT)被串联地耦合至中间节点V1(其相应地具有电压V1)。常规电压缓冲器补偿技术包括具有单位增益的电压缓冲器和补偿电容器的频率补偿串联路径。相反，根据各种实施例，正增益补偿级106具有大于1的正增益K。在一些各种实施例中，正增益K大于或等于2且小于或等于50。在具体实施例中，正增益K大于或等于5且小于或等于25。
根据各种实施例，包括具有正增益K的正增益补偿级106可以提供各种有益效果。例如，中间节点V1处的有效电容通过正增益K的因子而被增加。因此，实现正增益补偿级106可以使得能够使用尺寸上较小的补偿电容器108(其导致节约用于集成实施例的半导体裸片面积)，同时在中间节点V1处维持相同的有效补偿电容。作为另一示例，正增益补偿级106可以附加地将非主极点的位置移位到较高频率，这允许使用较小的补偿电容器，从而增加op-amp 100的运算的增益带宽积，这是包括正增益补偿级106的意外结果。此外，正增益补偿级106有助于防止右半平面(RHP)零点的形成。下面例如参考图3A、图3B、图4A和图4B进一步描述实施例op-amp的特性的各种细节和分析。
差分输入级102具有耦合至总体放大器的非反相输入节点的反相输入端子V+、耦合至总体放大器的反相输入节点的非反相输入端子V-、以及耦合至中间节点V1的输出端子。在各种实施例中，电容C1是差分输入级102的总负载电容(不包括补偿电容CC的贡献)，并且包括差分输入级102的输出电容和负增益级104的输入电容。类似地，负增益级104具有耦合至中间节点V1的输入端子和耦合至输出节点VOUT的输出端子，输出节点VOUT具有由负载电容110表示的电容CL。Op-amp 100是具有两级(差分输入级102和负增益级104)的实施例的实现。在其它实施例中，可以包括任意数量的级，并且在不同实施例中，各个级可以包括差分级、负增益级或正增益级。下面描述附加的示例性实施例。
图1B图示了op-amp 100的一个实施例的电路级的实施方式。在各种实施例中，op-amp 100可使用CMOS技术来实施。在备选实施例中，op-amp 100可以使用任何类型的IC制造工艺或离散元件来实施。在各种实施例中，正增益补偿级106的正增益K被精确设置，并且带宽被实施为足够宽以将非主极点移位到目标频率值(基于具体实施例的实施方式的期望的增益带宽积规格)。在具体实施例中，基于非主极点，正增益补偿级106的带宽被设置为大于op-amp 100的增益带宽积的最高频率。
根据一些实施例，使用包括晶体管PB1、PB2、NB1和NB2的开环方案来实施正增益补偿级106，晶体管PB1、PB2、NB1和NB2从晶体管P3和N4之间的输出节点VOUT耦合至补偿电容器108的第二端子(例如，图1B中示意性示出的底板)。负增益级104包括晶体管P3和N4，并且补偿电容器108的第一端子(例如，图1B中的示意性示出的顶板)耦合至中间节点V1处的晶体管P3的栅极。差分输入级102包括差分输入晶体管N1和N2，差分输入晶体管N1和N2耦合至由晶体管P1和P2形成的并且由偏压晶体管N3偏置的电流镜的两个分支，偏压晶体管N3具有耦合至偏压节点VB(其对应地具有电压VB)的栅极。输入晶体管N1和N2的栅极分别耦合至反相输入节点V-和非反相输入节点V+。差分输入级102、正增益补偿级106和负增益级104中的每一个被耦合在具有正电源参考电压VDD和低电源参考电压(其可以是接地GND)的供电轨之间。
在各种实施例中，由晶体管NB1中的电压VOUT产生的信号电流通过晶体管PB1和PB2镜像到二极管连接的晶体管NB2，从而在二极管连接的晶体管NB2的漏极/栅极端子处产生具有增益因子K的信号电压，
其中gmNB1是晶体管NB1的跨导，gmNB2是二极管连接的晶体管NB2的跨导，并且N是晶体管PB2到PB1的尺寸比N：1。在各种这样的实施例中，可以通过设置镜像因子N和/或晶体管NB1和NB2的跨导比率来调节K。在具体实施例中，镜像因子N和跨导比率均通过正增益补偿级106的布局设计来高精度调整。
图2A、图2B和图2C图示了另一实施例运算放大器的框图和电路示意图。具体地，图2A图示了op-amp 120的框图，以及图2B和图2C图示了实施例op-amp 121a和121b的电路示意图，op-amp 121a和121b是op-amp 120的两个实施例电路级的实施方式。根据各种实施例，如上文参考图1A和图1B中的op-amp100所描述的，op-amp 120包括差分输入级102、负增益级104、补偿电容器108和负载电容110。op-amp 120还包括正增益补偿级122以及电阻器124和126。在各种实施例中，如上文参考图1A和图1B中的正增益补偿级106所描述的，正增益补偿级122包括正增益K和以相似方式的功能。在这样的实施例中，根据使用(如图2A和图2C所示的)差分输入放大器级的具体实施例或使用(如图2B所示的)合并设计的具体实施例来实现正增益补偿级122。
在各种这样的实施例中，正增益补偿级122是差分输入放大器，该差分输入放大器具有耦合至反相输入节点V-的正端子、耦合至带隙参考节点VBG(其相应地具有电压VBG)的负端子，以及耦合至补偿电容器108的输出端子。在各种另外的实施例中，带隙参考节点VBG可以被提供为任何类型的参考电压节点，并且在备选实施例中，带隙参考节点VBG不由带隙参考电路提供。差分输入级102还具有耦合至反相输入节点V-的正端子和耦合至带隙节点VBG的负端子。
根据各种实施例，电阻器124和126作为电阻分压器电路被耦合在反相输入节点V-和输出节点VOUT之间。在具体实施例中，电阻器124从低电源参考电压(其可以是接地GND)耦合至反相输入节点V-，并且电阻器126从反相输入节点V-耦合至输出节点VOUT。在各种实施例中，电阻器124具有电阻值R1，并且电阻器126具有电阻值R2。
根据各种实施例，如上文参考图2A所描述的，图2B和图2C所示的op-amp 121a和op-amp 121b是op-amp 120的两个实施例电路级的实施方式。如上文参考图1B类似地描述的，根据各种实施例，差分输入级102包括晶体管N1、N2、P1、P2和N3。如上文参考图1B类似地描述的，类似地，负增益级104包括晶体管P3和N4。
根据具体实施例，图2B中的op-amp 121a包括正增益补偿级122，正增益补偿级122被实现为具有差分输入级102的重叠增益级。在这样的实施例中，正增益补偿级122包括晶体管N1、P1作为第一电流分支，具有来自晶体管N3的偏置，晶体管PB和NB作为第二电流分支，其中晶体管NB是二极管连接的。第一电流分支通过由晶体管P1和PB形成的电流镜耦合至第二电流分支。在这样的实施例中，基于通过由电阻器124和126形成的电阻分压器电路到输出节点VOUT的耦合来控制晶体管N1的栅极。在类似于上文参考图1B所述的机制中，晶体管N1中的信号电流通过晶体管P1和PB被镜像到二极管连接的晶体管NB，从而在NB的漏极/栅极端子处生成具有增益因子K的信号电压，
其中gmN1是晶体管N1的跨导，gmNB是二极管连接的晶体管NB的跨导，并且N是晶体管PB到晶体管P1的尺寸比N：1，并且由于电阻器124、电阻器126以及差分对(由被晶体管N3偏置的晶体管N1和N2组成)的存在，而存在增益因子K的修改。在这样的实施例中，晶体管N1、P1、N2、P2和N3在正增益补偿级122和差分输入级102之间共享。
根据其它具体实施例，图2C中的op-amp 121b包括被实施为非重叠差分增益级的正增益补偿级122。在这样的实施例中，正增益补偿级122包括具有晶体管NB1和NB3的差分输入级，晶体管NB1和NB3被电流源128偏置。正增益补偿级122的差分输入级包括具有晶体管NB3的第一分支，晶体管NB3具有耦合至带隙电压节点VBG的栅极，晶体管NB3从具有正电源参考电压VDD的供电轨与二极管连接的晶体管PB3串联耦合。正增益补偿级122的差分输入级包括具有晶体管NB1的第二分支，晶体管NB1具有耦合至反相输入节点V-的栅极，晶体管NB1与正增益补偿级122中的电流镜的第一电流分支串联耦合，正增益补偿级122包括晶体管PB1和PB2。正增益补偿级122中的电流镜的第二电流分支耦合至二极管连接的晶体管NB2和补偿电容器108。
在这样的实施例中，正增益补偿级122包括如上文参考图2A所描述的差分输入正增益结构，并且不包括重叠部件，作为参考图2B所描述的实施例的备选。根据各种实施例，如上文参考图2A和图2B所描述的，输出节点VOUT可以通过由电阻器124和电阻器126形成的电阻分压器电路耦合至反相输入节点V-。在类似于上文参照图1B和2B所描述的机制中，晶体管NB1中的信号电流通过晶体管PB1和PB2被镜像到二极管连接的晶体管NB2，从而在二极管连接的晶体管NB2的漏极/栅极端子处产生具有增益因子K的信号电压，
其中gmNB1是晶体管NB1的跨导，gmNB2是二极管连接的晶体管NB2的跨导，并且N是晶体管PB2到PB1的尺寸比N：1。如上文参照图2B所描述的，当包括电阻器124和电阻器126时，可以存在对R1/(R1+R2)的增益因子K的修改。
在各种实施例中，具体参考op-amp 120、op-amp 121a和op-amp 121b，反相输入节点V-可以操作为虚拟接地，虚拟接地是由电阻器124和电阻器126形成的电阻分压器电路产生的负反馈回路的结果。在这样的实施例中，反相输入节点V-的电压被保持等于带隙参考节点VBG处的电压。在具体这样的实施例中，由于由电阻器124和电阻器126形成的电阻分压器电路，输出电压VOUT可以是带隙参考节点VBG处的电压的被放大版本。在这样的特定实施例中，由电阻器124和电阻器126形成的电阻分压器电路提供用于正增益补偿级122的反馈路径，并且允许正增益补偿级122的输入以避免到输出节点VOUT的直接连接。
图3A和图3B图示了实施例运算放大器(op-amp)100和对应的小信号等效模型200的示意图。根据各种实施例，op-amp 100包括如上文参考图1A和图1B所描述的结构和元件，但是被图示为具有正增益补偿级106的混合示意图，正增益补偿级106被图示为功能块。在这样的实施例中，(在输出节点VOUT处的)输出电压VOUT在被施加到补偿电容器108的顶板之前乘以正增益因子K，这增强了米勒效应，并且因此通过附加因子K增加了补偿电容CC的有效值。
根据各种实施例，如图3B所示出的，小信号等效模型200包括等效电阻202和204(具有电阻值r1和r2)、中间等效电容212(具有电容值C1)、补偿电容器108、正增益补偿级106、输出电容210(具有电容值COUT)以及可变电流源206和208(分别具有电流值gm1·VIN和gm2·V1，其中VIN＝V+-V-)。在这样的实施例中，电容值C1对应于中间节点V1处的总电容(不包括补偿电容CC的贡献)，电阻值r1对应于差分输入级102的等效输出电阻，电阻值r2对应于负增益级104的等效输出电阻，电容值COUT对应于节点输出VOUT处的总电容，并且电流值gm1*VIN和gm2*V1是分别被用于将差分对晶体管P1和P2以及晶体管P3建模的电压控制的电流源。
在这样的实施例中，小信号等效模型200具有两个极点，两个极点分别与第一级的输出、差分输入级102的输出以及第二级的输出、负增益级104的输出相关联。使用假设K·r2·gm2＞＞1，CC＞＞COUT/K·r2·gm2和CC＞＞C1，第一个主极点频率由以下表达式给出：
并且第二非主极点频率由以下表达式给出：
在各种这样的实施例中，正增益补偿级106增强米勒效应，其将主极点ωp1推到相对于使用单位增益电压缓冲器补偿的标准米勒补偿的K倍更低的频率。此外，增益带宽积由表达式ω0＝gm1/(K·CC)给出。从非主极点ωp2的表达式可以看出，与使用单位增益电压缓冲器补偿的标准米勒补偿相比，第二非主极点ωp2通过因子K·CC/(C1+CC)被移动到更高的频率。在这样的实施例中，在足够高的频率，在示意性示出的补偿电容器108的顶板处的信号电压基本上等于VOUT×K×CC/(C1+CC)。如上文所假设的，比率值CC/(C1+CC)的值可以接近于单位1，因为通常CC>>C1。使用该近似用于CC/(C1+CC)的比率，第二非主极点ωp2的表达式可以简化为：
在各种这样的实施例中，从第一主极点ωp1和第二非主极点ωp2的表达式可以看出，第一极点和第二极点之间的频率间隔通过附加的因子K2被增加，如下式所示：
此外，在足够高的频率，第一级的有效负载电容、差分输入级102的有效负载电容以及第二级的有效输出电导同时通过因子K被增加。在这样的实施例中，可以在第二非主极点ωp2与增益带宽积ω0的比率(即，ωp2/ω0)中看出这种增加，该比率通过因子K2被增加：
基于该比率ωp2/ω0，可以看出，对于ω0的给定目标值，对补偿电容器108的电容CC的相同值，使用大于单位1的增益因子K，导致ωp2/ω0比率的更高值，并且因此导致op-amp 100的更好的稳定性。此外，在其它实施例中，小于(大于K的)因子的电容CC的值可以用于ωp2/ω0比率的相同目标值，这允许实现具有较小硅面积的op-amp 100的较大的单位增益频率(即，较大的增益带宽积)。
根据各种实施例，在补偿路径中包括正增益补偿级106增加了补偿路径的实施方式的自由度。在这样的实施例中，为了实现ω0的给定目标值的频率补偿并且因此实现ωp2的给定目标值的频率补偿(其中，后一值可以被设置为相位裕度的函数：ωp2＝m·ω0，其中m>1)，乘积K·gm2被设置为等于m·ω0·COUT。在这样的实施例中，补偿电容器108的电容CC的值根据以下表达式设置：
根据这样的实施例，与使用单位增益电压缓冲器补偿的标准米勒补偿相比，利用K2分之一倍的电容CC实现K倍的增益带宽积。
根据各种具体实施例，正增益K的值被上极限限制。在一些具体实施例中，正增益K可以根据以下表达式设置：
在特定实施例中，当K的值超过上述范围时，第二非主极点ωp2可以关于先前引入的公式移位到较低频率，这又减小了增益带宽积所允许的上限。根据一些示例实施例，正增益K大于或等于2并且小于或等于50。在特定实施例中，正增益K大于或等于5且小于或等于25，例如在5和10之间。
图4A和4B图示了模拟运算放大器的波特图。根据各种实施例，图4A图示了如图1B所示的op-amp 100的模拟频率响应，op-amp 100使用理想放大缓冲器作为op-amp补偿网络中的正增益补偿级。在这样的实施例中，使用理想放大缓冲器去除实际缓冲器的非理想性(例如，有限带宽、非零输出电阻和电容)。在特定实施例中，图4A图示了op-amp的三个不同实例的模拟幅度(上图，V dB)和相位(下图，V deg)。具体地，幅度曲线220和相位曲线222(虚线)图示了理想电压-缓冲器补偿方案，其中K＝1和CC＝15.5pF；幅度曲线224和相位曲线226(虚线)图示了所提出的理想增强型电压-缓冲器补偿方案，其中K＝3.5和CC＝1.27pF；以及幅度曲线228和相位曲线230(实线)图示了所提出的理想增强型电压-缓冲器补偿方案，其中K＝7和CC＝0.316pF。在每个实施例模拟中，所有其它电路参数(特别地包括gm1，gm2，r1，r2，COUT和C1)保持一致。
因此，实现实施例补偿技术的各种实施例op-amp可以提供由增益因子K增强的增益带宽积，其中补偿电容器尺寸由系数K2减小用于正增益K。此外，基于正增益K，第一(主)极点和第二(非主)极点可以被进一步移位分开。
根据各种实施例，图4B图示了使用用于放大缓冲器的晶体管级模型作为op-amp补偿网络中的正增益补偿级的模拟频率响应。例如，图4B可以对应于上文参考图1B中的op-amp 100所描述的晶体管级实施方案。在特定实施例中，图4B图示了op-amp的三个不同实例的模拟幅度(上图，V dB)和相位(下图，V deg)。具体地，幅度曲线232和相位曲线234(虚线)图示了的电压-缓冲器补偿方案，其中K＝1和CC＝15.5pF；幅度曲线236和相位曲线238(虚线)图示了所提出的增强型电压-缓冲器补偿方案，其中K＝3.47和CC＝1.29pF；以及幅度曲线240和相位曲线242(实线)图示了所提出的增强型电压-缓冲器补偿方案，其中K＝7.2和CC＝0.299pF。
在上文中主要参考具有两个级(例如，图1A和图1B中的差分输入级102和负增益级104)的多级op-amp来提供描述。根据各种实施例，op-amp包括任意数量的级，例如二级，三级或更多级。图5A、图5B、图5C、图5D和图5E图示了具有三级的附加实施例运算放大器(op-amp)的框图。
图5A图示了实施例op-amp 300a的框图，实施例op-amp 300a包括差分输入级302、正增益级304、负增益级308和正增益补偿级306。根据各种实施例，op-amp 300a可以包括两个补偿电容器312和314，补偿电容器312和314分别具有补偿电容CC1和CC2。在这样的实施例中，正增益补偿级306从输出节点VOUT耦合至补偿电容器312的第二端子(例如，图5A中示意性示出的底板)，其中补偿电容器312的第一端子(例如，图5A中示意性示出的顶板)耦合至中间节点V1。输出节点VOUT还通过补偿电容器314耦合至中间节点V2，补偿电容器314具有耦合至中间节点V2的第一端子和耦合至输出节点VOUT的第二端子。在各种实施例中，可以如上文参考其它附图中的正增益级106或122类似地描述的来实现正增益级306。
根据各种实施例，差分输入级302具有耦合至反相输入节点V-的非反相输入端子、耦合至非反相输入节点V+的反相输入端子和耦合至中间节点V1的输出端子。正增益级304具有耦合至中间节点V1的输入端子和耦合至中间节点V2的输出端子。负增益级308具有耦合至中间节点V2的输入端子和耦合至输出节点VOUT的输出端子，输出节点VOUT也耦合至负载电容310(其具有负载电容CL)。在各种实施例中，电容C1是不包括补偿电容CC1贡献的差分输入级302的总负载电容，并且包括差分输入级302的输出电容和正增益级304的输入电容；并且电容C2是不包括补偿电容CC2贡献的正增益级304的总负载电容，并且包括正增益级304的输出电容和负增益级308的输入电容。
图5B图示了实施例op-amp 300b的框图，实施例op-amp 300b包括差分输入级302、正增益级304、负增益级308和正增益补偿级306。根据各种实施例，op-amp 300b包括正增益补偿级306，正增益补偿级306从输出节点VOUT耦合至补偿电容器314的第二端子，补偿电容器314具有耦合至中间节点V2第一端子。输出节点VOUT还通过补偿电容器312耦合至中间节点V1，补偿电容器312具有耦合至中间节点V1的第一端子和耦合至输出节点VOUT的第二端子。
图5C图示了实施例op-amp 300c的框图，实施例op-amp 300c包括差分输入级302、正增益级304、负增益级308、正增益补偿级307a和正增益补偿级307b。根据各种实施例，op-amp 300c包括两个正增益补偿级307a和307b，正增益补偿级307a和307b可以以与正增益补偿级306类似的方式实现。在这样的实施例中，正增益补偿级307a从输出节点VOUT耦合至补偿电容器314的第二端子，补偿电容器314具有耦合至中间节点V2的第一端子。正增益补偿级307b从输出节点VOUT耦合至补偿电容器312的第二端子，补偿电容器312具有耦合至中间节点V1第一端子。
图5D图示了实施例op-amp 300d的框图，实施例op-amp 300d包括差分输入级302、正增益级304、负增益级308、正增益补偿级307a和正增益补偿级307b。根据各种实施例，正增益补偿级307a从输出节点VOUT耦合至补偿电容器314的第二端子，补偿电容器314具有耦合至中间节点V2第一端子。正增益补偿级307b从补偿电容器314的第二端子和正增益补偿级307a的输出端子耦合至补偿电容器312的第二端子，补偿电容器312具有耦合至中间节点V1的第一端子。
图5E图示了实施例op-amp 300e的框图，实施例op-amp 300e包括差分输入级302、正增益级304、负增益级308和正增益补偿级306。根据各种实施例，正增益补偿级306从输出节点VOUT耦合至补偿电容器314的第二端子和补偿电容器312的第二端子，补偿电容器314具有耦合至中间节点V2的第一端子，补偿电容器312具有耦合至中间节点V1第一端子。
根据各种实施例，差分输入级302、负增益级308和正增益补偿级306的实施方式可以如上文参考图1A、图1B、图2A、图2B和图2C中的类似元件所类似地描述的来执行。在各种实施例中，正增益级304可使用具有修改的类似元件或本领域技术人员将容易理解的其它已知实施方式来实现。在其它实施例中，可以包括对本领域技术人员显而易见的各种修改和附加。下面参照图6A和图6B描述其它示例性实施例。在附加的实施例中，设想了对本领域技术人员显而易见的本文所描述的具体实施例的修改、附加、重布置和组合。例如，各种附加实施例包括具有四级、五级或更多级的多级op-amp，并且每级可以具有差分输入或单端输入以及差分输出或单端输出。
图6A和图6B图示了另一实施例运算放大器(op-amp)300f的框图和电路示意图，op-amp 300f包括差分输入级302、正增益级304、负增益级308和正增益补偿级320。根据各种实施例，op-amp 300f包括为差分输入正增益放大器的正增益补偿级320，该差分输入正增益放大器可以是作为差分输入放大器的正增益补偿级306的一个具体的另外实施例的实现。在特定实施例中，正增益补偿级320可如上文结合图2C中的正增益补偿级122所描述的来实现。
在各种实施例中，正增益补偿级320从反相输入节点V-耦合至补偿电容器312的第二端子，该补偿电容器312具有耦合至中间节点V1第一端子。在这样的实施例中，正增益补偿级320的非反相输入端子耦合至反相输入节点V-，并且正增益补偿级320的负端子耦合至带隙参考节点VBG。如上文参考图2A、图2B和图2C中的电阻器124和126所描述的，反相输入节点V-还通过由电阻器316和318形成的电阻分压器电路耦合至输出节点VOUT。输出节点VOUT还通过补偿电容器314耦合至中间节点V2，补偿电容器314具有耦合至中间节点V2的第一端子和耦合至输出节点VOUT的第二端子。
根据各种实施例，图6B图示了op-amp 300f的电路级实施方式。在这样的实施例中，正增益补偿级320包括具有晶体管NB1和NB3的差分输入级；具有晶体管NB3的第一分支，晶体管NB3与二极管连接的晶体管PB3串联耦合；具有晶体管NB1的第二分支，晶体管NB1与电流镜(其包括晶体管PB1和PB2)的第一电流分支串联耦合；以及耦合至二极管连接的晶体管NB2和补偿电容器312的电流镜的第二电流分支。正增益补偿级320的配置在上文中参照图2C中的正增益补偿级122的相似配置被描述。在图6B中，正增益补偿级320与差分输入级302、正增益级304和负增益级308分开示出，以提高图示的清晰度；然而，如分别由晶体管NB1的栅极处标记和补偿电容器312的第一端子处的标记所示出的，正增益补偿级320清楚地耦合至反相输入节点V-和中间节点V1。
根据各种实施例，负增益级308包括晶体管PN1、晶体管NN1和晶体管NN2，并且补偿电容器314的第一端子在中间节点V2处耦合至晶体管PN1的栅极。晶体管PN1和晶体管NN2在输出节点VOUT处被耦合在一起，输出节点VOUT耦合至补偿电容器314的第二端子。晶体管NN2的栅极耦合至偏压节点VB4(其对应地具有偏置电压VB4)，并且晶体管NN1的栅极耦合至中间节点V1。根据各种实施例，负增益级308是AB类输出级。
在各种实施例中，正增益级304包括具有晶体管PP1和晶体管PP2的电流镜，晶体管PP1和晶体管PP2分别形成第一电流分支和第二电流分支。正增益级304还包括与第一电流分支串联耦合的晶体管NP3和晶体管NP1以及耦合至第二电流分支的晶体管NP4和晶体管NP2。晶体管PP2和晶体管NP4之间的节点在正增益级304的输出和负增益级308的输入处形成中间节点V2。晶体管NP3和晶体管NP4具有耦合至偏压节点VB4的栅极，并且晶体管NP2具有耦合至偏压节点VB1(其相应地具有偏置电压VB1)的栅极。晶体管NP1的栅极在差分输入级302的输出和正增益级304的输入处耦合至中间节点V1。
在各种实施例中，差分输入级302包括差分输入晶体管ND1和ND2，差分输入晶体管ND1和ND2分别耦合至由晶体管PD1和PD2形成并且由偏压晶体管ND3偏置的线对(pair)的第一分支和第二分支，偏压晶体管ND3具有耦合至偏压节点VB1的栅极。晶体管PD1和PD2具有耦合至偏压节点VB2(其相应地具有电压VB2)的栅极。输入晶体管ND1和ND2的栅极分别耦合至反相输入节点V-和带隙参考节点VBG。晶体管PD1和ND1之间的节点耦合至晶体管PD3的传导路径，并且晶体管PD2和ND2之间的节点耦合至晶体管PD4的传导路径，其中晶体管PD3和PD4形成具有耦合至偏压节点VB3(其相应地具有电压VB3)的线对。在这样的实施例中，由晶体管PD3和PD4形成的线对耦合至由晶体管ND4和ND5形成的电流镜，其中晶体管ND4和ND5的栅极被耦合在一起并且耦合至晶体管ND4和晶体管PD3之间的节点。晶体管PD4和晶体管ND5之间的节点在差分输入级302的输出和正增益级304的输入处形成中间节点V1。
根据各种实施例，差分输入级302、正增益级304、负增益级308和正增益补偿级320中的每一个被耦合在具有正电源参考电压VDD和低电源参考电压(其可以是接地GND)的供电轨之间。
根据本文所描述的各种实施例，主要参考用于CMOS IC的p型器件和n型器件的具体取向来呈现描述。在另外的实施例中，如本领域技术人员将容易理解的，p型器件和n型器件的配置可以与各种其它电压极性和电路布置一起切换。
根据实施例，运算放大器包括耦合在输入节点与中间节点之间的第一放大器级；耦合在中间节点与输出节点之间的第二放大器级；具有第一端子和第二端子的补偿电容器，第一端子耦合至中间节点；以及耦合在输出节点和第二端子之间的补偿放大器。补偿放大器具有大于1的正增益。其它实施例包括每个被配置为执行各种实施例方法的相应系统和装置。
在各种实施例中，补偿放大器包括耦合至第二端子的电流镜、耦合在输出节点和电流镜之间的输入元件、以及耦合至第二端子的传导元件，其中传导元件通过电流镜耦合至输入元件。在一些实施例中，电流镜包括第一晶体管和第二晶体管，其中第一晶体管和第二晶体管根据大于1的尺寸比率确定尺寸。在另外的实施例中，输入元件具有跨导，并且传导元件具有电导，并且跨导与电导的比率大于1。
在各种实施例中，运算放大器还包括从输入节点耦合至输出节点的电阻分压器电路。在一些实施例中，补偿放大器通过电阻分压器电路耦合至输出节点。在另外的实施例中，补偿放大器被直接连接至输出节点。
在各种实施例中，第一放大器级包括差分输入、单端输出放大器，并且第二放大器级包括单端输入、单端输出放大器。在一些实施例中，运算放大器还包括从中间节点耦合至第二放大器级的输入的第三放大器级，以及耦合在输出节点和第二放大器级的输入之间的附加补偿电容器。在另外的实施例中，运算放大器还包括从第一放大器级的输出耦合至中间节点的第三放大器级，以及耦合在输出节点和第三放大器级的输入之间的附加补偿电容器。
根据实施例，运算放大器包括：差分输入级，包括非反相输入端子、反相输入端子、以及输出端子；单端增益级，包括耦合至差分输入级输出端子的输入端子、以及输出端子；补偿电容器，包括耦合至单端增益级输入端子的第一端子、以及第二端子；以及补偿增益级，包括耦合至单端增益级输出端子的输入端子以及耦合至补偿电容器的第二端子的输出端子。补偿增益级具有大于1的正增益。其它实施例包括每个被配置为执行各种实施例方法的相应系统和装置。
在各种实施例中，补偿增益级包括：第一电流镜，包括从供电轨到第一分支节点的第一电流分支以及从供电轨到第二分支节点的第二电流分支，第二分支节点耦合至补偿电容器的第二端子；二极管连接的晶体管，包括从第二分支节点耦合至参考节点的传导路径；以及第一输入晶体管，包括与第一电流分支串联耦合的传导路径和耦合至补偿增益级的输入端子的控制端子。在一些实施例中，补偿增益级包括与差分输入级共享的晶体管。在其它实施例中，补偿增益级与差分输入级分离，并且不包括共享的晶体管。
在各种实施例中，第一电流镜包括第一电流镜晶体管和第二电流镜晶体管，第一电流镜晶体管和第二电流镜晶体管根据尺寸比率来确定尺寸，其中尺寸比率大于1。在一些实施例中，补偿增益级的输入端子通过电阻分压器电路耦合至单端增益级的输出端子。在另外的实施例中，差分输入级包括：第二电流镜，第二电流镜包括从供电轨到第三分支节点的第三电流分支和从供电轨到第四分支节点的第四电流分支，第四分支节点耦合至差分输入级的输出端子；第二输入晶体管，包括与第三电流分支串联耦合的传导路径以及耦合至差分输入级的反相输入端子的控制端子；以及第三输入晶体管，包括与第四电流分支串联耦合的传导路径以及耦合至差分输入级的非反相输入端子的控制端子。
在各种实施例中，差分输入级还包括偏压晶体管，偏压晶体管包括耦合至第二输入晶体管的传导路径和第三输入晶体管的传导路径的传导路径，以及耦合至偏压节点的控制端子。在一些实施例中，单端增益级包括：放大晶体管，包括从供电轨耦合至单端增益级的输出端子的传导路径以及耦合至单端增益级输入端子的控制端子；以及偏压晶体管，包括从单端增益级的输出端子耦合至参考节点的传导路径以及耦合至偏压节点的控制端子。
在各种实施例中，运算放大器还包括：电阻分压器电路，其中补偿增益级包括差分输入；单端输出放大器，包括耦合至带隙电压参考节点的非反相输入端子；反相输入端子，其耦合至补偿增益级的输入端子；以及单端输出端子，其耦合至补偿增益级的输出端子。在这样的实施例中，补偿增益级的输入端子通过电阻分压器电路耦合至单端增益级的输出端子。在一些实施例中，运算放大器还包括：附加放大器级，其中差分输入级的输出端子通过附加放大器级耦合至单端增益级的输入端子；以及附加补偿电容器，其耦合在单端增益级的输出端子和附加放大器级的输入端子之间。
在各种实施例中，运算放大器还包括：附加放大器级，其包括耦合至单端增益级的输出端子的输入端子、以及输出端子；以及附加补偿电容器，其耦合在附加放大器级的输出端子和附加放大器级的输入端子之间。在这样的实施例中，补偿增益级的输入端子通过附加补偿电容器耦合至单端增益级的输出端子。
根据实施例，运算放大器包括：差分输入级，差分输入级包括第一电流镜，第一电流镜包括从供电轨到第一分支节点的第一电流分支和从供电轨到第二分支节点的第二电流分支，第二分支节点耦合至差分输入级的输出端子；第一输入晶体管，包括与第一电流分支串联耦合的传导路径和耦合至差分输入级的反相输入端子的控制端子；第二输入晶体管，包括与第二电流分支串联耦合的传导路径和耦合至差分输入级的非反相输入端子的控制端子。运算放大器还包括：单端增益级，单端增益级包括放大晶体管，放大晶体管包括从供电轨耦合至单端增益级输出端子的传导路径和耦合至单端增益级输入端子的控制端子，其中单端增益级的输入端子耦合至差分输入级的输出端子；以及偏压晶体管，包括从单端增益级的输出端子耦合至第一参考节点的传导路径以及耦合至偏压节点的控制端子。运算放大器还包括补偿电容器，补偿电容器包括耦合至单端增益级输入端子的第一端子、和第二端子。运算放大器还包括：补偿增益级，其具有大于1的正增益，其中补偿增益级包括第二电流镜，第二电流镜包括从供电轨到第三分支节点的第三电流分支和从供电轨到第四分支节点的第四电流分支，第四分支节点被耦合至补偿增益级的输出端子，其中补偿增益级的输出端耦合至补偿电容器的第二端子；二极管连接的晶体管，包括从第四分支节点耦合至第二参考节点的传导路径；以及第三输入晶体管，包括与第三电流分支串联耦合的传导路径和耦合至补偿增益级的输入端子的控制端子，其中补偿增益级的输入端子耦合至单端增益级的输出端子。其它实施例包括每个被配置为执行各种实施例方法的相应系统和装置。
在各种实施例中，第一电流镜和第二电流镜包括重叠元件，使得第一电流分支和第三电流分支是单个共享电流分支，第一分支节点和第三分支节点是单个共享分支节点，并且第一输入晶体管和第三输入晶体管是单个共享输入晶体管，该单个共享输入晶体管具有耦合至差分输入级的反相输入端子和补偿增益级的输入端子的控制端子。在一些实施例中，差分输入级的反相输入端子通过第一电阻器耦合至第三参考节点，补偿增益级的输入端子通过第二电阻器耦合至单端增益级的输出端子，并且第一电阻器和第二电阻器形成电阻分压器电路。在另外的实施例中，第一参考节点、第二参考节点和第三参考节点各自耦合至相同的参考电压。
在各种实施例中，运算放大器还包括：附加放大器级，其中差分输入级的输出端子通过附加放大器级耦合至单端增益级的输入端子；以及附加补偿电容器，其耦合在单端增益级的输出端子和附加放大器级的输入端子之间。在一些实施例中，运算放大器还包括：附加放大器级，包括耦合至单端增益级输出端子的输入端子、以及输出端子；以及附加补偿电容器，其耦合在附加放大器级的输出端子和附加放大器级的输入端子之间，其中补偿增益级的输入端子通过附加补偿电容器耦合至单端增益级的输出端子。
根据本文所描述的各种实施例，优点可以包括在频率补偿路径中具有正增益的多级op-amp导致防止在RHP中零点的形成、增加的增益带宽积以及用于补偿电容器的减小的物理尺寸(例如，减小的硅面积)。
本文所描述的op-amp可以用于各种各样的应用中。例如，本文描述的实施例可以与存储器、智能电力技术、显示驱动器、调节器/基准源电路一起使用，以及在诸如电机驱动器的各种汽车应用中使用。在一个具体示例中，本文描述的实施例可以用作嵌入式相变存储器中的驱动器。
尽管已经参考示例性实施例描述了本实用新型，但是本描述并不旨在以限制性意义来解释。示例性实施例的各种修改和组合以及本实用新型的其它实施例对于本领域技术人员在参考该描述时是显而易见的。因此，所附权利要求旨在涵盖任何这样的修改或实施例。

Claims (28)

1.一种运算放大器，其特征在于，包括：
第一放大器级，被耦合在输入节点和中间节点之间；
第二放大器级，被耦合在所述中间节点和输出节点之间；
补偿电容器，具有第一端子和第二端子，所述第一端子被耦合至所述中间节点；以及
补偿放大器，被耦合在所述输出节点和所述第二端子之间，所述补偿放大器具有大于1的正增益。
2.根据权利要求1所述的运算放大器，其特征在于，所述补偿放大器包括：
电流镜，被耦合至所述第二端子；
输入元件，被耦合在所述输出节点和所述电流镜之间；以及
传导元件，被耦合至所述第二端子，其中所述传导元件通过所述电流镜被耦合至所述输入元件。
3.根据权利要求2所述的运算放大器，其特征在于，所述电流镜包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管根据尺寸比率被设定尺寸，其中所述尺寸比率大于1。
4.根据权利要求2所述的运算放大器，其特征在于，
所述输入元件具有跨导，并且所述传导元件具有电导，并且
所述跨导与所述电导的比率大于1。
5.根据权利要求1所述的运算放大器，其特征在于，还包括从所述输入节点被耦合至所述输出节点的电阻分压器电路。
6.根据权利要求5所述的运算放大器，其特征在于，所述补偿放大器通过所述电阻分压器电路被耦合至所述输出节点。
7.根据权利要求1所述的运算放大器，其特征在于，所述补偿放大器被直接地连接至所述输出节点。
8.根据权利要求1所述的运算放大器，其特征在于，
所述第一放大器级包括差分输入、单端输出放大器；以及
所述第二放大器级包括单端输入、单端输出放大器。
9.根据权利要求1所述的运算放大器，其特征在于，还包括：
第三放大器级，从所述中间节点被耦合至所述第二放大器级的输入；以及
附加补偿电容器，被耦合在所述输出节点和所述第二放大器级的所述输入之间。
10.根据权利要求1所述的运算放大器，其特征在于，还包括：
第三放大器级，从所述第一放大器级的输出被耦合至所述中间节点；以及
附加补偿电容器，被耦合在所述输出节点和所述第三放大器级的输入之间。
11.一种运算放大器，其特征在于，包括：
差分输入级，包括非反相输入端子、反相输入端子和输出端子；
单端增益级，包括输入端子和输出端子，所述输入端子被耦合至所述差分输入级的所述输出端子；
补偿电容器，包括第一端子和第二端子，所述第一端子被耦合至所述单端增益级的所述输入端子；以及
补偿增益级，包括被耦合至所述单端增益级的所述输出端子的输入端子和被耦合至所述补偿电容器的所述第二端子的输出端子，所述补偿增益级具有大于1的正增益。
12.根据权利要求11所述的运算放大器，其特征在于，所述补偿增益级包括：
第一电流镜，包括从供电轨到第一分支节点的第一电流分支和从所述供电轨到第二分支节点的第二电流分支，所述第二分支节点被耦合至所述补偿电容器的所述第二端子；
二极管连接的晶体管，包括从所述第二分支节点耦合至参考节点的传导路径；以及
第一输入晶体管，包括与所述第一电流分支串联地耦合的传导路径和被耦合至所述补偿增益级的所述输入端子的控制端子。
13.根据权利要求12所述的运算放大器，其特征在于，所述补偿增益级包括与所述差分输入级共享的晶体管。
14.根据权利要求12所述的运算放大器，其特征在于，所述补偿增益级与所述差分输入级分离并且不包括所共享的晶体管。
15.根据权利要求12所述的运算放大器，其特征在于，所述第一电流镜包括第一电流镜晶体管和第二电流镜晶体管，所述第一电流镜晶体管和所述第二电流镜晶体管根据尺寸比率被设定尺寸，所述尺寸比率大于1。
16.根据权利要求12所述的运算放大器，其特征在于，所述补偿增益级的所述输入端子通过电阻分压器电路被耦合至所述单端增益级的所述输出端子。
17.根据权利要求11所述的运算放大器，其特征在于，所述差分输入级包括：
第二电流镜，包括从供电轨到第三分支节点的第三电流分支和从所述供电轨到第四分支节点的第四电流分支，所述第四分支节点被耦合至所述差分输入级的所述输出端子；
第二输入晶体管，包括与所述第三电流分支串联地耦合的传导路径和被耦合至所述差分输入级的所述反相输入端子的控制端子；以及
第三输入晶体管，包括与所述第四电流分支串联耦合的传导路径和被耦合至所述差分输入级的所述非反相输入端子的控制端子。
18.根据权利要求17所述的运算放大器，其特征在于，所述差分输入级进一步包括偏压晶体管，所述偏压晶体管包括被耦合至所述第二输入晶体管的所述传导路径并且被耦合至所述第三输入晶体管的所述传导路径的传导路径以及被耦合至偏压节点的控制端子。
19.根据权利要求11所述的运算放大器，其特征在于，所述单端增益级包括：
放大晶体管，包括从供电轨被耦合至所述单端增益级的所述输出端子的传导路径和被耦合至所述单端增益级的所述输入端子的控制端子；以及
偏压晶体管，包括从所述单端增益级的所述输出端子被耦合至参考节点的传导路径和被耦合至偏压节点的控制端子。
20.根据权利要求11所述的运算放大器，其特征在于，还包括电阻分压器电路，其中，
所述补偿增益级包括差分输入、单端输出放大器，所述差分输入、单端输出放大器包括：
被耦合至带隙电压参考节点的非反相输入端子，
被耦合至所述补偿增益级的所述输入端子的反相输入端子，以及
被耦合至所述补偿增益级的所述输出端子的单端输出端子，并且
所述补偿增益级的所述输入端子通过所述电阻分压器电路被耦合至所述单端增益级的所述输出端子。
21.根据权利要求11所述的运算放大器，其特征在于，还包括：
附加放大器级，其中所述差分输入级的所述输出端子通过所述附加放大器级被耦合至所述单端增益级的所述输入端子；以及
附加补偿电容器，被耦合在所述单端增益级的所述输出端子和所述附加放大器级的输入端子之间。
22.根据权利要求11所述的运算放大器，其特征在于，还包括：
附加放大器级，包括输入端子和输出端子，所述输入端子被耦合至所述单端增益级的所述输出端子；以及
附加补偿电容器，被耦合在所述附加放大器级的所述输出端子和所述附加放大器级的所述输入端子之间，其中所述补偿增益级的所述输入端子通过所述附加补偿电容器被耦合至所述单端增益级的所述输出端子。
23.一种运算放大器，其特征在于，包括：
差分输入级，所述差分输入级包括：
第一电流镜，包括从供电轨到第一分支节点的第一电流分支和从所述供电轨到第二分支节点的第二电流分支，所述第二分支节点被耦合至所述差分输入级的输出端子，
第一输入晶体管，包括与所述第一电流分支串联耦合的传导路径和耦合至所述差分输入级的反相输入端子的控制端子，以及
第二输入晶体管，包括与所述第二电流分支串联耦合的传导路径和耦合至所述差分输入级的非反相输入端子的控制端子；
单端增益级，所述单端增益级包括：
放大晶体管，包括从供电轨被耦合至所述单端增益级的输出端子的传导路径和被耦合至所述单端增益级的输入端子的控制端子，其中所述单端增益级的所述输入端子被耦合至所述差分输入级的所述输出端子，以及
偏压晶体管，包括从所述单端增益级的所述输出端子被耦合至第一参考节点的传导路径和耦合至偏压节点的控制端子；
补偿电容器，包括第一端子和第二端子，所述第一端子被耦合至所述单端增益级的所述输入端子；以及
具有大于1的正增益的补偿增益级，所述补偿增益级包括：
第二电流镜，包括从所述供电轨到第三分支节点的第三电流分支和从所述供电轨到第四分支节点的第四电流分支，所述第四分支节点被耦合至所述补偿增益级的输出端子，其中所述补偿增益级的所述输出端子被耦合至所述补偿电容器的所述第二端子，
二极管连接的晶体管，包括从所述第四分支节点被耦合至第二参考节点的传导路径，以及
第三输入晶体管，包括与所述第三电流分支串联地耦合的传导路径和被耦合至所述补偿增益级的输入端子的控制端子，其中所述补偿增益级的所述输入端子被耦合至所述单端增益级的所述输出端子。
24.根据权利要求23所述的运算放大器，其特征在于，所述第一电流镜和所述第二电流镜包括重叠元件，使得
所述第一电流分支和所述第三电流分支是单个共享电流分支，
所述第一分支节点和所述第三分支节点是单个共享分支节点，并且
所述第一输入晶体管和所述第三输入晶体管是单个共享输入晶体管，所述单个共享输入晶体管具有耦合至所述差分输入级的所述反相输入端子并且被耦合至所述补偿增益级的所述输入端子的控制端子。
25.根据权利要求24所述的运算放大器，其特征在于，
所述差分输入级的所述反相输入端子通过第一电阻器被耦合至第三参考节点，
所述补偿增益级的所述输入端子通过第二电阻器被耦合至所述单端增益级的所述输出端子，并且
所述第一电阻器和所述第二电阻器形成电阻分压器电路。
26.根据权利要求25所述的运算放大器，其特征在于，所述第一参考节点、所述第二参考节点和所述第三参考节点各自被耦合至相同的参考电压。
27.根据权利要求23所述的运算放大器，其特征在于，还包括：
附加放大器级，其中所述差分输入级的所述输出端子通过所述附加放大器级被耦合至所述单端增益级的所述输入端子；以及
附加补偿电容器，被耦合在所述单端增益级的所述输出端子和所述附加放大器级的输入端子之间。
28.根据权利要求23所述的运算放大器，其特征在于，还包括：
附加放大器级，包括输入端子和输出端子，所述输入端子被耦合至所述单端增益级的所述输出端子；以及
附加补偿电容器，被耦合在所述附加放大器级的所述输出端子和所述附加放大器级的所述输入端子之间，其中所述补偿增益级的所述输入端子通过所述附加补偿电容器被耦合至所述单端增益级的所述输出端子。
CN201621482035.4U 2016-06-24 2016-12-30 运算放大器 Withdrawn - After Issue CN206341192U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/192,863 US9893689B2 (en) 2016-06-24 2016-06-24 System and method for a multistage operational amplifier
US15/192,863 2016-06-24

Publications (1)

Publication Number Publication Date
CN206341192U true CN206341192U (zh) 2017-07-18

Family

ID=59303585

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611264874.3A Active CN107547058B (zh) 2016-06-24 2016-12-30 用于多级运算放大器的系统和方法
CN201621482035.4U Withdrawn - After Issue CN206341192U (zh) 2016-06-24 2016-12-30 运算放大器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201611264874.3A Active CN107547058B (zh) 2016-06-24 2016-12-30 用于多级运算放大器的系统和方法

Country Status (2)

Country Link
US (1) US9893689B2 (zh)
CN (2) CN107547058B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107547058A (zh) * 2016-06-24 2018-01-05 意法半导体股份有限公司 用于多级运算放大器的系统和方法
CN109194314A (zh) * 2018-09-14 2019-01-11 长沙理工大学 一种低延迟低功耗的电流比较器
CN109672418A (zh) * 2018-12-19 2019-04-23 佛山臻智微芯科技有限公司 一种采用前馈补偿的高增益运算放大器
CN109905093A (zh) * 2017-12-08 2019-06-18 财团法人工业技术研究院 可变增益放大器及其方法
CN111061664A (zh) * 2018-09-28 2020-04-24 猎速科技股份有限公司 用于电压模态信号发射器的两阶段式前馈均衡器
CN112000169A (zh) * 2020-09-02 2020-11-27 合肥恒烁半导体有限公司 一种电流缓冲器电路及其应用

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201600088370A1 (it) * 2016-08-31 2018-03-03 St Microelectronics Srl Circuito con compensazione miller, regolatore, sistema e procedimento corrispondenti
TWI633408B (zh) * 2017-08-17 2018-08-21 力晶科技股份有限公司 穩壓輸出裝置
KR102541995B1 (ko) 2018-06-18 2023-06-12 에스케이하이닉스 주식회사 증폭 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
DE102019120354B3 (de) * 2019-07-04 2020-10-29 Elmos Semiconductor Se Eingangsstufe eines HV-Verstärkers zur Ansteuerung von Datenleitungen
TWI739215B (zh) * 2019-11-21 2021-09-11 立積電子股份有限公司 放大裝置以及電壓電流轉換裝置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626722Y2 (zh) * 1978-11-16 1987-02-17
US5204639A (en) 1992-04-27 1993-04-20 Motorola, Inc. Miller loop compensation network with capacitive drive
US5389894A (en) 1992-09-03 1995-02-14 Sgs-Thomson Microelectronics, Inc. Power amplifier having high output voltage swing and high output drive current
US5410273A (en) 1993-11-01 1995-04-25 Advanced Micro Devices Low distortion operational amplifier
JP3530924B2 (ja) 1994-11-18 2004-05-24 株式会社ルネサステクノロジ 演算増幅器
SG52763A1 (en) * 1996-05-16 1998-09-28 Inst Of Microelectronics Low-voltage multipath-miller-zero-compensated cmos class-ab operational amplifier
DE69723227T2 (de) 1997-04-14 2004-06-03 Stmicroelectronics S.R.L., Agrate Brianza Hochpräzisionsanalogleseschaltkreis für Speichermatrizen, insbesondere für Flash-Analogspeichermatrizen
IT1305182B1 (it) 1998-11-13 2001-04-10 St Microelectronics Srl Circuito di lettura analogico ad alta precisione per celle di memorianon volatile, in particolare analogiche o multilivello flash o eeprom.
GB2356991B (en) 1999-12-02 2003-10-22 Zetex Plc A negative feedback amplifier circuit
US6788146B2 (en) 2002-12-16 2004-09-07 Texas Instruments Incorporated Capacitor compensation in miller compensated circuits
EP1579571B1 (en) 2002-12-18 2009-04-01 Nxp B.V. Phase corrected miller compensation of chopper and nested chopper amplifiers
US7002409B1 (en) * 2004-02-11 2006-02-21 Marvell International Ltd. Compensation circuit for amplifiers having multiple stages
US7724080B2 (en) * 2008-06-11 2010-05-25 Intersil Americas Inc. Chopper stabilized amplifier
CN101388650A (zh) 2008-10-14 2009-03-18 复旦大学 一种嵌套式密勒有源电容频率补偿电路
CN101626219B (zh) * 2009-08-19 2012-12-05 四川和芯微电子股份有限公司 一种抵消前馈通路的密勒补偿方法
IT1397229B1 (it) 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria ftp programmabile e cancellabile a livello di cella
IT1397227B1 (it) 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria con programmazione e cancellazione basata su effetto fowler-nordheim
CN104270107B (zh) * 2014-10-28 2017-02-22 李梦雄 一种有源前馈电路构成频率补偿的差分运算放大器
CN105356856B (zh) * 2015-11-03 2018-10-16 天津大学 适用于纳米尺寸下工艺不敏感的高增益两级运算放大器
CN205160476U (zh) * 2015-12-09 2016-04-13 无锡中普微电子有限公司 一种带有失真补偿电路的功率放大器
US9893689B2 (en) * 2016-06-24 2018-02-13 Stmicroelectronics S.R.L. System and method for a multistage operational amplifier

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107547058A (zh) * 2016-06-24 2018-01-05 意法半导体股份有限公司 用于多级运算放大器的系统和方法
CN109905093A (zh) * 2017-12-08 2019-06-18 财团法人工业技术研究院 可变增益放大器及其方法
CN109194314A (zh) * 2018-09-14 2019-01-11 长沙理工大学 一种低延迟低功耗的电流比较器
CN111061664A (zh) * 2018-09-28 2020-04-24 猎速科技股份有限公司 用于电压模态信号发射器的两阶段式前馈均衡器
CN109672418A (zh) * 2018-12-19 2019-04-23 佛山臻智微芯科技有限公司 一种采用前馈补偿的高增益运算放大器
CN112000169A (zh) * 2020-09-02 2020-11-27 合肥恒烁半导体有限公司 一种电流缓冲器电路及其应用

Also Published As

Publication number Publication date
CN107547058B (zh) 2021-04-09
CN107547058A (zh) 2018-01-05
US20170373654A1 (en) 2017-12-28
US9893689B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
CN206341192U (zh) 运算放大器
CN106411279B (zh) 用于差分放大器的电路
CN103329366B (zh) Dc耦合型激光驱动电路以及半导体激光元件的驱动方法
CN102045035B (zh) 一种低功耗宽带高增益高摆率单级运算跨导放大器
US8912772B2 (en) LDO with improved stability
CN105468075B (zh) 负压电荷泵反馈电路
CN109004911A (zh) 具有调节的共模抑制的差分放大器和具有改进的共模抑制比率的电路
CN100547914C (zh) 差动放大器、显示装置的数据驱动器
CN102035484B (zh) 差动放大器
JP3091470B2 (ja) 差動入力信号を増幅する電子回路
US20100109779A1 (en) Hybrid class ab super follower
CN106502302A (zh) 一种低压差线性稳压器
CN101841309B (zh) 一种轨对轨运算放大器
CN201846315U (zh) 一种数字可变增益放大器
US9571052B1 (en) Transconductance (gm) boosting transistor arrangement
JPH0846483A (ja) キャパシタンス増大用回路配置
CN108964619B (zh) 可提升负载电流与输入电压差间线性度的运算放大器电路
CN104953968B (zh) 半导体电路和放大电路
KR101592500B1 (ko) 저전압 강하 레귤레이터
CN101626219B (zh) 一种抵消前馈通路的密勒补偿方法
US20150002222A1 (en) Combined input stage for transconductance amplifier having gain linearity over increased input voltage range
CN102931924B (zh) 一种多级放大器的供电结构
CN101577529B (zh) 具有可变偏压点控制的ab类输出级及其方法
CN107943197A (zh) 一种多电流源多电压源产生电路
CN1601894A (zh) 电流镜电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20170718

Effective date of abandoning: 20210409

AV01 Patent right actively abandoned

Granted publication date: 20170718

Effective date of abandoning: 20210409