CN205751479U - 显示驱动设备的开关电路 - Google Patents

显示驱动设备的开关电路 Download PDF

Info

Publication number
CN205751479U
CN205751479U CN201620394469.2U CN201620394469U CN205751479U CN 205751479 U CN205751479 U CN 205751479U CN 201620394469 U CN201620394469 U CN 201620394469U CN 205751479 U CN205751479 U CN 205751479U
Authority
CN
China
Prior art keywords
switch
voltage
circuit
output
buffer cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620394469.2U
Other languages
English (en)
Inventor
金永福
金荣泰
罗俊皞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Application granted granted Critical
Publication of CN205751479U publication Critical patent/CN205751479U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electronic Switches (AREA)

Abstract

一种显示驱动设备的开关电路，包括：第一开关，配置为传输输出缓冲单元的输出信号；第二开关，与所述第一开关串连耦合，配置为将所述输出信号传输至输出端子；第三开关，配置为当所述第一开关和第二开关被停用时，将所述第一开关和第二开关之间的节点预充电至预设水平。

Description

显示驱动设备的开关电路
本申请系申请日2015年08月28日，申请号201520663030.0的分案申请。
技术领域
本实用新型涉及一种显示驱动设备，尤其是涉及一种显示驱动设备的输出电路和开关电路。
背景技术
液晶显示(LCD)设备在许多情况下用作平板显示设备。基于液晶的电学特性，液晶显示设备使用光学快门的特性对屏幕进行显示，为了驱动液晶，可包括源极驱动(sourcedriver)集成电路(IC)和栅极驱动(gate driver)集成电路，以及时序控制器(timingcontroller)以驱动液晶。
数据信号具有用于显示屏幕的信息并且从时序控制器传输到源驱动集成电路，源驱动集成电路根据该数据信号向显示面板输出信号。
所述显示面板可包括LCD面板。当LCD面板只提供具有相同极性(polarity)的数据信号时，由于液晶驱动错误，所以LCD面板难以形成正常的屏幕。
在下文中，源驱动集成电路被称为显示驱动设备。所述显示驱动设备可以包括数字电路单元(digital block)和输出电路。所述数字电路单元可处理数据信号，所述输出电路可向显示面板提供经数模转换器转换的信号。所述数字电路单元可设计为使用低电压执行信号处理操作，所述输出电路可设计为由高电压驱动。由于这种输出电路用高电压驱动，因此输出电路会消耗大量能源。
此外，所述输出电路可包括输出缓冲单元和开关单元。输出缓冲可在低电压驱动以降低能源消耗，开关单元可由高电压驱动。这样，由于输出缓冲单元和开关单元所需的驱动电压范围不同，所述显示驱动设备的电学特性可能会不稳定。
实用新型内容
本实用新型要解决的技术问题是提供一种显示驱动设备的输出电路和开关电路，其能够通过排除使用由高电压驱动或者具有对应于高压的耐压值的开关元件，满足低功耗技术要求。
本实用新型要解决的另一个技术问题是提供一种在满足低功耗技术要求的同时具有稳定电学特性的显示驱动设备的输出电路和开关电路。
本实用新型要解决的另一个技术问题在于提供一种能够实现开关单元与输出缓冲单元的电气环境相同从而降低额外的加工费并使性能下降最小化的显示驱动设备的输出电路和开关电路。
在本实用新型的一个实施例中，显示驱动设备的输出电路可包括：输出缓冲单元，配置为缓冲一对极性不同的输入信号并输出一对输出信号；开关单元，配置为在输出期间通过直接通路(direct path)或交叉通路(cross path)将所述一对输出信号传输至一对输出端子，并且在电荷共享期间使用输出缓冲单元的上拉电压(pull-up voltage)和下拉电压(pull-down voltage)的中间电压电荷共享(charge-share)所述一对输出端子。
在本实用新型的一个实施例中，显示驱动设备的输出电路可包括：输出缓冲单元，配置为缓冲一对极性不同的输入信号并输出一对输出信号；第一开关单元，配置为使用直接通路或交叉通路传输所述一对输出信号；第二开关单元，配置为将从所述第一开关单元接收的一对输出信号传输至一对输出端子，并且当第一开关单元停用时电荷共享该对输出端子至预设水平；预充电单元，配置为当所述第一和第二开关单元被停用时预充电所述第一和第二开关单元之间的节点至预设水平。
在本实用新型的一个实施例中，显示驱动设备的开关电路可包括：第一开关，配置为传输输出缓冲单元的输出信号；第二开关，与所述第一开关串连耦合，并将所述输出信号传输至输出端子；第三开关，配置为当所述第一和第二开关被停用时预充电所述第一和第二开关之间的节点至预设水平。
附图说明
图1是对根据本本实用新型的实施例的显示驱动设备的输出电路进行说明的电路图。
图2是图1所示开关单元中开关SW6、SW12、SW5、SW11的横截面剖视图。
图3至图6是对图1的运行过程进行说明的电路图。
图7是对用于控制图1的开关单元的运行的控制信号进行说明的时序图。
图8是对图1的运行过程进行说明的时序图。
具体实施方式
以下根据附图对示例性实施例进行详细说明。然而，本实用新型可以不同的方式实现，不能理解为以本公开的示例性实施例限制本实用新型的保护范围。相反，提供这些实施例目的在于使公开充分和完整，并向本领域的技术人员全面地传达本公开的范围。在整个说明书中，在附图和实施例中，相同的附图标记表示相同的部件。
本实用新型的各种实施例提供的显示驱动设备的输出电路包括开关单元40，所述开关单元40使用输出缓冲单元20的上拉电压VTOP、下拉电压VBOTTOM和中间电压VMIDDLE驱动，以满足低功耗的技术要求。在本实用新型的实施例中，所述中间电压VMIDDLE可设为对应于驱动所述输出缓冲单元20的上拉电压VTOP、下拉电压VBOTTOM之和的中间平均值。
换句话说，所述输出缓冲单元20和开关单元40可采用低电压晶体管，并在低电压环境中驱动。例如，当所述上拉电压VTOP是9V且下拉电压VBOTTOM为0V时，所述中间电压VMIDDLE可设为4.5V。当所述上拉电压VTOP是4.5V且下拉电压VBOTTOM为-4.5V时，所述中间电压VMIDDLE可设为0V地电压。在这种情况下，所述输出缓冲单元20和开关单元40可由4.5V的低电压驱动，包括于所述输出缓冲单元20和开关单元40中的所述低电压晶体管可设计为具有对应于4.5V电压的耐压值。在本实用新型的一个实施例中，其配置不包括传统显示驱动设备中使用的高电压驱动的高压开关。此时，所述高电压可表示电压高于所述低电压的电压。当所述低电压定义为4.5V或更低时，所述高电压可定义为高于4.5V的电压，例如9V、18V或者36V。
在本实用新型的实施例中，响应于数字信号，所述显示驱动设备的输出电路可将数模转换器转换和输出的信号提供至显示面板。由于所述输出电路传输大量的输出信号，所以所述显示驱动设备可包括大量对应于输出信号的输出电路。为方便描述，图1表示所述输出电路接收一对极性不同的输入信号IN(N)和IN(N+1)，并将输出信号OUT(N)和OUT(N+1)输出至一对输出端子60和80。此时，使用一对极性不同的输入信号IN(N)和IN(N+1)的技术可表示源驱动集成电路向液晶显示面板的同一行交替提供正输出信号和负输出信号，以抑制液晶粘结(liquid crystal sticking)。在图1中，INP和INN表示通过接收到一对输入信号IN(N)和IN(N+1)的输出缓冲单元20进行缓冲和输出的信号，OUT(N)和OUT(N+1)表示通过接收到输出信号INP和INN的开关单元40传输到一对输出端子60和80的信号。
图1是根据本实用新型的实施例的显示驱动设备输出电路的电路示意图。
参照图1，根据本实用新型的实施例，所述显示驱动设备的输出电路包括所述输出缓冲单元20和开关单元40。所述输出缓冲单元20对极性不同的一对输入信号IN(N)和IN(N+1)进行缓冲，并输出一对输出信号INP和INN。
开关单元40在输出期间通过直接通路或交叉通路将输出缓冲单元20的输出信号INP和INN作为信号OUT(N)和OUT(N+1)传输至一对输出端子60和80。进一步，在重复输出期间之间的电荷共享期间，所述开关单元40使用输出缓冲单元20的上拉电压VTOP和下拉电压VBOTTOM之间的中间电压VMIDDLE对输出端子60和80进行电荷共享(charge-share)。
通过所述直接通路，所述输出缓冲单元20的正输出信号INP经过所述开关单元40的开关SW1和SW5被传输到所述输出端子60，并且所述输出缓冲单元20的负输出信号INN经过所述开关单元40的开关SW8和SW12被传输到所述输出端子80。通过所述交叉通路，所述输出缓冲单元20的正输出信号INP经过所述开关单元40的开关SW2和SW6被传输到所述输出端子80，并且所述输出缓冲单元20的负输出信号INN经过所述开关单元40的开关SW7和SW11被传输到所述输出端子60。换句话说，所述直接通路表示输出信号INP和INN传输到对应的输出端子60和80所通过的路径，交叉通路表示输出信号INP和INN传输到相邻的输出端子60和80所通过的路径。
当所述输出缓冲单元20的所述输出信号INP和INN通过所述直接通路传输至所述输出端子60和80时，所述开关单元40将所述交叉通路中的节点node2和node3预充电至中间电压VMIDDLE；当所述输出缓冲单元20的所述输出信号INP和INN通过所述交叉通路传输时，开关单元40将所述直接通路中的节点node1和node4预充电至中间电压VMIDDLE。
所述开关单元40包括使用具有对应于低电压的耐压值的晶体管的开关。开关单元40在上拉电压VTOP和中间电压VMIDDLE之间或中间电压VMIDDLE和下拉电压VBOTTOM之间的电压范围内被驱动，所述上拉电压VTOP、中间电压VMIDDLE、下拉电压VBOTTOM用于驱动所述输出缓冲单元20。换句话说，所述开关单元40配置为在与所述输出缓冲单元20相同的电气环境中被驱动。
具体而言，所述开关单元40包括第一开关电路42和52，第二开关电路46和56，第三开关电路48和58，以及第四开关电路44和54。所述第一开关电路42和52提供所述直接通路。所述第二开关电路46和56提供所述交叉电路。所述第三开关电路48和58将第二电路46和56中的节点node2和node3预充电至所述中间电压VMIDDLE，当所述第一开关电路42和52被启用时，第二开关电路46和56被停用。所述第四开关电路44和54将所述第一开关电路42和52的节点node1和node4预充电至所述中间电压VMIDDLE，当所述第二开关电路46和56被启用时，停用第一开关电路42和52被停用。
所述第一开关电路42和52包括第一开关SW1和SW8和第二开关SW5和SW12，它们分别串连耦合在一起。所述第二开关电路46和56包括分别串连耦合在一起的第三开关SW2和SW6以及第四开关SW7和SW11。当第一开关电路42和52被启用时，第三开关电路48和58将第三开关SW2和SW6之间、第四开关SW7和SW11之间的节点node2、node3预充电至中间电压VMIDDLE，从而停用第三开关SW2和SW6以及第四开关SW7和SW11。当第二开关电路46和56被启用时，第四开关电路44和54将第一开关SW1和SW8之间、第二开关SW5和SW12之间的节点node1和node4预充电至中间电压VMIDDLE，从而停用第一开关SW1和SW8以及第二开关SW5和SW12。
图2是图1所示开关单元中包括的开关SW6、SW12、SW5和SW11的横截面剖视图。
参照图2，所述第二开关SW5和SW11以及第四开关SW6和SW12包括源极与基极相互耦合的PMOS晶体管和NMOS晶体管。这样设置是为了在晶体管的容许电压范围内驱动漏极-基极-源极电压，从而避免来自节点node1到node4的电荷流入输出端子60和80，所述节点node1至node4在第三开关电路48和58以及第四开关电路44和54的预充电操作期间进行预充电。
所述第二开关SW5和SW11以及第四开关SW6和SW12配置为在电荷共享期间根据输出期间的极性状态选择性地打开PMOS晶体管或NMOS晶体管。具体而言，根据电荷共享期间是在直接输出期间Direct Path之后或在交叉输出期间Cross Path之后，PMOS晶体管或NMOS晶体管被选择性打开。
在本实施例中，所述NMOS晶体管在直接输出期间后的电荷共享期间被打开，PMOS晶体管在交叉输出期间后的电荷共享期间被打开。然而，PMOS晶体管也可以在直接输出期间后的电荷共享期间被打开，NMOS晶体管也可以在交叉输出期间后的电荷共享期间被打开。
参照图1，根据本实用新型另一个实施例，显示驱动设备的输出电路可包括输出缓冲单元20、第一开关单元42和52、第二开关单元46和56以及预充电单元44、48、58、54。
所述输出缓冲单元20缓冲一对极性不同的输入信号IN(N)和IN(N+1)，并输出一对输出信号INP和INN。所述第一开关单元42和52通过直接通路或交叉通路将信号OUT(N)和OUT(N+1)传输至一对输出端子60和80。当所述第一开关电路42和52被停用时，第二开关单元46和56将输出端子60和80电荷共享(charge-share)至中间电压VMIDDLE。当所述第一开关电路42和52、第二开关电路46和56被停用时，预充电单元44、48、58和54分别对第一开关单元42和52之间、第二开关单元46和56之间的节点node1、node2、node3、node4进行预充电。
所述第一开关单元42、52和第二开关单元46、56的预充电单元44、48、58和54包括使用具有对应于低压的耐压的晶体管的开关。为了满足低功耗的技术要求并具有稳定的电气环境，第一开关单元42、52和第二开关单元46、56的预充电单元44、48、58和54在驱动输出缓冲单元20的上拉电压VTOP和中间电压VMIDDLE之间或中间电压VMIDDLE和下拉电压VBOTTOM之间的范围内被驱动。换句话说，所述第一开关单元42、52和第二开关单元46、56的预充电单元44、48、58和54使用与输出缓冲电压20相同的低电压晶体管实现。
参照图1，根据本实用新型的实施例，显示驱动设备开关电路包括第一开关SW1、第二开关SW5、第三开关SW3。所述第一开关SW1传输输出缓冲单元20的输出信号INP。所述第二开关SW5与所述第一开关SW1串连耦合，并传输输出信号至输出端子60。当所述第一开关SW1和第二开关SW5停用时，所述第三开关SW3预充电第一开关SW1和第二开关SW5之间的节点node1至中间电压VMIDDLE。
当第一开关被停用时，所述第二开关SW5和第三开关SW3将输出端子60电荷共享至中间电压VMIDDLE，使得输出端子60的电平等于相邻的输出端子80的电平。为满足低功耗的技术要求，第一开关SW1、第二开关SW5、第三开关SW3包括具有对应于低压的耐压值的晶体管。第一开关SW1、第二开关SW5和第三开关SW3在用于驱动输出缓冲单元20的上拉电压VTOP和中间电压VMIDDLE之间或中间电压VMIDDLE和下拉电压VBOTTOM之间的范围内被驱动。
前面已经描述了在本实用新型的实施例中用于输出缓冲单元20的正输出信号INP的开关电路的配置。然而，对应于负输出信号INN的开关电路也包括在本实用新型的保护范围中。
图3至图6是对图1的运行过程进行说明的电路图。图7是对用于控制图1的开关单元的运行的控制信号进行说明的时序图。图8是对图1的运行过程进行说明的时序图。
根据本实用新型的实施例的显示驱动设备的输出电路可重复直接输出期间DirectPath、电荷共享期间C.S、交叉输出期间Cross Path、电荷共享期间C.S。
图3对直接输出期间Direct Path的运行进行说明，图4对直接输出期间Direct Path之后的电荷共享期间C.S的运行进行说明，图5对交叉输出期间Cross Path的运行进行说明，图6对交叉输出期间Cross Path之后的电荷共享期间C.S进行说明。图7描述了直接输出期间Direct Path的控制信号、直接输出期间Direct Path之后的电荷共享期间C.S的控制信号、交叉输出期间Cross Path的控制信号、交叉输出期间Cross Path之后的电荷共享期间C.S的控制信号。图8是基于施加到图7中开关SW1至SW8、SW11、SW12的NMOS晶体管以及施加到开关SW9、SW10的PMOS晶体管的控制信号的时序图。参照图3至图8，输出缓冲单元20缓冲一对极性不同的输入信号IN(N)和IN(N+1)，并输出一对输出信号INP和INN。
首先，在使用直接通路的直接输出期间Direct Path，控制信号(参照图3)被施加到开关单元40的各开关SW1至SW12。
控制信号也在用于驱动输出缓冲单元20的上拉电压VTOP和中间电压VMIDDLE之间或中间电压VMIDDLE和下拉电压VBOTTOM之间的范围内被驱动。
然后，响应于使用直接通路的输出期间Direct Path的控制信号，开关单元40通过直接通路将输出信号INP和INN传输至一对输出端子60和80。
具体而言，响应于直接输出通路Direct Path的控制信号，开关单元40的第一开关电路42和52启用，第二开关电路46和56停用。此时，第一开关电路42和52通过直接通路将输出信号INP和INN作为信号OUT(N)和OUT(N+1)输出至一对输出端子60和80，第三开关电路48和58对停用的第二开关电路46和56的节点node2和node3预充电至中间电压VMIDDLE。
随后，在电荷共享期间C.S，控制信号(参照图4)被施加到开关单元40的各开关SW1至SW12。然后，如图8所示，开关单元40的开关SW1、SW2、SW7、SW8被关闭，开关SW3、SW4、SW5、SW6、SW9、SW10、SW11、和SW12被打开。这时，开关SW5、SW11、SW6、SW12被打开，PMOS晶体管被关闭。换句话说，响应于电荷共享期间C.S的控制信号，开关单元40将输出端子60和80电荷共享至输出缓冲单元20的上拉电压VTOP和下拉电压VBOTTOM的中间电压VMIDDLE。
随后，在交叉输出期间Cross Path，控制信号(参照图5和图7)被施加到开关单元40的各开关SW1至SW12。然后，响应于交叉输出通路Cross Path的控制信号，开关单元40的第二开关电路46和56被启用，第一开关电路42和52被停用。
此时，第二开关电路46和56通过交叉通路将信号INP和INN作为输出信号OUT(N)和OUT(N+1)传输至一对输出端子60和80，第四开关电路44和54对被停用的第一开关电路42和52的节点node1和node4预充电至中间电压VMIDDLE。
随后，在电荷共享期间C.S，控制信号(参照图6和图7)被施加到开关单元40的各开关SW1至SW12。然后，如图8所示，响应于电荷共享期间C.S的控制信号，开关单位40的开关SW1、SW2、SW7和SW8被关闭，开关SW3、SW4、SW5、SW6、SW9、SW10、SW11、和SW12被打开。
此时，开关SW5、SW11、SW6、SW12的PMOS晶体管被打开，NMOS晶体管被关闭。换句话说，在电荷共享期间C.S，开关单元40可使用输出缓冲单元20的上拉电压VTOP和下拉电压VBOTTOM的中间电压VMIDDLE对输出端子60和80进行电荷共享。
总之，根据本实用新型的实施例，显示驱动设备的输出电路在用于驱动输出缓冲单元20的上拉电压VTOP和中间电压VMIDDLE之间、或中间电压VMIDDLE和下拉电压VBOTTOM之间的范围内重复直接输出期间Direct Path、电荷共享期间C.S、交叉输出期间Cross Path、电荷共享期间C.S。
如上所述，根据本实用新型的实施例，显示驱动设备的输出电路和开关电路使用低电压晶体管实现开关单元，而不使用在高电压环境中驱动的或具有对应于高电压的耐压值的开关元件，因此满足低功耗的技术要求并具有稳定的电气特性。进一步，显示驱动设备的输出电路和开关电路使用与输出缓冲单元相同的低电压晶体管实现开关单元，从而避免额外处理费用的发生并使性能下降最小化。
虽然以上对不同的实施例进行了描述，但是本领域的技术人员应当理解所描述的实施例仅是为了示例。因此，本专利的保护范围不应限于所描述的实施例。

Claims (4)

1.一种显示驱动设备的开关电路，包括：
第一开关，配置为传输输出缓冲单元的输出信号；
第二开关，与所述第一开关串连耦合，配置为将所述输出信号传输至输出端子；
第三开关，配置为当所述第一开关和第二开关被停用时，将所述第一开关和第二开关之间的节点预充电至预设水平。
2.根据权利要求1所述的开关电路，其特征在于：
所述第二开关和第三开关配置为当所述第一开关被停用时，电荷共享所述输出端子至预设水平。
3.根据权利要求1所述的开关电路，其特征在于：
所述预设水平设置为对应于所述输出缓冲单元的上拉电压和下拉电压的平均电压的中间电压。
4.根据权利要求1所述的开关电路，其特征在于：
所述第一开关、第二开关和第三开关包括具有对应于低电压的耐压值的晶体管，并且所述第一开关、第二开关和第三开关配置为在用于驱动所述输出缓冲单元的上拉电压和中间电压或者中间电压和下拉电压之间的范围内驱动。
CN201620394469.2U 2014-08-29 2015-08-28 显示驱动设备的开关电路 Active CN205751479U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2014-0113780 2014-08-29
KR1020140113780A KR102303949B1 (ko) 2014-08-29 2014-08-29 디스플레이 구동 장치의 출력 회로 및 스위칭 회로
CN201520663030.0U CN205428461U (zh) 2014-08-29 2015-08-28 显示驱动设备的输出电路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201520663030.0U Division CN205428461U (zh) 2014-08-29 2015-08-28 显示驱动设备的输出电路

Publications (1)

Publication Number Publication Date
CN205751479U true CN205751479U (zh) 2016-11-30

Family

ID=55403165

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201520663030.0U Active CN205428461U (zh) 2014-08-29 2015-08-28 显示驱动设备的输出电路
CN201620394469.2U Active CN205751479U (zh) 2014-08-29 2015-08-28 显示驱动设备的开关电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201520663030.0U Active CN205428461U (zh) 2014-08-29 2015-08-28 显示驱动设备的输出电路

Country Status (3)

Country Link
US (1) US9916807B2 (zh)
KR (1) KR102303949B1 (zh)
CN (2) CN205428461U (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102496120B1 (ko) 2016-02-26 2023-02-06 주식회사 엘엑스세미콘 디스플레이 구동 장치
US20190088220A1 (en) * 2017-09-18 2019-03-21 Raydium Semiconductor Corporation Liquid crystal display power saving technology
CN110880304B (zh) 2018-09-06 2022-03-04 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
TWI707335B (zh) * 2018-11-19 2020-10-11 友達光電股份有限公司 顯示裝置及其驅動方法
CN110288960B (zh) * 2019-06-28 2021-09-28 武汉天马微电子有限公司 一种转换电路、显示面板以及显示装置
JP7271348B2 (ja) * 2019-07-09 2023-05-11 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置
JP6795714B1 (ja) * 2020-01-27 2020-12-02 ラピスセミコンダクタ株式会社 出力回路、表示ドライバ及び表示装置
KR102655655B1 (ko) * 2020-03-18 2024-04-09 주식회사 엘엑스세미콘 레벨 시프트 회로 및 이를 포함하는 소스 드라이버
KR102666130B1 (ko) 2020-04-08 2024-05-16 주식회사 엘엑스세미콘 소스 신호 출력 회로 및 그의 인버터
JP7544624B2 (ja) 2021-02-19 2024-09-03 ラピステクノロジー株式会社 出力回路、表示ドライバ及び表示装置
JP7564732B2 (ja) 2021-02-26 2024-10-09 ラピステクノロジー株式会社 出力回路、表示ドライバ及び表示装置
US11900896B2 (en) * 2021-11-03 2024-02-13 Novatek Microelectronics Corp. Source driver and related control method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438784B1 (ko) 2002-01-30 2004-07-05 삼성전자주식회사 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로
KR100986040B1 (ko) * 2008-09-11 2010-10-07 주식회사 실리콘웍스 디스플레이 구동회로
JP2010164877A (ja) * 2009-01-19 2010-07-29 Renesas Electronics Corp 表示パネルドライバ、表示装置、及び表示パネルドライバの動作方法
KR20120079321A (ko) * 2011-01-04 2012-07-12 삼성전자주식회사 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동회로의 동작방법
TWI462077B (zh) 2012-03-16 2014-11-21 Novatek Microelectronics Corp 驅動控制方法及相關源極驅動器
KR102044557B1 (ko) * 2013-04-19 2019-11-14 매그나칩 반도체 유한회사 디스플레이 장치의 컬럼 드라이버
KR102034061B1 (ko) 2013-06-29 2019-11-08 엘지디스플레이 주식회사 액정 표시 장치
KR20150006160A (ko) 2013-07-08 2015-01-16 주식회사 실리콘웍스 디스플레이 구동회로 및 디스플레이 장치

Also Published As

Publication number Publication date
US9916807B2 (en) 2018-03-13
KR102303949B1 (ko) 2021-09-17
CN205428461U (zh) 2016-08-03
US20160063915A1 (en) 2016-03-03
KR20160026038A (ko) 2016-03-09

Similar Documents

Publication Publication Date Title
CN205751479U (zh) 显示驱动设备的开关电路
CN104464671B (zh) 一种扫描驱动电路
CN104318888B (zh) 阵列基板栅极驱动单元、方法、电路和显示装置
CN101191923B (zh) 可改善显示品质的液晶显示系统及相关驱动方法
CN108010495A (zh) 一种goa电路
CN104008738B (zh) 显示面板与栅极驱动器
CN105489175A (zh) 源极驱动器和包括其的显示装置
CN103021359A (zh) 一种阵列基板及其驱动控制方法和显示装置
CN102129847A (zh) 源极驱动器的伽玛参考电压输出电路
CN106847215B (zh) 显示装置
CN106057157A (zh) Goa电路及液晶显示面板
CN103943090A (zh) 栅极驱动电路及栅极驱动方法
KR20030065699A (ko) 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로
CN108154861A (zh) 一种削角电压产生电路及液晶显示装置
CN105405424A (zh) 像素电路及其驱动方法、驱动电路、显示装置
CN107767834A (zh) 一种goa电路
CN105869601B (zh) 栅极驱动方法和电路以及包括栅极驱动电路的显示装置
CN106875904A (zh) 显示驱动装置的输出电路
CN103943082B (zh) 一种显示装置及其驱动方法
CN104570417A (zh) 一种液晶显示屏和电子设备
CN105679272B (zh) 显示装置及其驱动电路
CN110232040A (zh) 模拟开关和电子设备
CN104700764B (zh) 多路分配器、源极驱动电路和显示器
CN105096870A (zh) 电平偏移电路及其驱动方法、像素驱动电路
CN105656490B (zh) 一种数模转换模块、数据驱动电路及液晶显示器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant