CN203491287U - 一种led芯片 - Google Patents
一种led芯片 Download PDFInfo
- Publication number
- CN203491287U CN203491287U CN201320560673.3U CN201320560673U CN203491287U CN 203491287 U CN203491287 U CN 203491287U CN 201320560673 U CN201320560673 U CN 201320560673U CN 203491287 U CN203491287 U CN 203491287U
- Authority
- CN
- China
- Prior art keywords
- layer
- led chip
- substrate
- quantum well
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 230000000737 periodic effect Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- 230000005855 radiation Effects 0.000 abstract description 8
- 238000013329 compounding Methods 0.000 abstract 1
- 229910002601 GaN Inorganic materials 0.000 description 31
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 10
- 229910052749 magnesium Inorganic materials 0.000 description 10
- 239000011777 magnesium Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 230000005428 wave function Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 230000005699 Stark effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000087 laser glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
本实用新型提供了一种LED芯片，包括：衬底，所述衬底为图形化衬底，在衬底上依次形成的缓冲层、N型GaN层、多量子阱层、P型GaN层和导电层，所述多量子阱层由InGaN阱层和InAlGaN垒层交替层叠形成，所述InAlGaN垒层的厚度为8~15纳米。本实用新型采用InAlGaN结构作为垒层，InAlGaN垒层中Al的加入可提高势垒层的能带高度，增加阱层和垒层之间的能带差，提升电子和空穴辐射的复合效率，从而提高LED芯片的发光效率。
Description
技术领域
本实用新型属于半导体领域，尤其涉及一种LED芯片。
背景技术
LED（发光二极管）是一种能将电信号转换成光信号的结型电致发光半导体器件，氮化镓基发光二极管作为固态光源一经出现便以其高效率、长寿命、节能环保、体积小等优点成为国际半导体和照明领域研发与产业关注的焦点。
目前，氮化镓基发光二极管结构中多采用InGaN/GaN多量子阱结构作为发光层，其中InGaN为势阱层，GaN为势垒层，发光区域为InGaN势阱层；由于InGaN与GaN之间存在较为严重的晶格失配，在接触面存在严重的压电极化。另一方面InGaN和GaN也存在自发极化现象，使得InGaN/GaN多量子阱结构存在严重的极化场，产生斯塔克效应，导致多量子阱能带分离，电子与空穴在InGaN势阱层中波函数发生分离，直接导致发光效率低下，而未转化为光的部分能量以热能的形式存在于LED结构中，导致结区温度升高，更加影响LED芯片的寿命、光衰、光色等参数，影响发光二极管的性能。
通常，一般在LED芯片中InGaN/GaN多量子阱层上插入电子阻挡层（EBL）以阻挡电子的溢流，从而提高电子和空穴的复合效率，这在一定程度上能起到改善复合效率的作用，但这并不能从根本上解决InGaN/GaN多量子阱区域中波函数相分离现象，氮化镓基发光二极管的内量子效率仍然比较低。
发明内容
本实用新型为改善现有LED芯片发光效率低的技术问题，提供一种LED芯片，可改善多量子阱层电子和空穴的复合效率，提高LED芯片的发光效率。
本实用新型提供一种LED芯片，其特征在于，包括：衬底，所述衬底为图形化衬底，在衬底上依次形成的缓冲层、N型GaN层、多量子阱层、P型GaN层和导电层，所述多量子阱层由InGaN阱层和InAlGaN垒层交替层叠形成，所述InAlGaN垒层的厚度为8~15纳米。
进一步，所述InGaN阱层的厚度为2~3纳米。
进一步，所述衬底上具有周期性排列的凹槽。
进一步，所述凹槽的宽度为2~8微米，凹槽的深度为1.5~5微米。
进一步，还包括：形成在多量子阱层和P型层之间的电子阻挡层。
进一步，所述电子阻挡层为AlGaN层。
进一步，所述缓冲层包括：成核层和形成在成核层之上的本征层。
进一步，所述成核层的厚度为20~30μm。
进一步，所述本征层的厚度为2~4μm。
本实用新型具有如下的有益效果：
本实用新型采用InAlGaN结构作为垒层，InAlGaN垒层中Al的加入可提高势垒层的能带高度，增加阱层和垒层之间的能带差，增强对电子的束缚能力，从而提升电子和空穴辐射的复合效率，提高LED芯片的发光效率。
本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
附图说明
图1是本实用新型一个实施例的LED芯片的结构示意图；
图2是本实用新型另一个实施例的LED芯片的结构示意图；
图3是本实用新型实施例中LED芯片的多量子阱层的结构示意图；
图4是本实用新型垂直结构LED芯片的结构示意图。
具体实施方式
为了使本实用新型所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1、图2及图3所示，本实用新型提供一种LED芯片，包括：衬底1，所述衬底1为图形化衬底，在衬底1上依次形成的缓冲层2、N型GaN层3、多量子阱层4、P型GaN层5和导电层6，所述多量子阱层4由InGaN阱层41和InAlGaN（氮化铝镓铟）垒层42交替层叠形成，所述InAlGaN垒层42的厚度为8~15纳米。
本实用新型采用InAlGaN（氮化铝镓铟）结构作为垒层，InAlGaN垒层中Al的加入可提高势垒层的能带高度，增加阱层和垒层之间的能带差，增强对电子的束缚能力，从而提升电子和空穴辐射的复合效率，提高LED芯片的发光效率。
在本实用新型的另一实施例中，一种LED芯片，包括：衬底1、在衬底1上依次形成的缓冲层2、N型层3、多量子阱层4、P型层5和导电层6，所所述多量子阱层4由InxGa1-xN阱层41和InaAlbGacN垒层42交替层叠形成，所述单个InxGa1-xN阱层41的In组分由下侧至上侧逐渐减小，所述单个InaAlbGacN垒层42的In组分由下侧至上侧逐渐增加。
本实用新型在多量子阱层4中InxGa1-xN阱层41和InaAlbGacN垒层42中的In组分采用渐变的方式，调整量子阱能带，以消除极化场所造成的电子和空穴相分离，使阱层中电子和空穴的波函数尽可能重叠，提高电子和空穴辐射的复合效率，从而提高LED芯片的性能。
其次，本实用新型采用InaAlbGacN结构作为垒层， InaAlbGacN垒层42中Al的加入可提高势垒层的能带高度，增加阱层和垒层之间的能带差，增强对电子的束缚能力，从而电子和空穴辐射的复合效率。
所述衬底1优选图形化衬底，有益于生长较好质量的外延层，可以有效减少GaN外延层的位错密度，从而减小多量子阱层4的非辐射复合，提高内量子效率，提高LED芯片性能。衬底的厚度为70~150微米，一般采用湿法蚀刻或者干法蚀刻的方法对衬底进行图形化，图形化衬底具有周期性排列的凹槽，其中凹槽的宽度为2~8微米，凹槽的深度为1.5~5微米，两凹槽之间的凸起宽度为2~10微米。衬底1的材料可为蓝宝石、硅（Si）、碳化硅（SiC）或氧化锌（ZnO）等。
在本实用新型中，图形化衬底也可采用表面凸起是周期性排列或者非周期性排列的正方形、六边形或圆形等结构，当图形化衬底为周期性排列的正方形、六边形或圆形等结构时，相邻两凸起图形之间的间距不超过8微米。
如图2所示，在本实用新型的另一实施例中，所述缓冲层2包括：成核层21和形成在成核层21之上的本征层22。其目的在于，为后续外延层的生长提供良好的基础，减少晶体缺陷的产生。
一般地，所述N型层3为N型GaN层，P型层5为P型GaN层，在优选实施例中，所述成核层21及本征层22则分别为氮化镓成核层和本征氮化镓层。
所述成核层21为在500～600℃下生长，其厚度为20~30μm；所述本征层22为在1000～1100℃下生长的本征半导体层，其厚度为2~4μm。
在本实用新型中，所述多量子阱4的结构为InxGa1-xN/InaAlbGacN（0＜x＜1；0＜a＜1、0＜b＜1、0＜c＜1，a+b+c=1），InxGa1-xN层为阱层，其厚度为2~3纳米，InaAlbGacN为垒层，其厚度为8~15纳米，多量子阱层4的周期为1到10个周期。其中，所述单个InxGa1-xN阱层41的In组分下侧至上侧逐渐减小，所述单个InaAlbGacN垒层42的In组分由下侧至上侧逐渐增加，需要说明的是，“下侧”为靠近衬底的一侧，“上侧”为远离衬底的一侧。
具体地，在生长多量子阱层4的过程中，通过对温度、压强、反应化合物比例等工艺参数的控制使得InxGa1-xN阱层41下侧至上侧的In组分由10%～20%渐变至2%～10%，InaAlbGacN垒层42下侧至上侧的In组分由2%～10%渐变至10%～20%。一般的，多量子阱层4具有多个周期的InxGa1-xN/InaAlbGacN结构，本实用新型在生长每个周期的阱层和垒层时都分别控制其In组分逐渐减少或增加，通过调整阱层和垒层的In组分，尽可能消除极化效应所导致的阱层和垒层的能带倾斜，提高电子和空穴辐射的复合效率，从而提高LED芯片的性能。
优选地，在多量子阱层4中，InaAlbGacN垒层42的Al组分由下侧至上侧逐渐减少，通过对温度、压强、反应化合物比例等工艺参数的控制，使InaAlbGacN垒层42的Al组分由5%～15%渐变至0%～10%。本实用新型可通过调整垒层中In、Al的组分来调整垒层的晶格参数，即在控制垒层In组分逐渐增加的同时控制Al组分逐渐减少，以降低垒层和阱层之间的晶格失配，提高多量子阱层4的生长质量。
在本实用新型的另一实施例中，所述P型层5为P型GaN层，包括镁掺杂P型氮化镓51和重掺杂镁P型氮化铟镓52，重掺杂镁P型氮化铟镓52的生长可以获得空穴浓度更高的P型层5，以便于与后续的导电层6之间形成良好的欧姆接触。
优选的，所述LED芯片还包括形成在多量子阱层4和P型层5之间的电子阻挡层7，一般为AlGaN阻挡层。电子阻挡层7能够有效的阻挡电子从有源区溢出，从而增加有源区电子的数量，提高发光层4中载流子复合效率，提升LED芯片发光效率。
本实用新型还提供上述LED芯片的制备方法，包括以下步骤：
S1.提供衬底1；
S2.在所述衬底1之上形成缓冲层2；
S3.在所述缓冲层2之上形成N型层3；
S4.在所述N型层3之上形成多量子阱层4，所述多量子阱层4由InxGa1-xN阱层41和InaAlbGacN垒层42交替层叠形成，所述单个InxGa1-xN阱层41的In组分由下侧至上侧逐渐减小，所述单个InaAlbGacN垒层42的In组分由下侧至上侧逐渐增加；
S5.在所述多量子阱层4之上形成P型层5；
S6.在所述P型层5之上形成导电层6。
下面结合附图详细阐述本实用新型的LED芯片的制备方法，对本实用新型中LED芯片及其有益效果也会在制备方法中作详细说明，在具体实施过程中，本实用新型LED外延层的生长采用MOCVD（金属有机化合物化学气相沉积法）的方法。
以水平结构的发光二极管制备方法为例进行说明，该方法包含以下步骤。
S1.提供衬底1
所述衬底1为平面或图形化衬底，优选图形化衬底，有益于生长较好质量的外延层，衬底的厚度为70~150微米，一般采用湿法蚀刻或者干法蚀刻的方法对衬底进行图形化，图形化衬底具有周期性排列的凹槽，其中凹槽的宽度为2~8微米，凹槽的深度为1.5~5微米，两凹槽之间的凸起宽度为2~10微米。衬底的材料可为蓝宝石、硅（Si）、碳化硅（SiC）或氧化锌（ZnO）等。
S2.在所述衬底1之上形成缓冲层2。
一般的，在衬底1上生长缓冲层2，以提高随后外延层的生长质量。
在本实用新型的另一实施例中，所述缓冲层2包括成核层21和本征层22，具体包括以下步骤：
S21、在衬底1上形成成核层21
S22、在成核层21之上形成本征层22。
具体地，可采用MOCVD（金属有机化合物化学气相沉积法）的方法在衬底1上生长成核层21和本征层22，在生长过程中通过对温度、压强、反应化合物比例等工艺参数的控制来实现缓冲层2的良好生长。如此，可获得晶体质量较好的外延层，为后续外延层的生长提供良好的基础，减少晶体缺陷的产生。
S3.在所述缓冲层2之上形成N型层3。
在本实用新型实施例中，所述N型层3为N型氮化物层，例如N型GaN层，在优选实施例中，所述成核层21及本征层22则分别为氮化镓成核层和本征氮化镓层。
S4.在所述N型层3之上形成多量子阱层4，所述多量子阱层4由InxGa1-xN阱层41和InaAlbGacN垒层42交替层叠形成，所述单个InxGa1-xN阱层41的In组分由下侧至上侧逐渐减小，所述单个InaAlbGacN垒层42的In组分由下侧至上侧逐渐增加。
具体的，在N型层3上交替生长InxGa1-xN /InaAlbGacN量子阱结构（0＜x＜1；0＜a＜1、0＜b＜1、0＜c＜1，a+b+c=1），量子阱的周期为1~10个周期，量子阱的生长温度为700~850℃。在生长多量子阱层4的过程中，通过对温度、压强、反应化合物比例等工艺参数的控制使得每个周期中InxGa1-xN阱层下侧至上侧的In组分由10%～20%渐变至2%～10%，InaAlbGacN垒层下侧至上侧的In组分由2%～10%渐变至10%～20%。
优选的，可通过调整InaAlbGacN垒层42中In、Al的组分来调整垒层的晶格参数，以降低垒层和阱层之间的晶格失配，提高多量子阱层4的生长质量。在本实用新型实施例中，通过对温度、压强、反应化合物比例等工艺参数的控制，使InaAlbGacN垒层42的Al组分由下侧至上侧逐渐减少，具体地，单个InaAlbGacN垒层42由下侧至上侧的Al组分由5%～15%渐变至0%～10%。
S5.在所述多量子阱层4之上形成P型层5。
在本实用新型实施例中，所述P型层5为P型氮化物层，例如P型GaN层。
在本实用新型的另一实施例中，所述P型层5为P型氮化物层，包括镁掺杂P型氮化镓51和重掺杂镁P型氮化铟镓52，具体包括以下步骤：
S51、在多量子阱层4之上形成镁掺杂P型氮化镓51；
S52、在镁掺杂P型氮化镓51之上形成重掺杂镁P型氮化铟镓52。
在具体实施中，可对生长完成的镁掺杂P型氮化镓51和重掺杂镁P型氮化铟镓52进行活化，活化的方式为在温度为600-800℃的真空或氮气环境下进行快速热退火，也可采用离子束进行轰击。
S6.在所述P型层5之上形成导电层6。
具体地，在P型层5上用蒸镀的方法形成导电层6。所述导电层6的厚度为1~1000nm，导电层6为ITO层，或者是CTO(Cd2SnO4)、ZnO:Al、Ni/Au、Ni/Pd/Au、Pt/Au等合金中的一种。
在本实用新型的另一实施例中，生长完多量子阱层5之后，继续生长电子阻挡层7，一般为AlGaN阻挡层，电子阻挡层7能够有效的阻挡电子从有源区溢出，从而增加有源区电子的数量，提高多量子阱层的载流子复合效率，提升LED芯片发光效率。
完成电子阻挡层7的生长后，在电子阻挡层7上继续生长P型层5。
在本实用新型中，形成导电层6后，进行台阶蚀刻，用蒸镀的方法在导电层6上制作P电极8，在蚀刻出的N型层3台阶上制作N电极9。所述P电极8为Ti/Au合金，也可以是Ni、Au、Al、Ti、Pd、Pt、Sn、Cr中任意两种或多种金属的合金，P电极8的厚度为0.2~1微米。所述N电极9为Ti/Al合金，也可以是Ti、Al、Au、Pt、Sn中两种或多种金属的合金， N电极9的厚度为0.2~1微米。
本实用新型也适用于采用剥离技术剥离掉衬底后制备的垂直结构氮化镓基发光二极管，与水平结构发光二极管的制作方法所不同的是，在导电层6上制作P电极8后，需用激光玻璃的方法剥离掉衬底1、缓冲层2（成核层21和本征层22），再在暴露出的N型层3背面制作N电极9。
综上所述本实用新型具有如下的有益效果：
1、多量子阱层中InGaN阱层和InAlGaN垒层中的In组分采用渐变的方式，调整量子阱能带，以消除极化场所造成的电子和空穴相分离，使阱层中电子和空穴的波函数尽可能重叠，提高电子和空穴辐射的复合效率，从而提高LED芯片的性能。
2、本实用新型采用InAlGaN结构作为垒层， InAlGaN垒层中Al的加入可提高势垒层的能带高度，增加阱层和垒层之间的能带差，增强对电子的束缚能力，从而电子和空穴辐射的复合效率；另一方面，可通过调整InAlGaN垒层中In、Al的组分来调整垒层的晶格参数，以降低垒层和阱层之间的晶格失配，提高多量子阱层的生长质量。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (9)
1.一种LED芯片，其特征在于，包括：衬底，所述衬底为图形化衬底，在衬底上依次形成的缓冲层、N型GaN层、多量子阱层、P型GaN层和导电层，所述多量子阱层由InGaN阱层和InAlGaN垒层交替层叠形成，所述InAlGaN垒层的厚度为8~15纳米。
2.如权利要求1所述的LED芯片，其特征在于，所述InGaN阱层的厚度为2~3纳米。
3.如权利要求1所述的LED芯片，其特征在于，所述衬底上具有周期性排列的凹槽。
4.如权利要求3所述的LED芯片，其特征在于，所述凹槽的宽度为2~8微米，凹槽的深度为1.5~5微米。
5.如权利要求1所述的LED芯片，其特征在于，还包括：形成在多量子阱层和P型层之间的电子阻挡层。
6.如权利要求5所述的LED芯片，其特征在于，所述电子阻挡层为AlGaN层。
7.如权利要求1所述的LED芯片，其特征在于，所述缓冲层包括：成核层和形成在成核层之上的本征层。
8.如权利要求7所述的LED芯片，其特征在于，所述成核层的厚度为20~30μm。
9.如权利要求7所述的LED芯片，其特征在于，所述本征层的厚度为2~4μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320560673.3U CN203491287U (zh) | 2013-09-11 | 2013-09-11 | 一种led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320560673.3U CN203491287U (zh) | 2013-09-11 | 2013-09-11 | 一种led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203491287U true CN203491287U (zh) | 2014-03-19 |
Family
ID=50262095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320560673.3U Expired - Fee Related CN203491287U (zh) | 2013-09-11 | 2013-09-11 | 一种led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203491287U (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105470360A (zh) * | 2014-08-29 | 2016-04-06 | 比亚迪股份有限公司 | Led芯片及其制作方法 |
| CN106493094A (zh) * | 2016-09-23 | 2017-03-15 | 华灿光电（浙江）有限公司 | 一种led芯片的检测方法 |
| CN106784208A (zh) * | 2016-11-23 | 2017-05-31 | 南昌大学 | 一种AlInGaN基多量子阱发光二极管的外延结构 |
| CN106972085A (zh) * | 2017-02-28 | 2017-07-21 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片及其制造方法 |
| CN111223970A (zh) * | 2014-07-29 | 2020-06-02 | 首尔伟傲世有限公司 | 发光装置 |
| CN112864289A (zh) * | 2021-02-08 | 2021-05-28 | 厦门大学 | 一种低电流Micro LED芯片外延结构及其制备方法 |
| CN114709305A (zh) * | 2022-03-11 | 2022-07-05 | 安徽格恩半导体有限公司 | 一种具有电子散射与空穴加速量子垒层的半导体发光元件 |
-
2013
- 2013-09-11 CN CN201320560673.3U patent/CN203491287U/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111223970A (zh) * | 2014-07-29 | 2020-06-02 | 首尔伟傲世有限公司 | 发光装置 |
| CN111223970B (zh) * | 2014-07-29 | 2023-12-05 | 首尔伟傲世有限公司 | 发光装置 |
| CN105470360A (zh) * | 2014-08-29 | 2016-04-06 | 比亚迪股份有限公司 | Led芯片及其制作方法 |
| CN106493094A (zh) * | 2016-09-23 | 2017-03-15 | 华灿光电（浙江）有限公司 | 一种led芯片的检测方法 |
| CN106784208A (zh) * | 2016-11-23 | 2017-05-31 | 南昌大学 | 一种AlInGaN基多量子阱发光二极管的外延结构 |
| CN106972085A (zh) * | 2017-02-28 | 2017-07-21 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片及其制造方法 |
| CN112864289A (zh) * | 2021-02-08 | 2021-05-28 | 厦门大学 | 一种低电流Micro LED芯片外延结构及其制备方法 |
| CN114709305A (zh) * | 2022-03-11 | 2022-07-05 | 安徽格恩半导体有限公司 | 一种具有电子散射与空穴加速量子垒层的半导体发光元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203491287U (zh) | 一种led芯片 | |
| CN102368519B (zh) | 一种提高半导体二极管多量子阱发光效率的方法 | |
| JP4591276B2 (ja) | 半導体発光素子の製造方法 | |
| KR101702943B1 (ko) | 발광소자의 제조방법 | |
| US8350278B2 (en) | Nitride semiconductor light-emitting device | |
| TW201421733A (zh) | 氮化物半導體結構及半導體發光元件 | |
| WO2017202328A1 (zh) | 氮化镓基发光二极管及其制备方法 | |
| TWI671919B (zh) | 發光二極體外延片及其製造方法 | |
| WO2016002419A1 (ja) | 窒化物半導体発光素子 | |
| CN105470360A (zh) | Led芯片及其制作方法 | |
| CN104733579A (zh) | 半导体发光器件及其制备方法 | |
| KR101781505B1 (ko) | 질화갈륨계 반도체 발광소자 및 그 제조방법 | |
| US9184340B2 (en) | Non-polar nitride-based light emitting device and method for fabricating the same | |
| CN105374910A (zh) | Led芯片及其制作方法 | |
| CN111326611B (zh) | 一种iii族氮化物半导体发光器件台面刻蚀方法 | |
| CN104425668A (zh) | 一种led芯片及其制备方法 | |
| CN102244169A (zh) | 发光二极管及其制造方法 | |
| CN103996766A (zh) | 氮化镓基发光二极管及其制备方法 | |
| US20110303931A1 (en) | Semiconductor light emitting diode and method for fabricating the same | |
| KR20100002485A (ko) | 나노 로드 또는 나노 홀을 포함하는 투명 전극층을구비하는 발광다이오드 및 그 제조방법 | |
| CN203967108U (zh) | 一种发光二极管芯片 | |
| CN115274941A (zh) | 一种外延片制备方法、外延片及led芯片 | |
| CN103985799A (zh) | 发光二极管及其制作方法 | |
| CN203434185U (zh) | 一种led芯片 | |
| JP2014183108A (ja) | 半導体発光素子の製造方法、及び半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210222 Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 516083 Xiangshui River, Daya Bay, Huizhou City, Guangdong Province Patentee before: HUIZHOU BYD INDUSTRIAL Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140319 |