CN203967108U - 一种发光二极管芯片 - Google Patents
一种发光二极管芯片 Download PDFInfo
- Publication number
- CN203967108U CN203967108U CN201320879857.6U CN201320879857U CN203967108U CN 203967108 U CN203967108 U CN 203967108U CN 201320879857 U CN201320879857 U CN 201320879857U CN 203967108 U CN203967108 U CN 203967108U
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- type semiconductor
- superlattice
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000011248 coating agent Substances 0.000 claims abstract description 17
- 238000000576 coating method Methods 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims 10
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 13
- 238000010521 absorption reaction Methods 0.000 abstract description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 66
- 229910002601 GaN Inorganic materials 0.000 description 65
- 238000000034 method Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 230000000737 periodic effect Effects 0.000 description 5
- 229910001069 Ti alloy Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- -1 InGaN (InGaN) Chemical compound 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000004446 light reflex Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本实用新型提供一种发光二极管芯片，包括：衬底、在衬底上依次形成的缓冲层、N型半导体层、部分覆盖N型半导体层的发光层，及依次形成在发光层之上的电子阻挡层和和P型半导体层，在所述N型半导体层上形成N电极区；超晶格反射层，包括形成在P型半导体层上的P电极超晶格反射层和形成在N电极区内、N型半导体层上的N电极超晶格反射层；导电层，所述导电层覆盖在P型半导体层和P电极超晶格反射层上；P电极和N电极，所述P电极形成在导电层上，并且位于P电极超晶格反射层上方，所述N电极形成在N电极超晶格反射层上。该发光二极管芯片可减少金属电极对LED芯片发出的光的吸收，提高发光强度，改善LED芯片的发光性能。
Description
技术领域
本实用新型属于半导体领域，尤其涉及一种发光二极管芯片。
背景技术
发光二极管（LED）是一种能将电信号转换成光信号的结型电致发光半导体器件，氮化镓基发光二极管作为固态光源一经出现便以其高效率、长寿命、节能环保、体积小等优点成为国际半导体和照明领域研发与产业关注的焦点，并且以氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)和氮化铟铝镓(AlGaInN)为主的III-Ⅴ族氮化物材料具有连续可调的直接带宽为0.7～6.2eV，覆盖了从紫外光到红外光的光谱范围，是制造蓝光、绿光和白光发光器件的理想材料。
通常，氮化镓基发光二极管结构采用蓝宝石衬底，但由于蓝宝石衬底导电性能比较差，所以氮化镓基LED芯片制作过程中常采用同侧电极的结构，在p型层的一部分区域沉积p电极，将p型层的另一区域蚀刻到n型层，沉积n电极。
为使LED芯片与外界具有良好的电极接触，氮化镓基发光二极管芯片常采用金属合金作为p电极和n电极，并且直接沉积在芯片表面，由于LED芯片电流分布不均匀，离电极越近，发光强度越大，而金属合金作为一种吸光材料，对发出的蓝光有一定的吸收作用，不利于光的出射，减少了发光强度，影响了发光二极管的性能，这种影响在小功率LED芯片中尤其严重。
为解决以上问题，常采用的办法是尽可能地减少电极的面积，但电极面积的减小会影响到电流分布的均匀性，不利于提高发光强度，并且金属电极的面积也不可能无限制减小；另一种方法则是在金属电极的下侧插入一绝缘层，使金属电极下侧没有电流流过，避免发光层中与金属电极相对应的区域发光，但这减少了发光面积，并且也不能确保其他区域发出的光通过折射后不被金属电极吸收。如何减少金属电极对LED芯片发出的光的吸收，是提高LED芯片发光性能的因素之一。
发明内容
本实用新型为改善金属电极对LED芯片出光的影响，提供一种发光二极管芯片，可减少金属电极对LED芯片发出的光的吸收，提高发光强度，改善LED芯片的发光性能。
本实用新型提供一种发光二极管芯片，包括：
衬底、在衬底上依次形成的缓冲层、N型半导体层、部分覆盖N型半导体层的发光层和P型半导体层，在所述N型半导体层上形成N电极区；
超晶格反射层，包括形成在P型半导体层上的P电极超晶格反射层和形成在N电极区内、N型半导体层上的N电极超晶格反射层，所述超晶格反射层与相应的电极形状相适应；
导电层，所述导电层覆盖在P型半导体层和P电极超晶格反射层上；
P电极和N电极，所述P电极形成在导电层上，并且位于P电极超晶格反射层上方，所述N电极形成在N电极超晶格反射层上。
进一步，所述P电极超晶格反射层为AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构，所述N电极超晶格反射层为AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构。
进一步，所述AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构为30~50个周期。
进一步，所述AlGaN/GaN超晶格结构中的AlGaN层的厚度为2~5nm，GaN层的厚度为2~5nm。
进一步，所述InGaN/GaN超晶格结构中的InGaN层的厚度为2~5nm，GaN层的厚度为2~5nm。
本实用新型的另一实施例中，提供一种发光二极管芯片，包括：
衬底、在衬底上依次形成的缓冲层、N型半导体层、部分覆盖N型半导体层的发光层和P型半导体层，在所述N型半导体层上形成N电极区；
超晶格反射层，包括形成在P型半导体层上的P电极超晶格反射层和形成在N电极区内、N型半导体层上的N电极超晶格反射层，所述超晶格反射层与相应的电极形状相适应；
导电层，所述导电层覆盖在P型半导体层上；
P电极和N电极，所述P电极形成在P电极超晶格反射层上，所述N电极形成在N电极超晶格反射层上。
进一步，所述P电极超晶格反射层为AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构，所述N电极超晶格反射层为AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构。
进一步，所述AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构为30~50个周期。
进一步，所述AlGaN/GaN超晶格结构中的AlGaN层的厚度为2~5nm，GaN层的厚度为2~5nm。
进一步，所述InGaN/GaN超晶格结构中的InGaN层的厚度为2~5nm，GaN层的厚度为2~5nm。
本实用新型通过在P电极和N电极的下方设置超晶格反射层，可有效对入射到电极的光进行反射，使该部分光线从LED芯片的其他区域射出，从而减少电极对LED芯片发出的光的吸收，提高了发光强度，改善LED芯片的发光性能。
本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
附图说明
图1是本实用新型一个实施例的发光二极管芯片的结构示意图；
图2是本实用新型实施例中发光二极管芯片的超晶格反射层的结构示意图；
图3是本实用新型另一个实施例的发光二极管芯片的结构示意图。
具体实施方式
为了使本实用新型所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1所示，本实用新型提供一种发光二极管芯片，包括：
衬底1、在衬底上依次形成的缓冲层2、N型半导体层3、部分覆盖N型半导体层的发光层4和P型半导体层6，在所述N型半导体层3上形成N电极区100；
超晶格反射层，包括形成在P型半导体层6上的P电极超晶格反射层8和形成在N电极区100内、N型半导体层上的N电极超晶格反射层9，所述超晶格反射层与相应的电极形状相适应；
导电层7，所述导电层7覆盖在P型半导体层6和P电极超晶格反射层8上；
P电极10和N电极11，所述P电极10形成在导电层7上，并且位于P电极超晶格反射层8上方，所述N电极11形成在N电极超晶格反射层9上。
本实用新型通过在P电极10和N电极11的下方设置超晶格反射层，可有效对入射到电极的光进行反射，使该部分光线从LED芯片的其他区域射出，从而减少电极对LED芯片发出的光的吸收，提高了发光强度，改善LED芯片的发光性能。
所述衬底1为平面衬底或图形化衬底，优选图形化衬底，有益于生长较好质量的外延层，可以有效减少外延层的位错密度，从而减小发光层4的非辐射复合，提高内量子效率，提高LED芯片性能。图形化衬底具有周期性排列的凹槽，一般采用湿法蚀刻或者干法蚀刻的方法对衬底进行图形化，其中凹槽的宽度为2~8微米，凹槽的深度为1.5~5微米，两凹槽之间的凸起宽度为2~10微米。衬底1的材料可为蓝宝石、硅（Si）、碳化硅（SiC）或氧化锌（ZnO）等。
在本实用新型中，图形化衬底也可采用表面凸起是周期性排列或者非周期性排列的正方形、六边形或圆形等结构，当图形化衬底为周期性排列的正方形、六边形或圆形等结构时，相邻两凸起图形之间的间距不超过8微米。
本实用新型提供的发光二极管芯片一般为氮化镓基发光二极管芯片，所述缓冲层2为GaN层，N型半导体层3为N型GaN层，P型半导体层6为P型GaN层。
优选地，所述缓冲层2包括：氮化镓成核层21和形成在氮化镓成核层21之上的本征氮化镓层22。其目的在于，为后续外延层的生长提供良好的基础，减少晶体缺陷的产生。
发光层4为InGaN/GaN多量子阱层，量子阱的结构为InxGa1-xN/GaN（0＜x＜1）；InxGa1-xN阱层的厚度为2~3纳米，GaN垒层的厚度为8~15纳米，多量子阱层的周期为1到10个周期。
在本实用新型中，所述发光二极管芯片还包括形成在发光层4和P型半导体层6之间的电子阻挡层5，一般为AlGaN阻挡层。电子阻挡层5能够有效的阻挡电子从有源区溢出，从而增加有源区电子的数量，提高发光层4中载流子复合效率，提升LED芯片发光效率。
生长完P型半导体层6后，采用ICP蚀刻的方法将P型半导体层6的部分区域蚀刻到N型半导体层3以形成N电极区100，然后在P型半导体层6和蚀刻出的N型半导体层3表面的N电极区100上分别生长P电极超晶格反射层8和N电极超晶格反射层9，该超晶格反射层的形状与后续制作的电极形状相适应，也就是说电极能恰好覆盖在超晶格反射层上，超晶格反射层可尽可能的反射射向电极的光线，而且不影响LED芯片其它区域的出光。
所述超晶格反射层为AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构，即所述P电极超晶格反射层8为AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构，所述N电极超晶格反射层9为AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构。这里以AlGaN/GaN超晶格结构为例来说明，如图2所示，AlGaN/GaN超晶格结构为交替层叠的多层AlGaN层81和多层GaN层82，一层AlGaN层81和一层GaN层82为单个周期，多个周期的AlGaN/GaN超晶格结构光反射作用较强，光反射的效果较为显著，能更好的改善LED芯片的发光性能，优选地，AlGaN/GaN超晶格结构为30~50个周期。每个周期中，AlGaN层81掺杂一定量的Mg，其的厚度为2~5nm；GaN层82掺杂一定量的Si，其厚度为2~5nm。
如超晶格反射层采用InGaN/GaN超晶格结构，其厚度、生长周期与AlGaN/GaN超晶格结构一致，在此不再赘述。
导电层7覆盖在P型半导体层6上和P电极超晶格反射层8上，P电极10形成在导电层7上并且位于P电极超晶格反射层8上方，所述导电层7的厚度为1~1000纳米，导电层7一般为ITO层，也可是CTO(Cd2SnO4)、ZnO:Al、Ni/Au、Ni/Pd/Au、Pt/Au等合金中的一种。
在本实用新型中，形成导电层7后，用蒸镀的方法在导电层7上制作P电极10，在N电极超晶格反射层9上制作N电极11。所述P电极10为Ti/Au合金，也可以是Ni、Au、Al、Ti、Pd、Pt、Sn、Cr中任意两种或多种金属的合金，P电极10的厚度为0.2~1微米。所述N电极11为Ti/Al合金，也可以是Ti、Al、Au、Pt、Sn中两种或多种金属的合金， N电极11的厚度为0.2~1微米。
在本实用新型的另一实施例中，如图3所示，提供一种发光二极管芯片，包括：
衬底1、在衬底1上依次形成的缓冲层2、N型半导体层3、部分覆盖N型半导体层的发光层4和P型半导体层6，在所述N型半导体层3上形成N电极区100；
超晶格反射层，包括形成在P型半导体层上的P电极超晶格反射层8和形成在N电极区100内、N型半导体层3上的N电极超晶格反射层9，所述超晶格反射层与相应的电极形状相适应；
导电层7，所述导电层7覆盖在P型半导体层6上；
P电极10和N电极11，所述P电极10形成在P电极超晶格反射层8上，所述N电极11形成在N电极超晶格反射层9上。
与上一实施例的区别在于，导电层7仅覆盖在P型半导体6上，P电极超晶格反射层8裸露，后续制作的P电极10直接与P电极超晶格反射层8接触。采用此种方式，使得外部电流经P电极超晶格反射层8再流入导电层7，由于P电极超晶格反射层8和P型半导体层6的电阻比导电层7的电阻大，可促使电流在导电层7的横向流动，使导电层7的电流分布更为均匀，提高LED芯片的发光性能。
需要说明的是，在本实用新型另一实施例中，采用蒸镀的方式在P型半导体6上生长导电层7时，导电层7的厚度可大于、小于或等于P电极超晶格反射层8的厚度，根据实际需要来调整。当导电层7厚度大于P电极超晶格反射层8的厚度时，只需在具体制作P电极10时，先刻蚀去掉覆盖在P电极超晶格反射层8上的导电层7，再在P电极超晶格反射层8上沉积P电极10，也可达到促使电流在导电层7的横向流动的效果。
本实用新型还提供一种发光二极管芯片的制作方法，包括以下步骤：
S1、提供衬底1，在衬底上依次形成缓冲层2、N型半导体层3、发光层4、P型半导体层6；
S2、在P型半导体层6的部分区域进行刻蚀形成裸露出N型半导体层3的N电极区100；
S3、在P型半导体层6形成与P电极10形状相适应的P电极超晶格反射层8，在N电极区100内、N型半导体层3上形成与N电极11形状相适应的N电极超晶格反射层9；
S4、形成覆盖P型半导体层6和P电极超晶格反射层8的导电层7；
S5、在导电层7上形成P电极10，并且P电极10位于P电极超晶格反射层8上方，在N电极超晶格反射层9上形成N电极11。
下面结合附图详细阐述本实用新型的芯片的制作方法，对本实用新型中LED芯片及其有益效果也会在制作方法中作详细说明，在具体实施过程中，本实用新型LED外延层的生长采用MOCVD（金属有机化合物化学气相沉积法）的方法。
以水平结构的发光二极管制备方法为例进行说明，该方法包含以下步骤。
S1. 提供衬底1，在衬底上依次形成缓冲层2、N型半导体层3、发光层4、P型半导体层6；
提供的衬底1为平面衬底或图形化衬底，优选图形化衬底，有益于生长较好质量的外延层，可以有效减少外延层的位错密度，从而减小发光层4的非辐射复合，提高内量子效率，提高LED芯片性能。图形化衬底具有周期性排列的凹槽，一般采用湿法蚀刻或者干法蚀刻的方法对衬底进行图形化，其中凹槽的宽度为2~8微米，凹槽的深度为1.5~5微米，两凹槽之间的凸起宽度为2~10微米。衬底1的材料可为蓝宝石、硅（Si）、碳化硅（SiC）或氧化锌（ZnO）等。
在衬底1上形成缓冲层2，以提高随后外延层的生长质量。在本实用新型的另一实施例中，所述缓冲层2包括氮化镓成核层21和本征氮化镓层22，具体地，可采用MOCVD（金属有机化合物化学气相沉积法）的方法在衬底1上生长氮化镓成核层，再在氮化镓成核层之上形成本征氮化镓层，在生长过程中通过对温度、压强、反应化合物比例等工艺参数的控制来实现缓冲层的良好生长。
具体地，可采用MOCVD（金属有机化合物化学气相沉积法）的方法在衬底1上生长成核层21和本征层22，在生长过程中通过对温度、压强、反应化合物比例等工艺参数的控制来实现缓冲层2的良好生长。如此，可获得晶体质量较好的外延层，为后续外延层的生长提供良好的基础，减少晶体缺陷的产生。
在本实用新型实施例中，在缓冲层上生长的N型半导体层3为N型GaN层，发光层4为InGaN/GaN多量子阱层，在700~850℃的温度下生长1到10个周期的InGaN/GaN量子阱层，然后在发光层4上生长形成P型半导体层6， P型半导体层6为P型GaN层。
S2、在P型半导体层6的部分区域进行刻蚀形成裸露出N型半导体层3的N电极区100。
采用ICP蚀刻的方法对P型半导体层6的部分区域进行蚀刻，直到裸露出N型半导体层3形成N电极区100，在后续步骤中可在N电极区100沉积N电极11。
S3、在P型半导体层6形成与P电极10形状相适应的P电极超晶格反射层8，在N电极区100内、N型半导体层3上形成与N电极11形状相适应的N电极超晶格反射层9。
具体地，在P型半导体层6和蚀刻出的N型半导体层3表面的N电极区100上生长AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构，以生长AlGaN/GaN超晶格结构为例，优选生长30~50个周期的AlGaN/GaN超晶格结构，每个周期中的AlGaN层的厚度为2~5nm，可在生长过程中掺杂一定量的Mg，GaN层的厚度为2~5nm，可在生长过程中掺杂一定量的Si。
S4、形成覆盖P型半导体层6和P电极超晶格反射层8的导电层7。
采用蒸镀的方式在P型半导体层上生长导电层，导电层覆盖在P型半导体层和P电极超晶格反射层上，导电层的厚度为1~1000纳米，一般为ITO层，也可是CTO(Cd2SnO4)、ZnO:Al、Ni/Au、Ni/Pd/Au、Pt/Au等合金中的一种。
S5、在导电层7上形成P电极10，并且P电极10位于P电极超晶格反射层8上方，在N电极超晶格反射层9上形成N电极11。
生长的P电极10为Ti/Au合金，也可以是Ni、Au、Al、Ti、Pd、Pt、Sn、Cr中任意两种或多种金属的合金，P电极10的厚度为0.2~1微米。所述N电极11为Ti/Al合金，也可以是Ti、Al、Au、Pt、Sn中两种或多种金属的合金， N电极11的厚度为0.2~1微米。
本实用新型的另一实施例还提供一种发光二极管芯片的制作方法，包括以下步骤：
S1、提供衬底1，在衬底上依次形成缓冲层2、N型半导体层3、发光层4、P型半导体层6；
S2、在P型半导体层6的部分区域进行刻蚀形成裸露出N型半导体层3的N电极区100；
S3、在P型半导体层6形成与P电极10形状相适应的P电极超晶格反射层8，在N电极区100内、N型半导体层3上形成与N电极11形状相适应的N电极超晶格反射层9；
S4、形成覆盖P型半导体层6的导电层7；
S5、在P电极超晶格反射层8上形成P电极10，在N电极超晶格反射层9上形成N电极11。
与上一实施例提供的发光二极管芯片制作方法相比，区别在于：步骤S4、形成覆盖P型半导体层6的导电层7，该导电层7并未覆盖P电极超晶格反射层8，在具体的制作过程中，可根据实际需要来调整导电层7的厚度，导电层7的厚度可大于、小于或等于P电极超晶格反射层8的厚度。
具体地，在生长完导电层7后，采用刻蚀的方法去除P电极超晶格反射层8上覆盖的导电层7即可，然后直接在P电极超晶格反射层上沉积P电极。
或者，在形成导电层7之前，先在P电极超晶格反射层8上涂覆光刻胶，再在LED芯片上形成导电层7，然后去除光刻胶，覆盖在P电极超晶格反射层8的导电层也随之剥落，最后直接在P电极超晶格反射层上沉积P电极。
采用此种制作方式，优点在于，使得外部电流经P电极超晶格反射层8再流入导电层7，由于P电极超晶格反射层8电阻和P型半导体层6比导电层7大，可促使电流在导电层7的横向流动，使导电层7的电流分布更为均匀，提高LED芯片的发光性能。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管上面已经示出和描述了本实用新型的实施例，但上述实施例不能理解为对本实用新型的限制，本领域的普通技术人员在不脱离本实用新型的原理和宗旨的情况下在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种发光二极管芯片，其特征在于，包括：
衬底、在衬底上依次形成的缓冲层、N型半导体层、部分覆盖N型半导体层的发光层，及依次形成在发光层之上的电子阻挡层和P型半导体层，在所述N型半导体层上形成N电极区；
超晶格反射层，包括形成在P型半导体层上的P电极超晶格反射层和形成在N电极区内、N型半导体层上的N电极超晶格反射层，所述超晶格反射层与相应的电极形状相适应；
导电层，所述导电层覆盖在P型半导体层和P电极超晶格反射层上；
P电极和N电极，所述P电极形成在导电层上，并且位于P电极超晶格反射层上方，所述N电极形成在N电极超晶格反射层上。
2.如权利要求1所述的发光二极管芯片，其特征在于，所述P电极超晶格反射层为AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构，所述N电极超晶格反射层为AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构。
3.如权利要求2所述的发光二极管芯片，其特征在于，所述AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构为30~50个周期。
4.如权利要求2或3所述的发光二极管芯片，其特征在于，所述AlGaN/GaN超晶格结构中的AlGaN层的厚度为2~5nm，GaN层的厚度为2~5nm。
5.如权利要求2或3所述的发光二极管芯片，其特征在于，所述InGaN/GaN超晶格结构中的InGaN层的厚度为2~5nm，GaN层的厚度为2~5nm。
6.一种发光二极管芯片，其特征在于，包括：
衬底、在衬底上依次形成的缓冲层、N型半导体层、部分覆盖N型半导体层的发光层，及依次形成在发光层之上的电子阻挡层和P型半导体层，在所述N型半导体层上形成N电极区；
超晶格反射层，包括形成在P型半导体层上的P电极超晶格反射层和形成在N电极区内、N型半导体层上的N电极超晶格反射层，所述超晶格反射层与相应的电极形状相适应；
导电层，所述导电层覆盖在P型半导体层上；
P电极和N电极，所述P电极形成在P电极超晶格反射层上，所述N电极形成在N电极超晶格反射层上。
7.如权利要求6所述的发光二极管芯片，其特征在于，所述P电极超晶格反射层为AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构，所述N电极超晶格反射层为AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构。
8.如权利要求7所述的发光二极管芯片，其特征在于，所述AlGaN/GaN超晶格结构或InGaN/GaN超晶格结构为30~50个周期。
9.如权利要求7或8所述的发光二极管芯片，其特征在于，所述AlGaN/GaN超晶格结构中的AlGaN层的厚度为2~5nm，GaN层的厚度为2~5nm。
10.如权利要求7或8所述的发光二极管芯片，其特征在于，所述InGaN/GaN超晶格结构中的InGaN层的厚度为2~5nm，GaN层的厚度为2~5nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320879857.6U CN203967108U (zh) | 2013-12-30 | 2013-12-30 | 一种发光二极管芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320879857.6U CN203967108U (zh) | 2013-12-30 | 2013-12-30 | 一种发光二极管芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203967108U true CN203967108U (zh) | 2014-11-26 |
Family
ID=51927656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320879857.6U Expired - Lifetime CN203967108U (zh) | 2013-12-30 | 2013-12-30 | 一种发光二极管芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203967108U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231971A (zh) * | 2018-02-01 | 2018-06-29 | 湘能华磊光电股份有限公司 | 一种高亮度led芯片及其制作方法 |
| CN111313233A (zh) * | 2020-03-04 | 2020-06-19 | 常州纵慧芯光半导体科技有限公司 | 一种激光器及其制造方法与应用 |
-
2013
- 2013-12-30 CN CN201320879857.6U patent/CN203967108U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231971A (zh) * | 2018-02-01 | 2018-06-29 | 湘能华磊光电股份有限公司 | 一种高亮度led芯片及其制作方法 |
| CN111313233A (zh) * | 2020-03-04 | 2020-06-19 | 常州纵慧芯光半导体科技有限公司 | 一种激光器及其制造方法与应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100816841B1 (ko) | 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 | |
| CN102024888B (zh) | 一种发光二极管及其制作方法 | |
| KR100769727B1 (ko) | 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법 | |
| KR101813935B1 (ko) | 발광소자 | |
| WO2008082097A1 (en) | Light emitting device and fabrication method thereof | |
| US20130193448A1 (en) | Patterned substrate and stacked light emitting diode | |
| CN204407349U (zh) | 一种氮化镓基发光二极管 | |
| CN105470360A (zh) | Led芯片及其制作方法 | |
| CN203491287U (zh) | 一种led芯片 | |
| WO2012058961A1 (zh) | 发光二极管及其制造方法 | |
| US8618563B2 (en) | Light emitting device with vertically adjustable light emitting pattern | |
| CN103560189B (zh) | 发光二极管芯片及其制作方法 | |
| US7781248B2 (en) | Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method | |
| CN102651438B (zh) | 衬底、该衬底的制备方法及具有该衬底的芯片 | |
| KR100762003B1 (ko) | 수직구조 질화물계 발광다이오드 소자의 제조방법 | |
| CN203967108U (zh) | 一种发光二极管芯片 | |
| CN105374910A (zh) | Led芯片及其制作方法 | |
| CN110838538B (zh) | 一种发光二极管元件及其制备方法 | |
| CN101861662A (zh) | 发光器件 | |
| CN104377291A (zh) | Led芯片及其制备方法 | |
| CN104425668A (zh) | 一种led芯片及其制备方法 | |
| KR20120111758A (ko) | 발광소자 및 그 제조방법 | |
| CN102655195B (zh) | 发光二极管及其制造方法 | |
| KR101803570B1 (ko) | 발광 소자 및 그 제조방법 | |
| CN104752577A (zh) | 一种发光二极管芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191121 Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong Patentee after: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. Address before: 516083 Guangdong city of Huizhou province Dayawan xiangshuihe Patentee before: HUIZHOU BYD INDUSTRIAL Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: BYD Semiconductor Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kwai Chung street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. |