CN203434185U - 一种led芯片 - Google Patents
一种led芯片 Download PDFInfo
- Publication number
- CN203434185U CN203434185U CN201320499540.XU CN201320499540U CN203434185U CN 203434185 U CN203434185 U CN 203434185U CN 201320499540 U CN201320499540 U CN 201320499540U CN 203434185 U CN203434185 U CN 203434185U
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- substrate
- led chip
- type layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 17
- 229910052594 sapphire Inorganic materials 0.000 claims description 16
- 239000010980 sapphire Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 12
- 230000008901 benefit Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 abstract 2
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 230000017525 heat dissipation Effects 0.000 abstract 1
- 230000008021 deposition Effects 0.000 description 30
- 238000000151 deposition Methods 0.000 description 30
- 239000000463 material Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 238000011031 large-scale manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
本实用新型公开了一种LED芯片，包括以下部分：衬底；形成在衬底之上的缓冲层；形成在缓冲层之上的N型层；形成在N型层之上的量子阱；形成在量子阱之上的电子阻挡层；形成在电子阻挡层之上的P型层；形成在P型层之上的钝化层；P电极，P电极从衬底的下表面贯穿至P型层的下表面；以及N电极，N电极从衬底的下表面贯穿至N型层的下表面。该LED芯片具有出光率高、散热性好、制造成本低的优点。
Description
技术领域
本实用新型属于半导体技术领域，具体涉及一种LED芯片。
背景技术
由于LED具有环保、节能、寿命长等优点，得到的广泛的应用。其中最核心部件——LED芯片的通常采用碳化硅衬底、硅衬底和蓝宝石衬底。其中碳化硅衬底和硅衬底由于导电性良好，可以制作成垂直结构LED芯片和水平结构LED芯片，而绝缘的蓝宝石衬底仅能制作成水平结构LED芯片。
图1为现有技术中的水平结构LED芯片的结构示意图。可以看出水平结构的LED芯片通常是在外延层上表面刻蚀掉一部分露出N型层，然后分别在P型层和N型层之上形成P电极和N电极。该水平结构LED芯片的P极通常采用透明电极，但仍会吸收30%-40%的光，大大降低了出光效率。并且，当衬底选用蓝宝石衬底时由于其导热性较差，在100℃导热系数仅为25w/（m﹒K），容易引起器件热量累积，对LED芯片寿命带来衰减。
发明内容
本实用新型旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本实用新型的一个目的在于提出一种出光率高、散热性好的LED芯片。根据本实用新型实施例的LED芯片，包括以下部分：衬底；形成在所述衬底之上的缓冲层；形成在所述缓冲层之上的N型GaN层；形成在所述N型GaN层之上的量子阱；形成在所述量子阱之上的电子阻挡层；形成在所述电子阻挡层之上的P型GaN层； 形成在所述P型GaN层之上的钝化层；P电极，所述P电极从所述衬底的下表面贯穿至所述P型GaN层的下表面；以及N电极，所述N电极从所述衬底的下表面贯穿至所述N型GaN层的下表面。
优选地，还包括：形成在所述P型GaN层和所述钝化层之间的电流扩散层。
优选地，所述P电极从所述衬底的下表面贯穿至所述电流扩散层的下表面。
优选地，还包括：形成在所述缓冲层和所述N型GaN层之间的本征层。
优选地，所述N电极从所述衬底的下表面贯穿至所述本征层的下表面。
优选地，所述P电极和N电极的形状为正梯形。
优选地，定义所述P电极的侧面与所述衬底的下表面夹角为α, 所述N电极的侧面与所述衬底的下表面夹角为β，其中，α和β的取值范围为65-80°。
优选地，所述P电极和N电极的侧面以及所述衬底的下表面具有布拉格反射层。
优选地，所述衬底为蓝宝石衬底。
实用新型由上可知，根据本实用新型的LED芯片至少具有如下优点：
(1)电极从衬底下方引出，不影响光线从正面芯片正面射出，并且，电极层侧面和衬底下表面具有分布式布拉格反射层，光线不容易从电极处和芯片底部漏出，因此LED芯片的出光率高。
(2)由于电极是从衬底底部引出的，因此可以采用覆晶技术将电极直接固晶在支架上，因此芯片上热能能够迅速传递给支架，从而有效地解决了蓝宝石散热性差的问题，此外蓝宝石衬底经过减薄处理也有利于散热，避免了因热量累积导致芯片寿命衰减。
(3)结构简单，工艺简单，成本较低，易于大规模生产。
本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是现有的水平结构的LED芯片的结构示意图；
图2是根据本实用新型一个实施例的LED芯片的结构示意图；
图3是根据本实用新型另一个实施例的LED芯片的结构示意图；
图4是根据本实用新型实施例的LED芯片的制备方法的流程图；
图5a至图5e是根据本实用新型实施例的LED芯片的制备方法的具体过程示意图。
具体实施方式
下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。
在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
如图1所示，根据本实用新型实施例的LED芯片，包括以下部分：衬底100；形成在衬底100之上的缓冲层200；形成在缓冲层200之上的N型层300；形成在N型层300之上的量子阱400；形成在量子阱400之上的电子阻挡层500；形成在电子阻挡层500之上的P型层600；形成在P型层600之上的钝化层700；P电极800，P电极800从衬底100的下表面贯穿至P型层600的下表面；以及N电极900，N电极900从衬底100的下表面贯穿至N型层300的下表面。
其中，衬底100需为导电性差的衬底，例如蓝宝石衬底。若衬底100的导电性良好，则容易造成两个电极短路。
在本实用新型中，所述N型层300、P型层600优选为GaN层，其中，缓冲层200、量子阱400、电子阻挡层500以及钝化层700的材料，是根据目标LED芯片的性能而灵活设定的，该技术属于本领域技术人员的公知，本文不赘述。
其中，P电极800和N电极900的材料优选反射率高的电极材料。
如图2所示，在本实用新型的另一个实施例中，LED芯片还进一步包括：形成在P型层600和钝化层700之间的电流扩散层1000，和形成在缓冲层200和N型层300之间的本征层1100。其中，其中，电流扩散层能够有效促使LED芯片中的电流能够快速并且均匀地扩散，增加电子活性能，达到提升LED光转换效率的目的；本征层保证了N型层的晶体质量，减少其缺陷，并且也可以适当缓解电流阻塞效应，使电流分布更加均匀，并且降低了驱动电压。电流扩散层1000和本征层1100的材料同样由技术人员根据具体情况灵活选定。
此时，P电极800和N电极900有两种方案。第一种方案是：P电极800从衬底100的下表面贯穿至P型层600的下表面；N电极900从衬底100的下表面贯穿至N型层300的下表面。第二种方案是：P电极800从衬底100的下表面贯穿至电流扩散层1000的下表面；N电极900从衬底100的下表面贯穿至本征层1100的下表面，具体参见图2。优选采用第二种方案，理由如下：对于P电极800而言，若P电极900直接和P型层600接触，这样会使电流在电极表面扩散，不能顺利通到P电极900中，造成正向电压VF偏高，影响电极的电化学性能；若P电极800直接和电流扩散层1000接触，能使P电极800与外延层形成良好的欧姆接触，改善电流分布情况。对于N电极900而言，若N电极900直接和N型层300接触，由于N型层300用于提供空穴，如果刻蚀至N型层300就会减少空穴的提供，从而影响芯片发光效率；若N电极900直接和本征层1100接触，则可避免上述缺点，并且，N电极900贯穿至本征层1100的方案的刻蚀深度较浅，其制作成本也较低。
优选地，P电极800和N电极900的形状为正梯形。P电极800和N电极900的截面形状为顶宽度小于底宽度的正梯形。该形状的电极一方面在开沉积窗口容易加工，另一方面在沉积电极材料时易于填充密实。
优选地，定义P电极800的侧面与衬底100的下表面夹角为α, N电极900的侧面与衬底100的下表面夹角为β，其中，α和β的取值范围为65-80°。此时，外延片发出的光线在电极侧面容易发生全反射而不漏出，提高了出光效率。最优选地，当LED芯片为GaN基芯片时，根据GaN材料的折射率计算可知，当α和β为78°时，电极侧面上的大部分入射光的入射角都大于临界角，因此反射回去，从正面或者侧面出光。
优选地，P电极800和N电极900的侧面以及衬底100的下表面具有分布式布拉格反射层（Distributed
Bragg Reflection Layer，DBR层）1200。DBR层能够进行有效反射，减小电极处、芯片底部的漏光，并且DBR层本身对光线几乎不吸收，因此设置DBR层提高芯片出光效率。
优选地，衬底100是经过减薄处理的。减薄处理一方面有利于提高衬底100的散热性能，另一方面也有利于减少沉积窗口刻蚀深度和节省电极材料。
由上可知，根据本实用新型的LED芯片至少具有如下优点：
(1)电极从衬底下方引出，不影响光线从正面芯片正面射出，并且，电极层侧面和衬底下表面具有分布式布拉格反射层，光线不容易从电极处和芯片底部漏出，因此LED芯片的出光率高。
(2) 由于电极是从衬底底部引出的，因此可以采用覆晶技术将电极直接固晶在支架上，因此芯片上热能能够迅速传递给支架，从而有效地解决了蓝宝石散热性差的问题，此外蓝宝石衬底经过减薄处理也有利于散热，避免了因热量累积导致芯片寿命衰减。
(3)结构简单，工艺简单，成本较低，易于大规模生产。
如图3所示，根据本实用新型实施例的LED芯片的制备方法，包括以下步骤：
S1.提供衬底。
其中，衬底需为导电性差的衬底，例如蓝宝石衬底。若衬底的导电性良好，则容易造成两个电极短路。
S2.在衬底之上形成缓冲层。
S3.在缓冲层之上形成N型层。
S4.在N型层之上形成量子阱。
S5.在量子阱之上形成电子阻挡层。
S6.在电子阻挡层之上形成P型层。
S7.在P型层之上形成钝化层。
其中，缓冲层、N型层、量子阱、电子阻挡层、P型层以及钝化层的材料，是根据目标LED芯片的性能而灵活设定的，该技术属于本领域技术人员的公知，本文不赘述。
S8.从衬底的下表面开P电极沉积窗口和N电极沉积窗口，其中，P电极沉积窗口从衬底的下表面贯穿至P型层的下表面, N电极沉积窗口从衬底的下表面贯穿至N型层的下表面。
S9.在P电极沉积窗口和N电极沉积窗口中沉积P电极和N电极。
其中，P电极800和N电极900的材料优选反射率高的电极材料。
优选地，本实用新型实施例的LED芯片的制备方法还包括：在P型层和钝化层之间形成电流扩散层。该电流扩散层能够有效促使LED芯片中的电流能够快速并且均匀地扩散，增加电子活性能，达到提升LED光转换效率的目的。
优选地，P电极沉积窗口从衬底的下表面贯穿至电流扩散层的下表面。P电极直接和电流扩散层接触，能使P电极与外延层形成良好的欧姆接触，改善电流分布情况。
优选地，本实用新型实施例的LED芯片的制备方法还包括：在缓冲层和N型层之间形成本征层。该本征层保证了N型层的晶体质量，减少其缺陷，并且也可以适当缓解电流阻塞效应，使电流分布更加均匀，并且降低了驱动电压。
优选地，N电极沉积窗口从衬底的下表面贯穿至本征层的下表面。N电极直接和本征层1100接触，则可减少N型层提供空穴，并且，N电极贯穿至本征层的方案的刻蚀深度较浅，其制作成本也较低。
优选地，P电极沉积窗口和N电极沉积窗口的形状为正梯形。该形状的沉积窗口一方面容易加工，另一方面在后续沉积电极材料时易于填充密实。
优选地，定义P电极沉积窗口的侧面与衬底的下表面夹角为α, N电极沉积窗口的侧面与衬底的下表面夹角为β，其中，α和β的取值范围为65-80°。此时，外延片发出的光线在电极侧面容易发生全反射而不漏出，提高了出光效率。最优选地，当LED芯片为GaN基芯片时，根据GaN材料的折射率计算可知，当α和β为78°时，电极侧面上的大部分入射光的入射角都大于临界角，因此反射回去，从正面或者侧面出光。
优选地，在步骤S8之后、步骤S9之前，在P电极沉积窗口和N电极沉积窗口的侧面以及衬底的下表面形成分布式布拉格反射层。DBR层能够进行有效反射，减小电极处、芯片底部的漏光，并且DBR层本身对光线几乎不吸收，因此设置DBR层提高芯片出光效率。
优选地，在步骤S7之前，对衬底进行减薄。减薄处理一方面有利于提高衬底100的散热性能，另一方面也有利于减少沉积窗口刻蚀深度和节省电极材料。
由上可知，根据本实用新型的LED芯片的制备方法至少具有如下优点：
(1)电极从衬底下方引出，不影响光线从正面芯片正面射出，并且，电极层侧面和衬底下表面具有分布式布拉格反射层，光线不容易从电极处和芯片底部漏出，因此LED芯片的出光率高。
(2) 由于电极是从衬底底部引出的，因此可以采用覆晶技术将电极直接固晶在支架上，因此芯片上热能能够迅速传递给支架，从而有效地解决了蓝宝石散热性差的问题，此外蓝宝石衬底经过减薄处理也有利于散热，避免了因热量累积导致芯片寿命衰减。
(3)结构简单，工艺简单，成本较低，易于大规模生产。
为使本领域技术人员更好地理解，下面结合图5a至图5e详细介绍本实用新型一个蓝光LED芯片的具体制备流程。
如图5a所示，依次形成衬底、缓冲层、本征层、N型层、量子阱、电子阻挡层、P型层、电流扩散层以及钝化层的多层堆叠结构。
具体地，提供蓝宝石衬底作为衬底100。然后通过MOCVD等方法外延形成理想厚度的AlN的缓冲层200、u-GaN的本征层1100、n-GaN的N型层300、InGaN/GaN的量子阱400、AlxGa1 − xN的电子阻挡层500和p-GaN 的P型层600。其中，InGaN/GaN的量子阱400中，垒层的厚度为6-15nm，阱层的厚度为2-4nm，周期数为8-20。随后通过蒸镀等方法在P型层600上沉积150-300nm厚的ITO的电流扩散层1000。最后通过PECVD等方法在电流扩散层1000上沉积50-150nm厚的、透明度高的SiO2的钝化层。
如图5b所示，对衬底进行减薄。
具体地，通过机械、化学或者机械+化学的方式对蓝宝石的底面进行减薄，减到一定的厚度。例如，减薄至100-120μm。减薄技术为本领域常用技术，不再赘述细节。
如图5c所示，从衬底的下表面开P电极沉积窗口和N电极沉积窗口。
具体地，通过光刻、显影、刻蚀等工序刻蚀掉部分区域，形成正梯形的、梯形底角大小为78°的P电极沉积窗口810和N电极沉积窗口910。其中，P电极沉积窗口810从衬底100的下表面贯穿至电流扩散层1000的下表面；N电极沉积窗口910从衬底100的下表面贯穿至本征层1100的下表面。
如图5d所示，在P电极沉积窗口和N电极沉积窗口的侧面以及衬底的下表面形成分布式布拉格反射层。
具体地，在蓝宝石的衬底100的一面通过镀膜技术镀上一层SiO2或TiO2的布拉格反射层，然后通过刻蚀等技术去除部分区域的布拉格反射层，便于后续制作电极。
如图5e所示，在P电极沉积窗口和N电极沉积窗口中沉积P电极和N电极。其中，P电极800和N电极900的材料优选Ti、Al、Au、Ni、Mo等反射率高的电极材料。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在不脱离本实用新型的原理和宗旨的情况下在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (9)
1.一种LED芯片，其特征在于，包括以下部分：
衬底；
形成在所述衬底之上的缓冲层；
形成在所述缓冲层之上的N型GaN层；
形成在所述N型GaN层之上的量子阱；
形成在所述量子阱之上的电子阻挡层；
形成在所述电子阻挡层之上的P型GaN层；
形成在所述P型GaN层之上的钝化层；
P电极，所述P电极从所述衬底的下表面贯穿至所述P型GaN层的下表面；以及
N电极，所述N电极从所述衬底的下表面贯穿至所述N型GaN层的下表面。
2.如权利要求1所述的LED芯片，其特征在于，还包括：形成在所述P型GaN层和所述钝化层之间的电流扩散层。
3.如权利要求2所述的LED芯片，其特征在于，所述P电极从所述衬底的下表面贯穿至所述电流扩散层的下表面。
4.如权利要求1所述的LED芯片，其特征在于，还包括：形成在所述缓冲层和所述N型GaN层之间的本征层。
5.如权利要求4所述的LED芯片，其特征在于，所述N电极从所述衬底的下表面贯穿至所述本征层的下表面。
6.如权利要求1-5任一项所述的LED芯片，其特征在于，所述P电极和N电极的形状为正梯形。
7.如权利要求6所述的LED芯片，其特征在于，定义所述P电极的侧面与所述衬底的下表面夹角为α, 所述N电极的侧面与所述衬底的下表面夹角为β，其中，α和β的取值范围为65-80°。
8.如权利要求1所述的LED芯片，其特征在于，所述P电极和N电极的侧面以及所述衬底的下表面具有布拉格反射层。
9.如权利要求1所述的LED芯片，其特征在于，所述衬底为蓝宝石衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320499540.XU CN203434185U (zh) | 2013-08-16 | 2013-08-16 | 一种led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320499540.XU CN203434185U (zh) | 2013-08-16 | 2013-08-16 | 一种led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203434185U true CN203434185U (zh) | 2014-02-12 |
Family
ID=50063206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320499540.XU Expired - Fee Related CN203434185U (zh) | 2013-08-16 | 2013-08-16 | 一种led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203434185U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104377291A (zh) * | 2013-08-16 | 2015-02-25 | 比亚迪股份有限公司 | Led芯片及其制备方法 |
| CN108140736A (zh) * | 2015-10-06 | 2018-06-08 | 牛津大学科技创新有限公司 | 设备架构 |
-
2013
- 2013-08-16 CN CN201320499540.XU patent/CN203434185U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104377291A (zh) * | 2013-08-16 | 2015-02-25 | 比亚迪股份有限公司 | Led芯片及其制备方法 |
| CN104377291B (zh) * | 2013-08-16 | 2017-09-01 | 比亚迪股份有限公司 | Led芯片及其制备方法 |
| CN108140736A (zh) * | 2015-10-06 | 2018-06-08 | 牛津大学科技创新有限公司 | 设备架构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100816841B1 (ko) | 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 | |
| KR100735496B1 (ko) | 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법 | |
| US9172002B2 (en) | Light-emitting device having a patterned substrate | |
| US8791480B2 (en) | Light emitting device and manufacturing method thereof | |
| CN103996772B (zh) | 发光二极管芯片及其制作方法 | |
| CN104576872A (zh) | 一种半导体发光二极管芯片及其制作方法 | |
| CN102790045A (zh) | 发光二极管阵列及其制造方法 | |
| KR20080043649A (ko) | 수직형 발광 소자 | |
| CN104638069A (zh) | 垂直型led芯片结构及其制作方法 | |
| CN104064642A (zh) | 垂直型led的制作方法 | |
| CN203491287U (zh) | 一种led芯片 | |
| CN103972349B (zh) | 发光器件 | |
| CN104377291A (zh) | Led芯片及其制备方法 | |
| KR20090018451A (ko) | 수직구조 갈륨계 ｌｅｄ 소자의 제조방법 | |
| CN105762250A (zh) | 一种发光二极管及其制作方法 | |
| CN108198923A (zh) | 一种发光二极管芯片及其制作方法 | |
| KR100762003B1 (ko) | 수직구조 질화물계 발광다이오드 소자의 제조방법 | |
| CN102593292A (zh) | 发光装置 | |
| CN203434185U (zh) | 一种led芯片 | |
| CN103137800B (zh) | 一种发光二极管制作方法 | |
| CN203607447U (zh) | Led芯片 | |
| CN102646771B (zh) | 发光器件 | |
| CN105336829A (zh) | 倒装发光二极管结构及其制作方法 | |
| CN103682021B (zh) | 金属电极具有阵列型微结构的发光二极管及其制造方法 | |
| US8461619B2 (en) | Light emitting diode chip and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210219 Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 516083 Xiangshui River, Daya Bay, Huizhou City, Guangdong Province Patentee before: HUIZHOU BYD INDUSTRIAL Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140212 |