CN203367281U - 用于改善接地性能的cmos图像传感器 - Google Patents

Abstract

本实用新型涉及一种用于改善接地性能的CMOS图像传感器，包括：半导体外延层；作为电荷收集区的第二导电类型半导体区；第一导电类型半导体阱；位于所述第一导电类型半导体阱上方的栅极；设置于所述第二导电类型区周围的隔离区；设置于所述第二导电类型区上方的隔离层。所述隔离层为第一导电类型半导体层，并且所述隔离层与所述第一导电类型半导体阱在所述栅极下方连成一体，实现电性连接，从而使所述隔离层、第一导电类型半导体阱以及所述半导体外延层保持等电位。本实用新型通过隔离层与栅极下方的半导体阱电性连接更有效地改善CMOS图像传感器接地性能并且能够简化传感器的制造工艺。

Description

用于改善接地性能的CMOS图像传感器

技术领域

本实用新型涉及传感器领域，尤其涉及一种用于改善接地性能的CMOS图像传感器。 

背景技术

随着电子科技的发展，图像传感器已经无处不在，它们被广泛应用于数字照相机、便携式电话、医疗器械、汽车等领域。图像传感器的制造技术也在快速发展，而其性能的提高已成为图像传感器技术发展的关键，互补型金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）图像传感器是图像传感器中的重要一类。 

CMOS图像传感器，在光电二极管N型区上方通常设有隔离层，一般为一称为PIN层的浓P型薄层，用于克服表面缺陷、表面态等对其性能的影响。光照时，PIN层以及其它光电二极管N型区周围的外延层P型区由于光生伏特效应都会积累正电荷，导致P区电位上升，因此CMOS图像传感器芯片的PIN层结构、P阱以及与其相连的外延层P型区通常都需要接地，用以释放由于光照等原因产生电荷积累，保持零电位。 

如图1所示为目前一般CMOS图像传感器芯片器件结构示意图，在硅片上会定义若干个用于制造器件的区域，这些区域采用浅沟槽（STI Shallow Trench Isolation）相互隔离。这些区域按功能分为：制作光电二极管的区域（PD Photodiode）和用于制作其它功能晶体管的区域ET；图2所示为图1沿A-A方向截面示意图。如图1所示，各器件所在上层硅单元通过浅沟槽（STI）隔离。如图2所示，器件层下方的各P型外延层相互连通。然后如图3所示，整个芯片统一制作接地点，使P型外延层接地。另外，也可以通过在每个上层硅单元独立制作金属接触，然后通过金属线连接，金属线的另一端接地，以实现将结构接地。但是制作金属接触会增加制作工艺与成本。 

根据图2，一般接地工艺中，由于下方P型区之间的P区浓度不大，且由于工艺精度的限制，该P区P的浓度分布可能不均匀，导致PIN层与地的接触不是很好，光照时产生的电荷不能被及时释放掉，PIN层电位上升，进而引起下次进行光信号采集时，生成的图像亮度变暗，明暗不均等现象，导致图像传感器性能变差。 

综上所述，提供一种能够更有效实现隔离层与外延层等电位的结构，从而更有效地改善CMOS图像传感器接地性能，成为本领域技术人员亟待解决的问题。 

公开于该实用新型背景技术部分的信息仅仅旨在加深对本实用新型的一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。 

实用新型内容

为解决上述现有技术的问题，本实用新型的目的在于提供一种制作工艺简单有效地改善接地性能的CMOS图像传感器。 

本实用新型提供一种用于改善接地性能的CMOS图像传感器，包括：半导体外延层，其具有上表面；第二导电类型半导体区，其设置于所述半导体外延层的上表面下方的预设深度内，所述第二导电类型半导体区与其周围的第一导电类型半导体区构成光电二极管；第一导电类型半导体阱，其设置于所述半导体外延层上表面下方的预设深度内；栅极，其位于所述第一导电类型半导体阱的上方；隔离区，其设置于所述第二导电类型区的周围；隔离层，其设置于所述半导体外延层的上表面下方的预设深度内，并且位于所述第二导电类型半导体区上方，其特征在于，所述隔离层为第一导电类型半导体层，并且所述隔离层与所述第一导电类型半导体阱在所述栅极下方连成一体，实现电性连接，从而使所述隔离层、第一导电类型半导体阱以及所述半导体外延层保持等电位。 

优选地，所述半导体外延层上层区域设置多个所述第二导电类型半导体区，其中至少两个所述第二导电类型半导体区上方的隔离层相互电性连接。 

优选地，所述隔离区包括浅沟槽与第一导电类型半导体区。 

优选地，所述第二导电类型区为N型半导体区，所述隔离层为重掺杂的P型半导体层，所述第一导电类型半导体阱为重掺杂的P型半导体阱。 

优选地，所述栅极为多晶硅。 

本实用新型的有益效果在于：通过隔离层与栅极下方的半导体阱电性连接更有效地改善CMOS图像传感器接地性能，并且相对于现有技术中通过在每个上层硅单元独立制作金属接触，本实用新型不需要另外制作金属接触等电性接触而是通过所述隔离层与所述第一导电类型半导体阱直接电性连接实现良好的隔离层接地，能够简化传感器的制作工艺。 

附图说明

图1为现有技术俯视图。 

图2为现有技术A-A方向剖面图。 

图3为现有技术接地的剖面示意图，示出了现有技术的接地情况。 

图4为本实用新型第一实施例俯视图。 

图5为本实用新型第一实施例B-B方向剖面图。 

图6为本实用新型第一实施例接地的剖面示意图。 

图7为本实用新型第二实施例俯视图。 

图8为本实用新型第三实施例俯视图。 

图9为本实用新型第三实施例C-C方向剖面图。 

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施例的限制。 

请参阅图4至图9所示，本实用新型提供一种有效地改善接地性能的CMOS图像传感器，包括： 

半导体外延层1，所述半导体外延层具有上、下表面，并且具有一定的厚度，所述半导体外延层可以第一导电类型半导体外延层也可以 是第二导电类型半导体外延层，所述半导体外延层的参杂浓度较低。 

所述第一导电类型半导体是P型半导体或者N型半导体中的另一种，即与第二导电类型不同的导电类型半导体；如果第二导电类型半导体为N型半导体，则第一导电类型半导体可以是P型半导体；反之亦然。 

第二导电类型半导体区2，其设置于所述半导体外延层的上表面下方的预设深度内即设置于所述半导体外延层的上层预设区域内，所述第二导电类型半导体区与周围的第一导电类型半导体区构成光电二极管，所述第二导电类型半导体可以是N型半导体或者P型半导体中的任一种。 

第一导电类型半导体阱3，其设置于所述半导体外延层上表面下方的预设深度内，所述第一导电类型半导体阱的掺杂浓度较高，高于所述半导体外延层的参杂浓度。 

栅极4，其设置于所述第一导电类型半导体阱的上方，在本领域中常用的栅极材料是多晶硅，其内阻较高用以通过电压控制CMOS器件的性能。 

隔离区，其设置于所述第二导电类型区的周围，所述隔离区为浅沟槽501或者是掺杂浓度较高的第一导电类型半导体区502。所述隔离区能够实现相邻半导体器件的电绝缘。 

隔离层6，其设置于所述半导体外延层的上表面下方的预设深度内，并且位于所述第二导电类型区上方，所述隔离层与所述第一导电类型半导体阱电性连接，所述隔离层与第一导电类型半导体阱的连接电阻小，从而更有效地使所述隔离层、第一导电类型半导体阱以及所述半导体外延层保持等电位。如图5所示，所述隔离层与所述第一导电类型半导体阱的电性连接部分设置于所述栅极下方。这样所述栅极4就可以保护连接处的所述隔离层不受后续源漏端离子注入的影响，这样所述隔离层与所述半导体外延层就通过所述第一导电类型半导体阱3实现了良好的电性连接。 

本实用新型所提供的CMOS图像传感器在工作过程中，所述半导体外延层接地，隔离层通过与第一导电类型半导体阱与半导体外延层接地电阻较小能够更好地实现隔离层、第一导电类型半导体阱与半导 体外延层等电位，从而其接地性能得到改善；另外通过相同导电类型半导体的连接在制作时可以将隔离层与第一导电类型阱同时完成便能够在制作时简化制作工艺。 

下面，结合附图对本实用新型的具体实施例进行描述。 

请参阅图4、5，本实用新型的第一实施例包括：轻掺杂的P型半导体外延层1；N型半导体区即光电二极管区2；重掺杂的P型半导体阱3；多晶硅栅极4；隔离区在本实施例中采用的是浅沟槽结构501；隔离层6为重掺杂的P型半导体薄层通常称为PIN层，所述隔离层6与所述重掺杂的P型半导体阱3电性连接。 

在本实施例中，如图4所示，相邻的光电二极管区2上方的重掺杂的P型半导体薄层6连续，所述重掺杂的P型半导体薄层6与所述重掺杂的P型半导体阱3的连接部分位于所述多晶硅栅极4的下方。 

对于上述实施例的制作工艺中，相邻光电二极管区2之间，制作浅沟槽501隔离时，并不完全隔断，使该类器件之间重掺杂的P型半导体薄层6连成一体，实现电连接。类似的，同样在制作浅沟槽501时，如果不同的N型半导体区2之间有其它结构阻挡，如包含重掺杂的P型半导体阱3的其它晶体管区7，所述其它晶体管区7不便于直接通过上层的重掺杂的P型半导体薄层6电性连接，则所述N型半导体区2与所述其它晶体管区7也不完全通过浅沟槽501隔断，即两者之间的上层硅仍然保持连续。如图5所示为图4沿B-B方向截面示意图，重掺杂的P型半导体阱3在纵向上分布一直从近上表面延伸到浅沟槽501下方的轻掺杂的P型半导体外延层区，且浓度较大，同时，在所述N型半导体区2与所述其它晶体管区7的上层硅连续处，正好处于所述其它晶体管区7中晶体管栅极4的下方，这样多晶硅栅极4就可以保护连接处的重掺杂的P型半导体薄层阱3不受后续源漏端离子注入的影响，这样重掺杂的P型半导体薄层与半导体器件层下方的P型半导体外延层就通过重掺杂的P型半导体阱3实现了良好的电性连接，如图6所示，再将整个芯片利用P型半导体外延层的下层区域接地，即可将重掺杂的P型半导体薄层6积累的电荷及时释放，保持电位稳定为零。 

如图7所示为第二实施例的俯视图，其与第一实施例的区别在于， 所述多个第二导电类型半导体区构成的光电二极管区2之间通过浅沟槽501完全隔离，所述第二导电类型半导体上层的隔离层6之间不连续，其它同第一实施例。 

如图8与9所示分别为第三实施例的俯视图与C-C方向的剖面图，其与第一实施例的区别在于，所述多个第二导电类型半导体区的光电二极管区2之间通过第一导电类型半导体区502隔离，在本实施例中，所述多个第二导电类型半导体区构成的光电二极管区2之间的隔离区为第一导电类型半导体区502，所述光电二极管区2上层的隔离层6与所述第一导电类型半导体区502电性连接，其它同第一实施例。 

本实用新型同时提供一种制作所述用于改善接地性能的CMOS图像传感器的方法，包括： 

提供半导体外延层，该步骤根据工艺需要可以采用分子束外延或液相外延等晶体生长技术，用以形成所述半导体外延层。 

在所述半导体外延层上层预设区域内形成第二导电类型半导体区与第一导电类型半导体阱，该步骤可以采用如下的工艺进行：通过在所述半导体外延层上层预设区域内进行离子注入，通过采用不同的离子形成第二导电类型半导体区与第一导电类型半导体阱。 

在所述第二导电类型半导体区周围形成隔离区，该步骤是通过离子刻蚀等技术在所述第二导电类型半导体区的周围形成浅沟槽的隔离区，或者通过离子注入等方法在第二导电类型半导体区形成第一导电类型半导体区的隔离区。所述隔离区将所述第二导电类型半导体区与所述半导体外延层的上层其它区域隔离。 

在第二导电类型半导体区上方形成隔离层，其中将所述隔离层与所述第一导电类型半导体阱电性连接，该步骤是通过离子注入等方式在所述第二导电类型半导体区的上层预设区域内形成地一导电类型隔离层，所述隔离层要与所述第一导电类型半导体阱相连接，所述隔离层可以与所述第一导电类型半导体阱以及所述第一导电类型半导体区在同一步骤中形成。 

在所述第一导电类型半导体阱上方形成栅极。 

其中，在形成所述隔离层时设置所述隔离层与所述第一导电类型阱的连接部分位于所述栅极下方，所述第二导电类型半导体区与所述 第一导电类型半导体阱之间不完全通过隔离区隔断。 

优选地，当所述半导体外延层上层区域还设置有包含第一导电类型半导体阱的其它晶体管时，所述其它晶体管的第一导电类型半导体阱不便于直接通过上层的隔离层电性连接，则设置所述第二导电类型半导体区与所述其它晶体管不完全通过所述隔离区隔断，即两者之间的上层硅仍然保持连续。 

本实用新型提供的一种制作所述用于改善接地性能的CMOS图像传感器的方法在实际应用中的一个优选地实施例是：在所述半导体外延层上层区域设置多个所述第二导电类型半导体区，并设置至少两个所述第二导电类型半导体区上方的隔离层电性连接； 

在本实施例中，将所述隔离区一部分设置成浅沟槽，将相邻的第二导电类型半导体区之间的半导体外延层上层区域设置预设深度的第一导电类型半导体区，所述第一导电类型半导体区与所述隔离层电性连接。 

本实用新型的方案特点及技术效果为：通过隔离层与栅极下方的半导体阱电性连接更有效地改善CMOS图像传感器接地性能，并且本实用新型不需要另外制作金属接触等电性接触而是通过所述隔离层与所述第一导电类型半导体阱直接电性连接实现良好的隔离层接地，即省略了特殊的隔离层与半导体外延层的连接工艺从而能够简化工艺。 

以上所述仅为本实用新型的较佳实施例，凡依本实用新型权利要求范围所做的均等变化与修饰，皆应属本实用新型权利要求的涵盖范围。 

Claims (5)

1.一种用于改善接地性能的CMOS图像传感器，包括：

半导体外延层，其具有上表面；

第二导电类型半导体区，其设置于所述半导体外延层的上表面下方的预设深度内，所述第二导电类型半导体区与其周围的第一导电类型半导体区构成光电二极管；

第一导电类型半导体阱，其设置于所述半导体外延层上表面下方的预设深度内；

栅极，其位于所述第一导电类型半导体阱的上方；

隔离区，其设置于所述第二导电类型区的周围；

隔离层，其设置于所述半导体外延层的上表面下方的预设深度内，并且位于所述第二导电类型半导体区上方，其特征在于，

所述隔离层为第一导电类型半导体层，并且所述隔离层与所述第一导电类型半导体阱在所述栅极下方连成一体，实现电性连接，从而使所述隔离层、第一导电类型半导体阱以及所述半导体外延层保持等电位。

2.根据权利要求1所述的用于改善接地性能的CMOS图像传感器，其特征在于：所述半导体外延层上层区域设置多个所述第二导电类型半导体区，其中至少两个所述第二导电类型半导体区上方的隔离层相互电性连接。

3.根据权利要求1所述的用于改善接地性能的CMOS图像传感器，其特征在于：所述隔离区包括浅沟槽与第一导电类型半导体区。

4.根据权利要求1至3中任一项所述的用于改善接地性能的CMOS图像传感器，其特征在于：所述第二导电类型区为N型半导体区，所述隔离层为重掺杂的P型半导体层，所述第一导电类型半导体阱为重掺杂的P型半导体阱。

5.根据权利要求4所述的用于改善接地性能的CMOS图像传感器，其特征在于：所述栅极为多晶硅。

Images