CN203150140U - 一种存储器阵列结构 - Google Patents
一种存储器阵列结构 Download PDFInfo
- Publication number
- CN203150140U CN203150140U CN 201320138579 CN201320138579U CN203150140U CN 203150140 U CN203150140 U CN 203150140U CN 201320138579 CN201320138579 CN 201320138579 CN 201320138579 U CN201320138579 U CN 201320138579U CN 203150140 U CN203150140 U CN 203150140U
- Authority
- CN
- China
- Prior art keywords
- array
- sense amplifier
- storage
- border
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本实用新型提供一种存储器阵列结构，包括若干存储阵列和若干设置于相邻两个存储阵列之间的中间灵敏放大器阵列；相邻两个存储阵列之间设置一个中间灵敏放大器阵列；所述若干存储阵列包括两个边界存储阵列，所述两个边界存储阵列各连接有一个边界灵敏放大器阵列；所述边界灵敏放大器阵列中的每一灵敏放大器连接对应边界储存阵列中的两个位线。本实用新型通过在边界存储阵列旁设置边界灵敏放大器阵列，连接边界存储阵列中冗余存储单元的位线，可以有效的使用一半的冗余存储单元，提高了存储单元的使用率；该等单元可以用于提供额外的随机存储器或只读存储器，这些存储器可以用来存储各种芯片中所需的配置信息和自修复所需的信息或者测试芯片时所需信息等。
Description
【技术领域】
本实用新型涉及计算机技术领域，特别涉及一种储存器阵列结构。
【背景技术】
请参阅图1所示，随着工艺尺寸的缩小，为减小单元尺寸的面积，采用开路位线结构。1，3，5，7，9是存储阵列，由一根或多根字线wl和位线(BL_0、BL_e)组成，2，4,6,7是灵敏放大器阵列，由一个或多个灵敏放大器组成。当对存储阵列3进行操作时，3中的字线WL被激活，其它的字线处于未激活状态，与该字线相连的存储单元的信息通过与存储单元相连的位线，如图1中偶数位线BL_e和奇数位线BL_o，传递到2，4中的灵敏放大器，通过该灵敏放大器可以对存储单元进行读写操作。输入到2，4的位线有两种，一种来自于要进行操作的存储阵列，用于传递存储单元中的信息，即读出位线，另一种来自于未被激活的存储阵列，作为灵敏放大器的比较基准，即基准位线，因此需要2和4两个灵敏放大器阵列来处理一根字线上的存储单元的数据。而且对于任何一个存储阵列的读写操作都需要另两块相邻的存储阵列提供基准位线。由于采用开路位线结构，需要在存储阵列中加入多余的存储模块以提供基准位线，该多余的存储模块被称为边界模块。
【实用新型内容】
本实用新型的目的在于提供一种存储器阵列结构，该结构可以使用部分背景技术结构中所不能使用的存储单元，这些存储单元可以用于提供额外的随机存储器或只读存储器，这些存储器可以用来存储各种芯片中所需的配置信息和自修复所需的信息或者测试芯片时所需信息等。
为了实现上述目的，本实用新型采用如下技术方案：
一种存储器阵列结构，包括若干存储阵列和若干设置于相邻两个存储阵列之间的中间灵敏放大器阵列；相邻两个存储阵列之间设置一个中间灵敏放大器阵列；所述若干存储阵列包括两个边界存储阵列，所述两个边界存储阵列各连接有一个边界灵敏放大器阵列；所述边界灵敏放大器阵列中的每一灵敏放大器连接对应边界储存阵列中的两个位线。
本实用新型进一步的改进在于：所述边界灵敏放大器阵列中的每一灵敏放大器连接边界储存阵列中中间灵敏放大器阵列未连接的位线。
本实用新型进一步的改进在于：所述边界灵敏放大器阵列中的每一灵敏放大器连接边界储存阵列中间隔设置的两个奇数位线或偶数位线。
本实用新型进一步的改进在于：所述若干存储阵列中每一个储存阵列的位线长度相同。
本实用新型进一步的改进在于：中间灵敏放大器阵列中每一个灵敏放大器的两个输入端分别连接相邻的两个存储阵列。
相对于现有技术，本实用新型具有以下优点：本实用新型通过在边界存储阵列旁设置边界灵敏放大器阵列，通过边界灵敏放大器阵列连接边界存储阵列中冗余存储单元的位线，可以有效的使用一半的冗余存储单元，提高了存储单元的使用率；该等单元可以用于提供额外的随机存储器或只读存储器，这些存储器可以用来存储各种芯片中所需的配置信息和自修复所需的信息或者测试芯片时所需信息等。
【附图说明】
图1为现有存储器阵列的结构示意图；
图2为本实用新型一种存储器阵列结构的示意图。
【具体实施方式】
请参阅图2所示，本实用新型一种储存器阵列结构，在两个边界模块100，即第一边界存储阵列1和第二边界存储阵列9旁边分别加入特殊的边界灵敏放大器阵列A和A’。这两个特殊的边界灵敏放大器阵列A和A’与中间灵敏放大器阵列2，4，6，8有所不同。中间灵敏放大器阵列2，4，6，8所需的输入即图1中的偶数位线BL_e和奇数位线BL_o分别来自与其相邻的两个存储阵列，而边界灵敏放大器阵列A和A’所需的输入都是来自与其相邻的边界模块，边界灵敏放大器阵列A中每个灵敏放大器的两个输入均来自边界存储阵列0，边界灵敏放大器阵列A中每个灵敏放大器连接边界储存阵列1中相邻的两个奇数位线BLs_0；边界灵敏放大器阵列A’中每个灵敏放大器的两个输入均来自边界存储阵列8，边界灵敏放大器阵列A’中每个灵敏放大器连接边界储存阵列8中相邻的两个偶数位线BLs_e。
边界模块（边界存储阵列0、边界存储阵列8）中的存储单元可以分成两部分，一部分是在先前结构中可以被正常读写的存储单元，正常存储单元；另一部分是在先前结构中不可以被正常读写的存储单元，冗余存储单元。当加入边界灵敏放大器阵列A和A’后，冗余存储单元可以通过这两个特殊的放大器模块读出，但是由于边界灵敏放大器阵列A和A’中每个灵敏放大器的两个输入位线所连接的存储单元共用一根字线，而且这两根位线是同一个放大器的两个输入，而这两个输入中，一个为读出位线，另一个为基准位线，因此这两个位线所连接的存储单元只能读出与读出位线相连的单元中的数据。即冗余存储单元中只有一半可以被读写。
在读写正常存储单元时，特殊的灵敏放大器被关闭，只有读写冗余存储单元时，特殊的灵敏放大器才开始工作，因此不会对正常存储单元的读写产生影响。
Claims (5)
1.一种存储器阵列结构，其特征在于，包括若干存储阵列和若干设置于相邻两个存储阵列之间的中间灵敏放大器阵列；相邻两个存储阵列之间设置一个中间灵敏放大器阵列；所述若干存储阵列包括两个边界存储阵列，所述两个边界存储阵列各连接有一个边界灵敏放大器阵列；所述边界灵敏放大器阵列中的每一灵敏放大器连接对应边界储存阵列中的两个位线。
2.根据权利要求1所述的一种存储器阵列结构，其特征在于，所述边界灵敏放大器阵列中的每一灵敏放大器连接边界储存阵列中中间灵敏放大器阵列未连接的位线。
3.根据权利要求1所述的一种存储器阵列结构，其特征在于，所述边界灵敏放大器阵列中的每一灵敏放大器连接边界储存阵列中间隔设置的两个奇数位线或偶数位线。
4.根据权利要求1所述的一种存储器阵列结构，其特征在于，所述若干存储阵列中每一个储存阵列的位线长度相同。
5.根据权利要求1所述的一种存储器阵列结构，其特征在于，中间灵敏放大器阵列中每一个灵敏放大器的两个输入端分别连接相邻的两个存储阵列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320138579 CN203150140U (zh) | 2013-03-25 | 2013-03-25 | 一种存储器阵列结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320138579 CN203150140U (zh) | 2013-03-25 | 2013-03-25 | 一种存储器阵列结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203150140U true CN203150140U (zh) | 2013-08-21 |
Family
ID=48977649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201320138579 Expired - Fee Related CN203150140U (zh) | 2013-03-25 | 2013-03-25 | 一种存储器阵列结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203150140U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103177751A (zh) * | 2013-03-25 | 2013-06-26 | 西安华芯半导体有限公司 | 一种存储器阵列结构 |
-
2013
- 2013-03-25 CN CN 201320138579 patent/CN203150140U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103177751A (zh) * | 2013-03-25 | 2013-06-26 | 西安华芯半导体有限公司 | 一种存储器阵列结构 |
| CN103177751B (zh) * | 2013-03-25 | 2016-01-20 | 西安华芯半导体有限公司 | 一种存储器阵列结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101231880B (zh) | 使用多路复用器替换存储设备的存储器模组和方法 | |
| TWI256647B (en) | Multi-port memory device with stacked banks | |
| WO2005124558A3 (en) | Method and system for optimizing the number of word line segments in a segmented mram array | |
| TW200737182A (en) | High-bandwidth magnetoresistive random access memory devices and methods of operation thereof | |
| DE602008002436D1 (de) | Speicherchip für ein speichersubsystem hoher kapazität zur unterstützung der replikation von befehlsdaten | |
| CN103310831B (zh) | 存储单元的写入操作中的信号跟踪 | |
| USRE46474E1 (en) | Multiple write during simultaneous memory access of a multi-port memory device | |
| CN106155926A (zh) | 存储器及存储器的数据交互方法 | |
| CN202076002U (zh) | 储存器阵列结构及其局部字线驱动模块 | |
| CN104599700A (zh) | 高密度存储器结构 | |
| TW200636721A (en) | Memory device with pre-fetch circuit and pre-fetch method | |
| CN103177751B (zh) | 一种存储器阵列结构 | |
| CN101079310B (zh) | 具有共享基准的存储装置和方法 | |
| US9401193B2 (en) | Memory device refreshing word line accessed in previous write operation | |
| CN101866687A (zh) | 自定时写跟踪型静态随机存储器 | |
| CN203150140U (zh) | 一种存储器阵列结构 | |
| CN102194511B (zh) | 储存器阵列结构及其局部字线驱动模块和驱动方法 | |
| CN203150546U (zh) | 一种存储阵列及存储器 | |
| KR100652415B1 (ko) | 1 로우 액티베이션 구조 또는 2 로우 액티베이션 구조를선택할 수 있는 반도체 메모리 장치 및 2 로우 액티베이션방법 | |
| CN107527649B (zh) | 具有提高的延迟的存储器器件及其操作方法 | |
| CN102332295B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
| CN203150139U (zh) | 存储器阵列结构 | |
| CN103177752B (zh) | 一种存储器阵列结构及其操作方法 | |
| CN103187093B (zh) | 静态随机存储器及其存取控制方法及其位线预充电电路 | |
| CN110097898B (zh) | 页面大小感知调度方法和非暂时性计算机可读记录介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130821 Termination date: 20180325 |