CN103177751A - 一种存储器阵列结构 - Google Patents

一种存储器阵列结构 Download PDF

Info

Publication number
CN103177751A
CN103177751A CN201310098114XA CN201310098114A CN103177751A CN 103177751 A CN103177751 A CN 103177751A CN 201310098114X A CN201310098114X A CN 201310098114XA CN 201310098114 A CN201310098114 A CN 201310098114A CN 103177751 A CN103177751 A CN 103177751A
Authority
CN
China
Prior art keywords
array
sense amplifier
arrays
memory
border
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310098114XA
Other languages
English (en)
Other versions
CN103177751B (zh
Inventor
郝福亨
亚历山大
俞冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Sinochip Semiconductors Co Ltd filed Critical Xian Sinochip Semiconductors Co Ltd
Priority to CN201310098114.XA priority Critical patent/CN103177751B/zh
Publication of CN103177751A publication Critical patent/CN103177751A/zh
Application granted granted Critical
Publication of CN103177751B publication Critical patent/CN103177751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种存储器阵列结构，包括若干存储阵列和若干设置于相邻两个存储阵列之间的中间灵敏放大器阵列；相邻两个存储阵列之间设置一个中间灵敏放大器阵列；所述若干存储阵列包括两个边界存储阵列，所述两个边界存储阵列各连接有一个边界灵敏放大器阵列；所述边界灵敏放大器阵列中的每一灵敏放大器连接对应边界储存阵列中的两个位线。本发明通过在边界存储阵列旁设置边界灵敏放大器阵列，连接边界存储阵列中冗余存储单元的位线，可以有效的使用一半的冗余存储单元，提高了存储单元的使用率；该等单元可以用于提供额外的随机存储器或只读存储器，这些存储器可以用来存储各种芯片中所需的配置信息和自修复所需的信息或者测试芯片时所需信息等。

Description

一种存储器阵列结构
【技术领域】
本发明涉及计算机技术领域，特别涉及一种储存器阵列结构。
【背景技术】
请参阅图1所示，随着工艺尺寸的缩小，为减小单元尺寸的面积，采用开路位线结构。1，3，5，7，9是存储阵列，由一根或多根字线wl和位线(BL_0、BL_e)组成，2，4,6,7是灵敏放大器阵列，由一个或多个灵敏放大器组成。当对存储阵列3进行操作时，3中的字线WL被激活，其它的字线处于未激活状态，与该字线相连的存储单元的信息通过与存储单元相连的位线，如图1中偶数位线BL_e和奇数位线BL_o，传递到2，4中的灵敏放大器，通过该灵敏放大器可以对存储单元进行读写操作。输入到2，4的位线有两种，一种来自于要进行操作的存储阵列，用于传递存储单元中的信息，即读出位线，另一种来自于未被激活的存储阵列，作为灵敏放大器的比较基准，即基准位线，因此需要2和4两个灵敏放大器阵列来处理一根字线上的存储单元的数据。而且对于任何一个存储阵列的读写操作都需要另两块相邻的存储阵列提供基准位线。由于采用开路位线结构，需要在存储阵列中加入多余的存储模块以提供基准位线，该多余的存储模块被称为边界模块。
【发明内容】
本发明的目的在于提供一种存储器阵列结构，该结构可以使用部分背景技术结构中所不能使用的存储单元，这些存储单元可以用于提供额外的随机存储器或只读存储器，这些存储器可以用来存储各种芯片中所需的配置信息和自修复所需的信息或者测试芯片时所需信息等。
为了实现上述目的，本发明采用如下技术方案：
一种存储器阵列结构，包括若干存储阵列和若干设置于相邻两个存储阵列之间的中间灵敏放大器阵列；相邻两个存储阵列之间设置一个中间灵敏放大器阵列；所述若干存储阵列包括两个边界存储阵列，所述两个边界存储阵列各连接有一个边界灵敏放大器阵列；所述边界灵敏放大器阵列中的每一灵敏放大器连接对应边界储存阵列中的两个位线。
本发明进一步的改进在于：所述边界灵敏放大器阵列中的每一灵敏放大器连接边界储存阵列中中间灵敏放大器阵列未连接的位线。
本发明进一步的改进在于：所述边界灵敏放大器阵列中的每一灵敏放大器连接边界储存阵列中间隔设置的两个奇数位线或偶数位线。
本发明进一步的改进在于：所述若干存储阵列中每一个储存阵列的位线长度相同。
本发明进一步的改进在于：中间灵敏放大器阵列中每一个灵敏放大器的两个输入端分别连接相邻的两个存储阵列。
相对于现有技术，本发明具有以下优点：本发明通过在边界存储阵列旁设置边界灵敏放大器阵列，通过边界灵敏放大器阵列连接边界存储阵列中冗余存储单元的位线，可以有效的使用一半的冗余存储单元，提高了存储单元的使用率；该等单元可以用于提供额外的随机存储器或只读存储器，这些存储器可以用来存储各种芯片中所需的配置信息和自修复所需的信息或者测试芯片时所需信息等。
【附图说明】
图1为现有存储器阵列的结构示意图；
图2为本发明一种存储器阵列结构的示意图。
【具体实施方式】
请参阅图2所示，本发明一种储存器阵列结构，在两个边界模块100，即第一边界存储阵列1和第二边界存储阵列9旁边分别加入特殊的边界灵敏放大器阵列A和A’。这两个特殊的边界灵敏放大器阵列A和A’与中间灵敏放大器阵列2，4，6，8有所不同。中间灵敏放大器阵列2，4，6，8所需的输入即图1中的偶数位线BL_e和奇数位线BL_o分别来自与其相邻的两个存储阵列，而边界灵敏放大器阵列A和A’所需的输入都是来自与其相邻的边界模块，边界灵敏放大器阵列A中每个灵敏放大器的两个输入均来自边界存储阵列0，边界灵敏放大器阵列A中每个灵敏放大器连接边界储存阵列1中相邻的两个奇数位线BLs_0；边界灵敏放大器阵列A’中每个灵敏放大器的两个输入均来自边界存储阵列8，边界灵敏放大器阵列A’中每个灵敏放大器连接边界储存阵列8中相邻的两个偶数位线BLs_e。
边界模块（边界存储阵列0、边界存储阵列8）中的存储单元可以分成两部分，一部分是在先前结构中可以被正常读写的存储单元，正常存储单元；另一部分是在先前结构中不可以被正常读写的存储单元，冗余存储单元。当加入边界灵敏放大器阵列A和A’后，冗余存储单元可以通过这两个特殊的放大器模块读出，但是由于边界灵敏放大器阵列A和A’中每个灵敏放大器的两个输入位线所连接的存储单元共用一根字线，而且这两根位线是同一个放大器的两个输入，而这两个输入中，一个为读出位线，另一个为基准位线，因此这两个位线所连接的存储单元只能读出与读出位线相连的单元中的数据。即冗余存储单元中只有一半可以被读写。
在读写正常存储单元时，特殊的灵敏放大器被关闭，只有读写冗余存储单元时，特殊的灵敏放大器才开始工作，因此不会对正常存储单元的读写产生影响。

Claims (5)

1.一种存储器阵列结构，其特征在于，包括若干存储阵列和若干设置于相邻两个存储阵列之间的中间灵敏放大器阵列；相邻两个存储阵列之间设置一个中间灵敏放大器阵列；所述若干存储阵列包括两个边界存储阵列，所述两个边界存储阵列各连接有一个边界灵敏放大器阵列；所述边界灵敏放大器阵列中的每一灵敏放大器连接对应边界储存阵列中的两个位线。
2.根据权利要求1所述的一种存储器阵列结构，其特征在于，所述边界灵敏放大器阵列中的每一灵敏放大器连接边界储存阵列中中间灵敏放大器阵列未连接的位线。
3.根据权利要求1所述的一种存储器阵列结构，其特征在于，所述边界灵敏放大器阵列中的每一灵敏放大器连接边界储存阵列中间隔设置的两个奇数位线或偶数位线。
4.根据权利要求1所述的一种存储器阵列结构，其特征在于，所述若干存储阵列中每一个储存阵列的位线长度相同。
5.根据权利要求1所述的一种存储器阵列结构，其特征在于，中间灵敏放大器阵列中每一个灵敏放大器的两个输入端分别连接相邻的两个存储阵列。
CN201310098114.XA 2013-03-25 2013-03-25 一种存储器阵列结构 Active CN103177751B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310098114.XA CN103177751B (zh) 2013-03-25 2013-03-25 一种存储器阵列结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310098114.XA CN103177751B (zh) 2013-03-25 2013-03-25 一种存储器阵列结构

Publications (2)

Publication Number Publication Date
CN103177751A true CN103177751A (zh) 2013-06-26
CN103177751B CN103177751B (zh) 2016-01-20

Family

ID=48637551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310098114.XA Active CN103177751B (zh) 2013-03-25 2013-03-25 一种存储器阵列结构

Country Status (1)

Country Link
CN (1) CN103177751B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023071144A1 (zh) * 2021-10-29 2023-05-04 长鑫存储技术有限公司 存储器结构以及存储器
CN116580729A (zh) * 2023-07-12 2023-08-11 长鑫存储技术有限公司 存储器及其修补方法
WO2024088101A1 (zh) * 2022-10-28 2024-05-02 长鑫存储技术有限公司 一种半导体结构及存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181636B1 (en) * 1998-12-30 2001-01-30 Hyundai Electronics Industries Co., Ltd. Output line arrangement structure of row decoding array
CN102194511A (zh) * 2011-03-29 2011-09-21 山东华芯半导体有限公司 储存器阵列结构及其局部字线驱动模块和驱动方法
CN202042191U (zh) * 2011-03-29 2011-11-16 山东华芯半导体有限公司 一种大容量dram芯片存储阵列结构
CN203150140U (zh) * 2013-03-25 2013-08-21 西安华芯半导体有限公司 一种存储器阵列结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181636B1 (en) * 1998-12-30 2001-01-30 Hyundai Electronics Industries Co., Ltd. Output line arrangement structure of row decoding array
CN102194511A (zh) * 2011-03-29 2011-09-21 山东华芯半导体有限公司 储存器阵列结构及其局部字线驱动模块和驱动方法
CN202042191U (zh) * 2011-03-29 2011-11-16 山东华芯半导体有限公司 一种大容量dram芯片存储阵列结构
CN203150140U (zh) * 2013-03-25 2013-08-21 西安华芯半导体有限公司 一种存储器阵列结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023071144A1 (zh) * 2021-10-29 2023-05-04 长鑫存储技术有限公司 存储器结构以及存储器
WO2024088101A1 (zh) * 2022-10-28 2024-05-02 长鑫存储技术有限公司 一种半导体结构及存储器
CN116580729A (zh) * 2023-07-12 2023-08-11 长鑫存储技术有限公司 存储器及其修补方法
CN116580729B (zh) * 2023-07-12 2023-12-01 长鑫存储技术有限公司 存储器及其修补方法

Also Published As

Publication number Publication date
CN103177751B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
US8607089B2 (en) Interface for storage device access over memory bus
CN105654983B (zh) 半导体器件及包括半导体器件的存储系统
US20220270668A1 (en) Efficient io section break systems and methods
CN106055493A (zh) 存储系统、存储模块及其操作方法
CN103019974B (zh) 存储器访问处理方法及控制器
US10497427B2 (en) Memory device using sense amplifiers as buffer memory with reduced access time and method of cache operation of the same
US7349233B2 (en) Memory device with read data from different banks
US20160299719A1 (en) Memory device and method for data exchanging thereof
KR100890381B1 (ko) 반도체 메모리 소자
USRE46474E1 (en) Multiple write during simultaneous memory access of a multi-port memory device
US20140258606A1 (en) Storage control device, storage device, information processing system, and storage control method
US9324400B2 (en) Semiconductor memory device and semiconductor memory system
CN103177751A (zh) 一种存储器阵列结构
CN101079310B (zh) 具有共享基准的存储装置和方法
US9401193B2 (en) Memory device refreshing word line accessed in previous write operation
TWI267867B (en) Multi-port memory device
JP2008541333A5 (zh)
CN108139993B (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
CN203150140U (zh) 一种存储器阵列结构
CN102194511B (zh) 储存器阵列结构及其局部字线驱动模块和驱动方法
CN107527649B (zh) 具有提高的延迟的存储器器件及其操作方法
KR100652415B1 (ko) 1 로우 액티베이션 구조 또는 2 로우 액티베이션 구조를선택할 수 있는 반도체 메모리 장치 및 2 로우 액티베이션방법
CN203150546U (zh) 一种存储阵列及存储器
KR100884587B1 (ko) 멀티포트 메모리 장치
CN103177752B (zh) 一种存储器阵列结构及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Patentee before: Xi'an Sinochip Semiconductors Co., Ltd.