CN103187093B - 静态随机存储器及其存取控制方法及其位线预充电电路 - Google Patents
静态随机存储器及其存取控制方法及其位线预充电电路 Download PDFInfo
- Publication number
- CN103187093B CN103187093B CN201310086079.XA CN201310086079A CN103187093B CN 103187093 B CN103187093 B CN 103187093B CN 201310086079 A CN201310086079 A CN 201310086079A CN 103187093 B CN103187093 B CN 103187093B
- Authority
- CN
- China
- Prior art keywords
- circuit
- row
- read
- control signal
- write operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本发明涉及静态随机存储器及其存取控制方法及其位线预充电电路,包括充电单元,所述充电单元包括晶体管PP1、晶体管PP2、晶体管PEQ,还包括或门电路OR,所述或门电路OR的输入端接列选择信号SEL_n和控制信号APREN,所述或门电路OR的输出端输出预充电控制信号PREN_n给充电单元。本发明解决了现有的静态存储器在可靠性、设计成本和难度的技术问题,本发明通过增加一个额外的预充电控制信号APREN,在读写操作时,将存储单元阵列中不需要访问的列的预充电电路也关闭掉,然后对需要访问的列的目标存储单元进行相对操作。
Description
技术领域
本发明涉及一种静态随机存储器。
背景技术
静态随机存储器(SRAM)是一种常见的随机存取存储器,采用由六个晶体管组成的所谓6T结构的存储单元,如图1所示。一个静态随机存储器包含了由大量的存储单元组成的存储单元阵列,如图2所示。每个存储单元由两个首尾相连的反相器和两个开关晶体管组成,其中反相器的输出节点构成了一对互补的存储节点(Q和QN),该存储节点分别通过开关晶体管与一对互补的位线(BL和BLN)相连。一个字线(WL)连接到两个开关晶体管,并控制其导通与否。当开关晶体管导通时,存储节点和位线连通。
在存储单元阵列中,每一列中的所有存储单元的位线相互连接,构成了存储单元阵列中的一对位线,并连接到一个公用的预充电电路,如图2所示。每一行中的所有存储单元的字线相互连接,构成了存储单元阵列中的一个字线。一般存储单元阵列都包含多行多列。一般地,当需要访问某一个存储单元时,关闭其所在列的预充电电路,激活其所在行的一个字线,然后通过其所在列的位线就可以进行读写;其余行的字线关闭,其余列的预充电电路仍然开启。
问题在于,在需要访问的目标存储单元被读写的时候,与目标存储单元位于同一行但不同列的其他非目标存储单元,实际上处于一个字线和预充电电电路同时激活的状态。这种状态下,字线被激活,这些非目标存储单元的开关晶体管导通,存储节点(其中一个存储节点为‘0’,另一个为‘1’)连接到了位线;同时预充电电路也被激活,位线被预充电到‘1’,最终造成保存‘0’的存储节点和位线上的‘1’发生冲突,产生了一个从电源到地的直流通路,这对存储器SRAM的可靠性是有害的;另外为了避免保存‘0’的存储节点被预充电电路错误的翻转为‘1’,存储单元的噪声容限也有要求,增加了存储器SRAM的设计成本和难度。
发明内容
为了解决现有的静态存储器在可靠性、设计成本和难度的技术问题,本发明提供一种静态随机存储器的位线预充电电路和方法,本发明通过增加一个额外的预充电控制信号APREN,在读写操作时,将存储单元阵列中不需要访问的列的预充电电路也关闭掉,然后对需要访问的列的目标存储单元进行相对操作。
本发明的技术解决方案:
一种静态随机存储器的位线预充电电路,包括充电单元,所述充电单元包括晶体管PP1、晶体管PP2、晶体管PEQ,其特殊之处在于:还包括或门电路OR,所述或门电路OR的输入端接列选择信号SEL_n和控制信号APREN,所述或门电路OR的输出端输出预充电控制信号PREN_n给充电单元。
预充电电路的静态存储器,包括由存储单元组成的m行×n列存储单元阵列和n个位线充电电路,其特殊之处在于:
所述位线充电电路包括充电单元和或门电路OR;
所述充电单元包括晶体管PP1、晶体管PP2、晶体管PEQ;
所述或门电路OR的输入端接列选择信号SEL_n和控制信号APREN,所述或门电路OR的输出端输出预充电控制信号PREN_n给充电单元。
静态存储器的控制方法,其特殊之处在于:包括以下步骤:
1】对静态存储器中的存储单元阵列进行预充电:
1.1】将所有字线WL_1…WL_m都关断;
1.2】打开位线充电电路,或门电路OR的输入端接收对应的列选择信号SEL_n和控制信号APREN,或门电路OR的输出端输出预充电控制信号PREN_n;
此时列选择信号SEL_n的状态为不选择,控制信号APREN的状态为充电,则预充电控制信号PREN_n的状态为预充电,整个存储单元阵列的所有列都处于预充电状态;
2】停止预充电:将或门电路OR接收到的控制信号APREN状态选为停止预充电,则控制信号PREN_n的状态为停止充电,存储单元阵列中的所有列的预充电均结束;
3】选择读写操作的列:
将需要进行读写操作的列选择信号SEL_n的状态选为选择,则对应的列被选中,即可对该列进行读写操作;
4】选择读写操作的行:
将需要进行读写操作的行的所对应的子线WL_n选为打开,所对应行的存储单元被选中,即可针对改行进行读写操作;
5】所选择的读写操作的列与读写操作的行的相交处为读写操作单元,针对确定的读写操作单元进行读写操作;
6】等待完成对存储单元的读写,又回到步骤1】。
本发明所具有的优点:
本发明与现有技术兼容,并且能够避免现有技术造成的存储单元阵列中直流通路的问题,有利于提高芯片可靠性,且对静态随机存储器SRAM中的存储单元噪声容限的要求较低。
附图说明
图1为一个6T存储单元电路图;
图2为一个存储单元阵列示意图(M行,N列);
图3为现有的预充电电路示意图;
图4为本发明的一个存储单元阵列示意图(M行,N列);
图5为本发明中预充电电路的电路图;
图6为本发明在读写操作过程中各个信号的波形图。
具体实施方式
如图2所示,存储单元阵列中,每一列中所有的存储单元的位线相互连接,构成了存储单元阵列中的一对位线(BL_n,BLN_n),每一行中的所有存储单元的字线相互连接,构成了存储单元阵列中的一个字线(WL_m),位线预充电电路与存储单元阵列中的每一列一一对应,每一个预充电电路包括晶体管PP1、晶体管PP2、晶体管PEQ以及或门电路OR,所述或门电路OR的输入端接列选择信号SEL_n和控制信号APREN,所述或门电路OR的输出端输出预充电控制信号PREN_n,所述晶体管PP1连接到位线BL_n和电源VDD之间,所述晶体管PP2连接到位线BLN_n和电源VDD之间,所述晶体管PEQ连接到位线BL_n和位线BLN_n之间。
本发明在现有的预充电充电上增加一个额外的预充电控制信号APREN,它连接到所有的预充电电路(图4)。列选择信号SEL_0,SEL_1,…,SEL_N分别连接到对应列的预充电电路。
本技术的预充电电路如图5所示,晶体管PP1连接到位线BL和电源VDD,晶体管PP2连接到位线BLN和电源VDD,晶体管PEQ连接到位线BL和位线BLN,晶体管PP1、PP2和PEQ连接到预充电控制信号PREN,列选择信号SEL表示该列被激活。或门OR的输入是SEL和APREN,输出为PREN。
静态存储器的控制方法,包括以下步骤:
1】对静态存储器中的存储单元阵列进行预充电:
字线WL_1…WL_M都为‘0’,列选择信号SEL_1…SEL_N都为‘0’,控制信号APREN为‘0’,每一列的预充电控制信号PREN都为‘0’,整个存储单元阵列的所有列都处于预充电状态。
2】读写操作:
2.1】选择读写操作的列:
输入列选择信号SEL_1…SEL_n和电控制信号APREN,此时电控制信号APREN为‘1’,无论列选择信号为‘1’或者‘0’,每一列的预充电控制信号都被为‘1’,针对存储单元阵列中的所有列的预充电结束。其中当列选择信号为‘1’时,所对应的列被选中,可以进行读写。
2.2】选择读写操作的行:
输入字线WL_1…WL_m,当字线为‘1’时,所对应行的所有存储单元被选中,可以进行读写。
2.3】确定读写操作单元,完成读写操作。
经过一段时间后,已经完成对存储单元的读写,又回到步骤1,为下一次读写操作做准备。
图6是本发明的波形图。在读写操作时,通过APREN信号将整个阵列中的所有预充电电路都关闭。比如地址0对应的存储单元位于阵列的第0行(对应WL_0)第0列(对应SEL_0),地址1对应的存储单元位于阵列的第0行(对应WL_0)第1列(对应SEL_1)。当读写地址0时,字线WL_0为‘1’,列选择SEL_0为‘1’,APREN为‘1’,此时第0列的预充电控制信号PREN_0为1,该列的预充电停止,可以对列0进行读写;与此同时,第1列的预充电控制信号PREN_1也为‘1’,该列的预充电停止,在第1列中不存在直流通路。
Claims (3)
1.一种静态随机存储器的位线预充电电路,包括充电单元,所述充电单元包括晶体管PP1、晶体管PP2、晶体管PEQ,其特征在于:还包括或门电路OR,所述或门电路OR的输入端接列选择信号SEL_n和控制信号APREN,所述或门电路OR的输出端输出预充电控制信号PREN_n给充电单元,控制信号APREN是在读写操作时,将存储单元阵列中不需要访问的列的预充电电路关闭掉。
2.基于权利要求1所述的预充电电路的静态存储器,包括由存储单元组成的m行×n列存储单元阵列和n个位线充电电路,其特征在于:所述位线充电电路包括充电单元和或门电路OR;
所述充电单元包括晶体管PP1、晶体管PP2、晶体管PEQ;
所述或门电路OR的输入端接列选择信号SEL_n和控制信号APREN,所述或门电路OR的输出端输出预充电控制信号PREN_n给充电单元。
3.一种权利要求2所述的静态存储器的控制方法,其特征在于:包括以下步骤:
1】对静态存储器中的存储单元阵列进行预充电:
1.1】将所有字线WL_1...WL_m都关断;
1.2】打开位线充电电路,或门电路OR的输入端接收对应的列选择信号SEL_n和控制信号APREN,或门电路OR的输出端输出预充电控制信号PREN_n;
此时列选择信号SEL_n的状态为不选择,控制信号APREN的状态为充电,则预充电控制信号PREN_n的状态为预充电,整个存储单元阵列的所有列都处于预充电状态;
2】停止预充电:将或门电路OR接收到的控制信号APREN状态选为停止预充电,则控制信号PREN_n的状态为停止充电,存储单元阵列中的所有列的预充电均结束;
3】选择读写操作的列:
将需要进行读写操作的列选择信号SEL_n的状态选为选择,则对应的列被选中,即可对该列进行读写操作;
4】选择读写操作的行:
将需要进行读写操作的行的所对应的子线WL_n选为打开,所对应行的存储单元被选中,即可针对改行进行读写操作;
5】所选择的读写操作的列与读写操作的行的相交处为读写操作单元,针对确定的读写操作单元进行读写操作;
6】等待完成对存储单元的读写,又回到步骤1】。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310086079.XA CN103187093B (zh) | 2013-03-18 | 2013-03-18 | 静态随机存储器及其存取控制方法及其位线预充电电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310086079.XA CN103187093B (zh) | 2013-03-18 | 2013-03-18 | 静态随机存储器及其存取控制方法及其位线预充电电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103187093A CN103187093A (zh) | 2013-07-03 |
CN103187093B true CN103187093B (zh) | 2016-03-23 |
Family
ID=48678223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310086079.XA Active CN103187093B (zh) | 2013-03-18 | 2013-03-18 | 静态随机存储器及其存取控制方法及其位线预充电电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103187093B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105448329B (zh) * | 2014-06-30 | 2018-08-21 | 展讯通信(上海)有限公司 | 静态随机存储器及其数据写入方法、输入输出电路 |
CN112382323B (zh) * | 2020-11-12 | 2024-01-19 | 海光信息技术股份有限公司 | 静态随机存储器、处理器及数据读取方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1244281A (zh) * | 1997-01-24 | 2000-02-09 | 爱特梅尔股份有限公司 | 静态随机存取存储器的位线负载和预充电结构 |
CN203276857U (zh) * | 2013-03-18 | 2013-11-06 | 西安华芯半导体有限公司 | 静态随机存储器及其位线预充电电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4370100B2 (ja) * | 2003-01-10 | 2009-11-25 | パナソニック株式会社 | 半導体記憶装置 |
-
2013
- 2013-03-18 CN CN201310086079.XA patent/CN103187093B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1244281A (zh) * | 1997-01-24 | 2000-02-09 | 爱特梅尔股份有限公司 | 静态随机存取存储器的位线负载和预充电结构 |
CN203276857U (zh) * | 2013-03-18 | 2013-11-06 | 西安华芯半导体有限公司 | 静态随机存储器及其位线预充电电路 |
Also Published As
Publication number | Publication date |
---|---|
CN103187093A (zh) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110390981A (zh) | 存储器电路、其操作方法及数据读取方法 | |
US9129707B2 (en) | Dual port SRAM with dummy read recovery | |
CN103875038B (zh) | 减少多端口sram存储器单元中的泄漏功率的方法和设备 | |
CN101937706B (zh) | 数据存储单元的辅助写入操作 | |
EP2351033B1 (en) | Bitline precharge circuit for semiconductor memory circuits | |
CN104599700B (zh) | 高密度存储器结构 | |
US9064556B2 (en) | High frequency pseudo dual port memory | |
CN102339640B (zh) | 静态随机存取存储器以及静态随机存取存储器方法 | |
CN105845168A (zh) | 用于通过控制预充电持续时间降低存储器电路中的功耗的方法和装置 | |
CN105895148B (zh) | 一种低功耗的静态随机存储器及其写操作的控制方法 | |
CN103886887A (zh) | 一种使用单端口存储单元的双端口静态随机存储器 | |
CN109416920A (zh) | 用于存储器的改进的定时电路 | |
CN101877243B (zh) | 静态随机存取存储器 | |
CN103021455A (zh) | 一种适用于大容量静态随机存储器写操作的电路及方法 | |
CN109801654A (zh) | 静态随机存取存储器装置 | |
CN101866687B (zh) | 自定时写跟踪型静态随机存储器 | |
CN103187093B (zh) | 静态随机存储器及其存取控制方法及其位线预充电电路 | |
CN105702281B (zh) | 一种基于分级位线结构的sram半选干扰消除结构 | |
CN104658597B (zh) | 用于存储单元的三维(3‑d)写辅助方案 | |
CN102332288A (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
US8913456B2 (en) | SRAM with improved write operation | |
CN205645282U (zh) | 一种低功耗的静态随机存储器 | |
CN203799661U (zh) | 一种使用单端口存储单元的双端口静态随机存储器 | |
CN203276857U (zh) | 静态随机存储器及其位线预充电电路 | |
CN102332295B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee before: Xi'an Sinochip Semiconductors Co., Ltd. |