CN202977405U - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN202977405U
CN202977405U CN2012206364629U CN201220636462U CN202977405U CN 202977405 U CN202977405 U CN 202977405U CN 2012206364629 U CN2012206364629 U CN 2012206364629U CN 201220636462 U CN201220636462 U CN 201220636462U CN 202977405 U CN202977405 U CN 202977405U
Authority
CN
China
Prior art keywords
encapsulating structure
substrate
structure according
outer conductor
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2012206364629U
Other languages
English (en)
Inventor
陈石矶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STANDARD TECHNOLOGY SERVICE Inc
Original Assignee
STANDARD TECHNOLOGY SERVICE Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STANDARD TECHNOLOGY SERVICE Inc filed Critical STANDARD TECHNOLOGY SERVICE Inc
Priority to CN2012206364629U priority Critical patent/CN202977405U/zh
Application granted granted Critical
Publication of CN202977405U publication Critical patent/CN202977405U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种封装结构，包括一基板、一晶粒及多个锡球，其特征在于该基板另外提供一可与探针接合的元件，使探针尖头在与基板接触进行最终测试时，不需要再与锡球接合而造成锡球的损伤，除了能使封装结构的外观保持完整，并能进一步提升封装结构的可靠度。

Description

封装结构
技术领域
一种封装结构，特别是一种对电子元件封装进行测试时有所改良的封装结构。
背景技术
在今日，电子产品已跟人类的生活密不可分，而市场一直希望电子产品能尽可能的缩小、轻量化，为了让电子产品的尺寸能符合市场需求，势必要将电子元件的大小持续缩小。
目前最先进的半导体工艺都已经达到以纳米来计算大小的水平，要在此种尺寸下进行电子元件的封装并不是一件简单的事，而电子元件封装的质量对电子产品的质量又有很大的影响，因此在封装的工序或工法上有任何的突破、改良，对整个产业界都是巨大的贡献。
电子元件封装的流程包括：基板制作、打线、晶粒接合、封胶、测试等，其中，测试是确认产品质量的重要步骤，包括老化实验、最终测试、外观检测。
对于已经封装完成的电子元件，要确认其是否能如期运作，这就是最终测试(Final Test；FT)的工作；最终测试可包括针测，就是以两个探针接触电子元件并过电，通常探针所接触的部位都是在封装外层的锡球(solder ball)，由于探针具有尖头，因此在探针接触锡球时，常会在锡球表面造成坑洞，如此除了对锡球的外观造成损坏，也可能影响封装产品的可靠度，实有改良的必要。
因此，本实用新型提供了一种封装结构，由本实用新型所提供的封装结构进行封装，可避免在测试时因探针对锡球的接触而使得锡球受损，使封装产品的外观及良率不被影响，进而提升封装产品的质量。
实用新型内容
为了解决上述有关的问题，本实用新型的一主要目的在于提供一种封装结构，通过提出一具有额外测试点封装结构，使封装完成在进行测试时，探针不需要接触锡球，也就不会造成锡球的受损。
依据上述各项目的，本实用新型提出一种封装结构，包含一基板，基板有一上表面及与相对的一下表面，并配置有多个贯穿上表面至下表面的贯穿孔，且于每一贯穿孔中皆形成一内导线，并于内导线位于基板的上表面及下表面的一端分别形成电性连接的一群第一外导线及一群第二外导线，其中，位于下表面的一端上的第二外导线以散出方式配置于基板的两侧，第二外导线并在下表面的中央区域形成一晶粒配置区；一晶粒，配置于晶粒配置区，并通过多个焊垫与外导线电性链接；及多个锡球，配置于下表面的两侧，并与外导线电性链接；其中，配置于上表面的第一外导线上形成多个测试点。
其中该基板的材质为高分子材料。
其中该基板为一种印刷电路板。
其中该基板为聚亚酰铵。
其中所述锡球的高度高于或等于该晶粒的高度。
其中所述测试点由化学气相沉积法形成。
其中所述测试点由电镀法形成。
其中该晶粒以覆晶接合的方式与该基板接合。
其中该下表面进一步配置有一封装层，该封装层并覆盖该晶粒及该焊垫。
其中该封装层的材质为环氧树脂。
本实用新型的有益效果是：由本实用新型所提供的封装结构进行封装，可使探针在测试时仅需接触测试点，而不需接触锡球，避免锡球因与探针的接触造成损坏，也使封装产品的外观及良率不被影响，进而提升封装产品的质量。
此外，由于本实用新型所提供的封装结构简单，故除了可以提升封装结构的可靠度外，也可以有效地降低封装的成本。
附图说明
为能更清楚地说明本实用新型，以下结合较佳实施例并配合附图详细说明如后，其中：
图1是本实用新型的封装结构基板剖面示意图；
图2是本实用新型的封装结构数组下视图；
图3是本实用新型的封装结构数组上视图；
图4是本实用新型的第一实施例封装结构剖面示意图；
图5是本实用新型的第二实施例封装结构剖面示意图。
具体实施方式
本实用新型是一种封装结构，通过提出新的元件，使电子元件封装的产品更容易进行测试，进一步提高产品的可靠度，其中所提到的封装工法或工序皆为已知的半导体相关技术，故在下述说明中，并不完整描述。此外，于下述内文中的附图，并未依据实际的相关尺寸完整绘制，其作用仅在表达与本实用新型特征有关的示意图。
请参阅图1，是本实用新型的封装结构基板剖面示意图。如图1所示，基板12是由高分子材料所构成，例如：印刷电路板或是聚亚酰胺(Polyimide；PI)；基板12具有一上表面120及和与上表面120对应的一下表面122，基板12并配置有多个贯穿上表面120至下表面122的贯穿孔(图未示)，在每一贯穿孔(图未示)中都配置有内导线(trace)123，且内导线123的两端分别在上表面120及下表面122延伸并形成外导线121a、121b，其中，外导线121a以电镀(Plating)或化学气相沉积(PECVD)法在上表面120形成多个测试点18，外导线121b以扇出(fan out)方式配置于基板12的下表面122的两侧，外导线121b并在下表面122的中央区域形成一晶粒配置区1210；多个锡球16配置于下表面122的两侧，锡球16并与下表面122的外导线121b的扇出端电性连接。
接着，请参阅图2及图3，是本实用新型的封装结构数组下视图及本实用新型的封装结构数组上视图。如图2所示，一基板12上可以形成多组如图1所示的结构，可从基板12下方看到每组结构均有至少两个锡球16及至少两组外导线121b；再如图3所示，从基板12的上方往下看，每组结构均有至少两个测试点18。
接着，请参阅图4，是本实用新型的第一实施例封装结构剖面示意图。如图4所示，晶粒14配置于晶粒配置区1210，使晶粒14上多个焊垫19面对下表面122，将焊垫19以覆晶(flip chip)的方式与下表面122接合，焊垫19并与外导线121b电性连接；晶粒14的高度等于或小于锡球16的高度，以避免封装结构1的下表面122朝下放置时，晶粒14受到挤压而受损；至于其他元件配置方式均与图1相同，故不再赘述；在完成封装结构1的封装后，仅需以探针(图未示)接触测试点18，便能完成对封装结构1的最终测试。
再接着，请参阅图5，是本实用新型的第二实施例封装结构剖面示意图。如图5所示，封装结构1’为封装结构1在下表面122进一步配置一个高分子材质所形成的封装层17，例如：此高分子材质可以为一种环氧树脂(epoxy)；而封装层17是以涂布、点胶…等方式配置，并覆盖了晶粒14、焊垫19及一部份的外导线121b；封装结构1’其余元件配置方式均与封装结构1相同，故不再赘述。
由本实用新型所提供的封装结构1、1’进行封装，可使探针(图未示)在测试时仅需接触测试点18，而不需接触锡球16，避免锡球16因与探针(图未示)的接触造成损坏，也使封装产品的外观及良率不被影响，进而提升封装产品的质量。
虽然本实用新型以前述的较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习相像技艺者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的专利保护范围须视本说明书所附的申请专利范围所界定者为准。

Claims (10)

1.一种封装结构，其特征在于，包括：
一基板，该基板有一上表面及与相对的一下表面，并配置有多个贯穿该上表面至该下表面的贯穿孔，且于每一该贯穿孔中皆形成一内导线，并于所述内导线位于该基板的该上表面及该下表面的一端分别形成电性连接的一群第一外导线及一群第二外导线，其中，位于该下表面的一端上的该群第二外导线以散出方式配置于该基板的两侧，该群第二外导线并在该下表面的中央区域形成一晶粒配置区；
一晶粒，配置于该晶粒配置区，并通过多个焊垫与所述外导线电性链接；及
多个锡球，配置于该下表面的两侧，并与所述外导线电性链接；
其中，配置于该上表面的该群第一外导线上形成多个测试点。
2.根据权利要求1所述的封装结构，其中该基板的材质为高分子材料。
3.根据权利要求1所述的封装结构，其中该基板为一种印刷电路板。
4.根据权利要求1所述的封装结构，其中该基板为聚亚酰铵。
5.根据权利要求1所述的封装结构，其中所述锡球的高度高于或等于该晶粒的高度。
6.根据权利要求1所述的封装结构，其中所述测试点由化学气相沉积法形成。
7.根据权利要求1所述的封装结构，其中所述测试点由电镀法形成。
8.根据权利要求1所述的封装结构，其中该晶粒以覆晶接合的方式与该基板接合。
9.根据权利要求1所述的封装结构，其中该下表面进一步配置有一封装层，该封装层并覆盖该晶粒及该焊垫。
10.根据权利要求9所述的封装结构，其中该封装层的材质为环氧树脂。
CN2012206364629U 2012-11-28 2012-11-28 封装结构 Expired - Fee Related CN202977405U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012206364629U CN202977405U (zh) 2012-11-28 2012-11-28 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012206364629U CN202977405U (zh) 2012-11-28 2012-11-28 封装结构

Publications (1)

Publication Number Publication Date
CN202977405U true CN202977405U (zh) 2013-06-05

Family

ID=48518447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012206364629U Expired - Fee Related CN202977405U (zh) 2012-11-28 2012-11-28 封装结构

Country Status (1)

Country Link
CN (1) CN202977405U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304977A (zh) * 2015-11-13 2016-02-03 中国电子科技集团公司第五十五研究所 一种毫米波陶瓷绝缘子及设计方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304977A (zh) * 2015-11-13 2016-02-03 中国电子科技集团公司第五十五研究所 一种毫米波陶瓷绝缘子及设计方法
CN105304977B (zh) * 2015-11-13 2019-03-29 中国电子科技集团公司第五十五研究所 一种毫米波陶瓷绝缘子及设计方法

Similar Documents

Publication Publication Date Title
US8884630B2 (en) Active pin connection monitoring system and method
CN105609479A (zh) 具有电源/接地球垫阵列的印刷电路板
KR20050009036A (ko) 적층 패키지 및 그 제조 방법
CN102376676A (zh) 嵌埋有半导体芯片的封装基板
CN202977405U (zh) 封装结构
CN203165882U (zh) 堆叠封装结构
CN102157477B (zh) 半导体装置的制造方法
CN107910315A (zh) 芯片封装
CN103229609A (zh) 第二级互连结构及其制造方法
CN102130088A (zh) 半导体封装结构及其制法
CN207690781U (zh) Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机
CN101017701A (zh) 背贴式内存封装结构及其制造方法
CN201229937Y (zh) 具有非阵列凸块的倒装芯片封装结构
CN203849368U (zh) 探针卡及测试机台
CN201898130U (zh) 半导体芯片封装结构
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN103021883A (zh) 一种基于腐蚀塑封体的扁平封装件制作工艺
CN102412241B (zh) 半导体芯片封装件及其制造方法
CN202374566U (zh) 一种多模块pcb封装及通讯终端
CN101483163B (zh) 窗口型球格阵列封装构造及其基板
CN101625986A (zh) 芯片封装结构制程
CN103228099A (zh) Bga焊盘与埋孔对位检验结构
CN103325757A (zh) 一种基于基板采用开槽技术的封装件及其制作工艺
CN203339147U (zh) 金属板多层线路基板芯片直放封装结构
CN104064530A (zh) 半导体封装件及其制法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130605

Termination date: 20161128