CN202307158U - 存储装置、主机装置、电路基板、液体容器以及系统 - Google Patents

Abstract

本实用新型提供能够缩短写入处理时间的存储装置、主机装置、电路基板、液体容器以及系统等。存储装置(100)包括：控制部(110)，所述控制部(110)与经由总线连接的主机装置(400)进行通信处理；存储部(120)，所述存储部(120)被写入来自主机装置(400)的数据；以及存储控制部(130)，所述存储控制部(130)进行所述存储部的存取控制。在第一模式中，控制部(110)在接收到数据写入指令以及数据时对存储控制部(130)指示写入接收到的数据，并且在数据已被正常地写入到存储部(120)的情况下，控制部(100)将确认信号回复给主机装置(400)确认信号。在第二模式中在接收到数据写入指令及数据时，对存储控制部(130)指示写入接收到的数据，而不将确认信号回复给主机装置(400)。

Description

存储装置、主机装置、电路基板、液体容器以及系统

技术领域

本实用新型涉及存储装置、主机装置、电路基板、液体容器以及系统等。

背景技术

存在有在墨盒(液体容器)中设有存储装置的情况，该墨盒用于喷墨方式的打印机中。在该存储装置中保存例如墨水的颜色和墨水的消耗量等信息。与墨水消耗量有关的数据被从打印机主体(主机装置)发送到存储装置，并被写入到包含于存储装置中的非易失性存储器等中。在这样的打印机中存在以下问题，例如由于停电或插头的拔出等电源被切断时，墨水的消耗量等的信息不能写入存储器中。

针对该问题，例如在专利文献1中公开了在电源切断时将存储装置所必要的数据写入到存储装置中的方法。

但是在该方法中，存在以下等问题：使用的墨盒的个数变多时写入处理的整体的时间变长，而在有限的电源保持时间内难于完成写入处理。

在先技术文献

专利文献

专利文献1：日本专利文献特开2001-187461号公报。

实用新型内容

根据本实用新型的几个方式，能够提供可缩短写入处理时间的存储装置、主机装置、电路基板、液体容器以及系统等。

本实用新型的一个方式涉及一种存储装置，包括：控制部，所述控制部与经由总线连接的主机装置进行通信处理；存储部，所述存储部被写入来自所述主机装置的数据；以及存储控制部，所述存储控制部进行所述存储部的存取控制，所述控制部具有第一模式和第二模式作为动作模式，在所述第一模式中，所述控制部在接收了来自所述主机装置的数据写入指令以及数据时，对所述存储控制部指示写入所接收到的数据，并且在数据已被正常地写入所述存储部的情况下，所述控制部将确认信号回复给所述主机装置确认信号，在所述第二模式中，所述控制部在接收了来自所述主机装置的所述数据写入指令以及数据时，对所述存储控制部指示写入接收到的数据，而不将确认信号回复给所述主机装置。

根据本实用新型的一个方式，在第一模式中，在数据已被正常地写入存储部的情况下，因为存储装置能够将确认信号回复给主机装置确认信号，因此主机装置能够判断在各个存储装置中数据是否已被正常地写入。另外，在第二模式中，主机装置能够不等待来自存储装置的确认信号回复，即不等到对存储部的数据写入完成就能够转移到对下一个存储装置的数据发送，因此能够缩短针对多个存储装置的数据写入处理的整体的时间。

另外，在本实用新型的一个方式中，可以包括复位端子，并且所述控制部可以在接收到数据分组后的内部确认等待期间内，基于所述复位端子的电压电平来判断所述动作模式是第一模式还是第二模式，其中，所述内部确认等待期间是等待来自所述存储控制部的内部确认的期间。

这样，控制部能够基于复位端子的电压电平选择第一模式或第二模式中的某一个。由于复位端子的电压电平是通过主机装置而被设定，因此控制部的动作模式能够通过主机装置来设定。

另外，在本实用新型的一个方式中，可以包括时钟端子以及数据端子，并且所述控制部可以在所述内部确认等待期间内在所述复位端子的电压电平是指示复位解除的逻辑电平的情况下，判断为所述动作模式是所述第一模式，在所述时钟端子的电压电平是第一逻辑电平且数据已被正常地写入所述存储部情况下，对所述数据端子输出表示所述确认信号的逻辑电平的信号。

这样，主机装置通过将复位端子的电压电平设定为指示复位解除的逻辑电平就能够将存储装置的动作模式设定为第一模式。另外，通过主机装置将时钟端子的电压电平设定为第一逻辑电平就能够将主机装置是能够接收确认信号的状态的情况通知给存储装置。另外，主机装置能够基于数据端子的电压电平来判断确认信号的有无。

另外，在本实用新型的一个方式中，所述控制部可以在所述内部确认等待期间内在所述复位端子的电压电平成为指示复位的逻辑电平的情况下，判断为所述动作模式是第二模式。

这样，主机装置通过将复位端子的电压电平设定为指示复位的逻辑电平就能够将存储装置的动作模式设定成第二模式。

另外，在本实用新型的一个方式中，所述控制部可以在所述内部确认等待期间内转移到不接收指令状态。

这样，存储装置在内部确认等待期间内能够不受来自主机装置的对其他存储装置的指令的影响而进行向存储部的数据写入。

本实用新型的其他方式涉及一种主机装置，所述主机装置包括：通信处理部，所述通信处理部与经由总线连接的第一存储装置～第n(n是2以上的整数)存储装置进行通信处理；以及控制部，所述控制部控制所述通信处理部，所述通信处理部具有第一模式和第二模式作为动作模式，在所述第一模式中，所述通信处理部在对所述第一存储装置～第n存储装置中的第m(m是满足1≤m≤n的整数)存储装置发送数据写入指令以及数据之后，转移到等待来自所述第m存储装置的确认信号回复的状态，在所述第二模式中，所述通信处理部在对所述第m存储装置发送数据写入指令以及数据之后，不等待来自所述第m存储装置的所述确认信号回复，而转移到对第m+1存储装置发送数据写入指令以及数据的状态。

根据本实用新型的其他的方式，在第一模式中因为通信处理部能够接收来自第m存储装置的确认信号，因此主机装置能够判断在各存储装置中数据是否已被正常地写入。另外在第二模式中主机装置能够不等待来自第m存储装置的确认信号回复，即不等到向存储部的数据写入完成就转移到向第m+1存储装置发送数据，因此能够缩短对多个存储装置的数据写入处理的整体的时间。

另外，在本实用新型的其他方式中，可以包括复位端子，并且在所述第二模式中，所述通信处理部在对所述第m存储装置发送数据分组之后，通过将所述复位端子的电压电平设定为指示复位的逻辑电平来将所述动作模式是第二模式的情况通知给所述第m存储装置。

如此，主机装置通过将复位端子的电压电平设定为指示复位的逻辑电平而能够将第m存储装置的动作模式设定为第二模式。

另外，在本实用新型的其他方式中，可以包括时钟端子，在所述第一模式中，所述通信处理部在对所述第m存储装置发送数据分组之后，将所述时钟端子的电压电平设定为第一逻辑电平，在所述第二模式中，所述通信处理部在发送所述数据分组之后，将所述时钟端子的电压电平设定为第二逻辑电平。

如此，通过将始终端子的电压电平设定为第一逻辑电平，将主机装置是能够接收确认信号的状态的情况通知给第m存储装置。另外，通过将时钟端子的电压电平设定为第二逻辑电平，能够将主机装置是不能接收确认信号的状态的情况通知给第m存储装置。

另外，在本实用新型的其他方式中，可以是在所述第二模式中，在将用于对所述第m存储装置写入数据的写入必要期间的长度设为tTM、将对所述第m存储装置发送数据分组之后到对所述第m+1存储装置发送所述数据写入指令之前的期间即发送等待期间的长度设为tTW的情况下，满足tTW＜tTM。

如此，由于能够在经过了对第m存储装置的写入必要期间之前对第+1存储装置发送数据写入指令，因此能够缩短对多个存储装置的写入处理的整体的时间。

本实用新型的其他方式涉及包含上述任一个记载的存储装置的电路基板。

本实用新型的其他方式涉及包含上述任一个记载的存储装置的液体容器。

本实用新型的其他方式涉及一种系统，所述系统包括：主机装置；以及经由总线与所述主机装置连接的第一存储装置～第n(n是2以上的整数)存储装置，所述主机装置包括：通信处理部，所述通信处理部与所述第一存储装置～所述第n存储装置进行通信处理；以及主机控制部，所述主机控制部控制所述通信处理部，所述通信处理部具有第一模式和第二模式作为动作模式，在所述第一模式中，所述通信处理部在对所述第一存储装置～所述第n存储装置中的第m(m是满足1≤m≤n的整数)存储装置发送数据写入指令以及数据之后，转移到等待来自所述第m存储装置的确认信号回复的状态，在所述第二模式中，所述通信处理部在对所述第m存储装置发送所述数据写入指令以及数据之后，不等待来自所述第m存储装置的所述确认信号回复，而转移到对第m+1存储装置发送数据写入指令及数据的状态，所述第m存储装置包括：控制部，所述控制部与所述主机装置进行通信处理；存储部，所述存储部被写入来自所述主机装置的数据；以及存储控制部，所述存储控制部进行所述存储部的存取控制，在所述第一模式中，所述控制部在接收到来自所述主机装置的数据写入指令以及数据时，对所述存储控制部指示写入所接收到的数据，并且在数据已被正常地写入所述存储部的情况下，所述控制部将确认信号回复给所述主机装置确认信号，在所述第二模式中，所述控制部在接收到来自所述主机装置的数据写入指令以及数据时，对所述存储控制部指示写入接收到的数据，而不将确认信号回复给所述主机装置。

另外，本实用新型的其他方式中，可以是所述主机装置包括主机侧复位端子，在所述第二模式中，所述通信处理部在对所述第m存储装置发送数据分组之后，将所述主机侧的复位端子的电压电平设定为指示复位的逻辑电平，所述第m存储装置包括复位端子，所述控制部在收到数据分组后的内部确认等待期间内，基于所述复位端子的电压电平来判断所述动作模式是第一模式还是第二模式，其中，所述内部确认等待期间是等待来自所述存储控制部的内部确认的期间。

附图说明

图1是存储装置和主机装置的基本的构成例；

图2是说明第一模式的动作的时序图；

图3是说明基于第一模式的数据写入处理的整体的时序图；

图4是说明第二模式的动作的时序图；

图5是说明基于第二模式的数据写入处理的整体的时序图；

图6是系统的基本的构成例；

图7是液体容器的详细的构成例；

图8的(A)和(B)是电路基板的详细的构成例。

符号说明

100         存储装置

110         控制部

120         存储部

130         存储控制部

200         电路基板

300         液体容器

340         供墨口

400         主机装置

410         通信处理部

420         控制部

ID_COMP     ID比较器

I/O_CNTL    I/O控制器

OPCDEC      操作码解码器

ADDR_COUNT  地址计数器

SCK         时钟信号线

SDA         数据信号线

XRST        复位信号线

TCK         时钟端子

TDA         数据端子

TRST        复位端子

HCK         时钟端子

HDA         数据端子

HRST        复位端子

ACK      确认信号

i_ack    内部确认信号

TM       写入必要期间

TW       发送等待期间

具体实施方式

以下详细地说明本实用新型优选的实施方式。此外，以下说明的本实施方式不是对权利要求中记载的本实用新型的内容进行不当地限定，本实施方式中说明的构成的整体不一定是作为本实用新型的解决问题的手段所必须的。

1.存储装置和主机装置

图1中示出了本实施方式的存储装置及主机装置的基本的构成例。本实施方式的存储装置100包括控制部110、存储部120、存储控制部130、时钟端子TCK、数据端子TDA以及复位端子TRST。另外，本实施方式的主机装置400包括通信处理部410、控制部420、时钟端子HCK、数据端子HDA以及复位端子HRST。此外，本实施方式的存储装置和主机装置不限定于图1的构成，能够以省略其构成要素的一部分、或者替换成其他的构成要素、或者追加其他的构成要素等的各种变形而实施。

存储装置100(100-1～100-n(n是2以上的整数))经由总线BS与主机装置400连接。总线BS例如图1所示，包括时钟信号线SCK、数据信号线SDA以及复位信号线XRST。主机装置400经由时钟信号线SCK对多个存储装置100-1～100-n提供时钟。另外，主机装置400与各存储装置100之间经由数据信号线SDA进行数据等的交换。另外，主机装置400经由复位信号线XRST对多个存储装置100-1～100-n输出复位信号。

多个存储装置100-1～100-n分别具有ID信息，主机装置400通过指定该ID信息，能够对多个存储装置100-1～100-n中的一个存储装置发送指令或者数据。例如在图1中，第一存储装置100-1的ID信息为ID＝1，第二存储装置100-2的ID信息为ID＝2。

存储装置100包括时钟端子TCK(广义地说是第一端子)、数据端子TDA(广义地说是第二端子)、以及复位端子TRST(广义地说是第三端子)。时钟信号线SCK与时钟端子TCK连接，数据信号线SDA与数据端子TDA连接，复位信号线XRST与复位端子TRST连接。

存储装置100的控制部110进行与经由总线BS连接的主机装置400的通信处理。具体地，例如图1所示，控制部110基于来自主机装置400的时钟以及复位信号，经由数据信号线SDA接收从主机装置400发送来的指令或写入数据等，并且经由数据信号线SDA对主机装置400发送从存储部120读出的数据或后面说明的确认信号(Acknowledge)等。

存储部120例如是EEPROM(电可擦可编程只读存储器)或者铁电体存储器等非易失性存储器装置，来自主机装置400的数据被写入到该存储部120中。存储控制部130进行存储部120的存取控制。

控制部110包括例如ID比较器ID_COMP、I/O控制器I/O_CNTL、操作码解码器OPCDEC以及地址计数器ADDR_COUNT。ID比较器ID_COMP比较从主机装置400发送来的ID信息与自身的ID信息是否一致。在一致的情况下，ID比较器ID_COMP对操作码解码器OPCDEC输出使能信号，操作码解码器OPCDEC对从主机装置400发送来的指令(操作码)进行解码。另一方面，在从主机装置400发送来的ID信息与自身的ID信息不一致的情况下，ID比较器ID_COMP忽略被发送来的指令。

具体地，在从主机装置400发送来的指令是写入指令的情况下，I/O控制器I/O_CNTL接收来自主机装置400的写入数据，并将接收到的写入数据data输出到存储控制部130。存储控制部130基于来自操作码解码器OPCDEC的写入指令wr，将存储器数据m_data写入到存储部120。该写入时的地址信息addr基于来自主机装置400的时钟由地址计数器ADDR_COUNT生成，写入数据被串行地即以被发送的顺序写入到存储部120的连续地址。在写入数据被正常地写入到存储部120的情况下，存储控制部130向I/O控制器I/O_CNTL输出内部确认信号(Acknowledge)i_ack。

在从主机装置400发送的指令是读出指令的情况下，存储控制部130基于来自操作码解码器OPCDEC的指令rd，从存储部120读出存储器数据m_data。该读出时的地址信息addr也基于来自主机装置400的时钟由地址计数器ADDR_COUNT生成，并被串行地读出。

控制部110具有第一模式、第二模式(第一动作模式、第二动作模式)作为动作模式。在第一模式中，控制部110在从主机装置400接收到写入指令及数据时，对存储控制部130指示写入所接收到的数据，并且在数据已被正常地写入存储部120的情况下，控制部110将确认信号ACK回复给主机装置400。该确认信号ACK用于将数据已被正常地写入到存储部120的情况通知给主机装置400。主机装置400通过接收确认信号ACK能够识别在各存储装置中数据已被正常地写入。

另一方面，在第二模式中，在控制部110从主机装置400接收到写入指令及数据时，虽然对存储控制部130指示写入所接收到的数据，但是不将确认信号ACK回复给主机装置400。在该第二模式中，主机装置400虽然不能获知在各存储装置中数据是否已被正常地写入，但是如后述的那样，能够缩短针对与总线连接的多个存储装置的数据写入处理的整体的时间。

上述的动作模式(第一模式、第二模式)基于后述的主机装置400的通信处理部410的动作模式而被设定。即，控制部110在接收到数据分组之后的内部确认等待期间IAKW内，基于复位端子TRST的电压电平来判断动作模式是第一模式还是第二模式，所述内部确认等待期间IAKW是等待来自存储控制部130的内部确认信号i_ack的期间。对此后面具体地进行说明。

控制部110的动作模式(第一模式、第二模式)能够通过例如状态机等来实现。具体地，该状态机基于写入指令或内部确认信号i_ack或复位端子TRST的电压电平(复位信号)等输入而进行状态(state)转移，在转移目的地的状态中输出预定的指令(例如，写入指令或回复确认信号ACK指令等)。

主机装置400包括通信处理部410、控制部420、时钟端子HCK、数据端子HDA以及复位端子HRST。通信处理部410与经由总线BS连接的多个存储装置100-1～100-n进行通信处理。控制部420控制通信处理部410。

通信处理部410具有第一模式、第二模式作为动作模式。在第一模式中，通信处理部410在对第一～第n存储装置100-1～100-n中的第m(m是1≤m≤n的整数)存储装置100-m发送数据写入指令及数据之后，转移到等待来自第m存储装置100-m的确认信号ACK回复的状态。然后，通信处理部410在接收到来自第m存储装置100-m的确认信号ACK之后，对第m+1存储装置100-m+1发送数据写入指令及数据。主机装置400通过接收确认信号ACK能够识别在各存储装置中数据已被正常地写入。

另一方面，在第二模式中，通信处理部410在对第m存储装置100-m发送数据写入指令及数据之后，不等待来自第m存储装置100-m的确认信号ACK回复，而是转移到对第m+1存储装置100-m+1发送数据写入指令及数据的状态。在该第二模式中，主机装置400虽然不能获知在各存储装置中数据是否已被正常地写入，但是如后述的那样，能够缩短针对与总线连接的多个存储装置的数据写入处理的整体的时间。

通信处理部410在第二模式中在对第m存储装置100-m发送数据分组之后，通过将复位端子HRST的电压电平设定为指示复位的逻辑电平而将动作模式处于第二模式的情况通知给第m存储装置100-m。并且，第m存储装置100-m的控制部110在内部确认等待期间IAKW内能够基于复位端子TRST的电压电平判断动作模式是第一模式还是第二模式。

根据本实施方式的存储装置以及主机装置，在第一模式中因为主机装置能够接收来自各存储装置的确认信号，因此能够判断在各存储装置中数据是否被正常地写入。另外，在第二模式中，主机装置能够不等待来自各存储装置的确认信号回复就转移到对下一个存储装置的数据发送，因此能够缩短对多个存储装置的数据写入处理的总时间。

2.基于第一模式的写入处理

图2是说明在本实施方式的存储装置中的第一模式的动作的时序图。在图2中示出了复位信号XRST、时钟信号SCK以及数据信号SDA的各信号波形、以及两个存储装置(ID＝1、2)中控制部110、存储部120的动作状态以及内部信号wr、i_ack的信号波形。

在图2中，I以及IDL表示空闲期间、IDC表示ID识别期间、C以及CMD表示指令识别期间、D以及DAT表示数据接收期间、IAKW表示内部确认等待期间、MWRT表示存储器写入期间、AKS表示确认信号回复期间、R表示复位期间、N表示识别所接收到的ID信息和自身的ID信息不一致的ID不一致识别期间。

在复位信号XRST是高电平(高电位电平，广义地说是第一逻辑电平)的情况下，存储装置100处于复位解除状态，在复位信号XRST是低电平(低电位电平，广义地说是第二逻辑电平)的情况下，存储装置100处于复位状态。在复位信号XRST是高电平期间内即复位被解除的期间内，控制部110处于工作状态(激活状态)，能够接收来自主机装置400的指令及数据，并能够对主机装置400发送确认信号ACK。

最初，主机装置400将复位信号XRST从低电平设定为高电平而解除存储装置的复位。然后，控制部110变成空闲状态(图2的I所表示的期间)。

接着，主机装置400对第一存储装置(ID＝1)发送ID信息、写入指令及数据。如图2所示，例如ID信息由I0～Ii(i是自然数)的i+1位构成，并对其附奇偶校验位IP。另外例如写入指令由C0～Cj(j是自然数)的j+1位构成，并对其附加奇偶校验位CP。另外例如数据由D0～Dk的k+1位构成，并对其附加奇偶校验位DP。奇偶校验位IP、CP、DP是为了进行奇偶校验而被附加的位，是使1的个数始终为偶数或者奇数而被附加的位。

在ID识别期间IDC内，第一存储装置(ID＝1)的ID比较器ID_COMP识别出接收到的ID信息与自身的ID信息一致。在后续的指令识别期间CMD内，操作码解码器OPCDEC识别出接收到的指令是写入指令。在随后的数据接收期间DAT内，I/O控制器I/O_CNTL接收数据且输出到存储控制部130。并且，操作码解码器OPCDEC对存储控制部130输出写入信号wr，在存储器写入期间MWRT内，数据被写入到存储部120。在该存储器写入期间MWRT内，控制部110处于内部确认等待期间IAKW，等待从存储控制部130输出的内部确认信号i_ack。在数据已被正常地写入的情况下，存储控制部130向控制部110输出内部确认信号i_ack。控制部110在接收到内部确认信号i_ack之后将确认信号ACK回复给主机装置400(图2的AKS所示的期间)。

主机装置400的通信处理部410对第一存储装置(ID＝1)发送ID信息、写入指令及数据之后，将时钟信号SCK保持在高电平。这样，能够将主机装置400处于能够接收确认信号ACK的状态通知给存储装置100。而且当主机装置400接收确认信号ACK后，将时钟信号SCK恢复到低电平之后将复位信号XRST设定为低电平从而对存储装置100进行复位(图2的R所示的期间)。

另一方面，第二存储装置(ID＝2)的控制部110在最初的ID识别期间内识别出所接收到的ID信息与自身的ID信息不一致(图2的N所示的期间)。然后，控制部110不接收指令及数据而处于空闲期间IDL。在之后的ID识别期间IDC内，控制部110在识别出接收到的ID信息与自身的ID信息一致的情况下，接收写入指令及数据(图2的C、D所示的期间)。然后，在存储器写入期间MWRT内，数据被写入到存储部120。在该存储器写入期间MWRT中，控制部110处于内部确认等待期间IAKW，等待内部确认信号i_ack被输出。在数据已被正常地写入的情况下，内部确认信号i_ack被输出，控制部110将确认信号ACK回复给主机装置400(图2的AKS所示的期间)。

如以上说明的那样，控制部110在内部确认等待期间IAKW内在复位端子TRST的电压电平为高电平的情况下(广义地说是指示复位解除的逻辑电平)，判断为动作模式为第一模式。并且，控制部110在时钟端子TCK的电压电平是高电平(广义地说是第一逻辑电平)且数据已被正常地写入存储部120的情况下，对数据端子TDA输出表示确认信号ACK的逻辑电平(例如图2中的高电平)的信号。

另外，主机装置400的通信处理部410在第一模式中对存储装置100发送数据分组之后，将时钟端子HCK的电压电平设定为高电平(广义地说是第一逻辑电平)。这样，能够将主机装置400处于能够接收确认信号ACK的状态通知给存储装置100。

图3是说明在四个存储装置(ID＝1～4)与总线连接的情况下基于第一模式的数据写入处理的整体的时序图。在图3中示出了复位信号XRST、时钟信号SCK以及数据信号SDA的各信号波形、以及主机装置400和各存储装置100的动作状态(state)。此外，即使存储装置是四个以外的情况下，也能够进行与图3同样的处理。

在图3中，ICD表示ID信息、指令及数据的发送期间(或者接收期间)、ACKW表示确认信号等待期间、AKR表示确认信号接收期间、RS表示将复位信号XRST激活的期间、I以及IDL表示空闲期间、IAKW表示内部确认等待期间、MWRT表示存储器写入期间、AKS表示确认信号回复期间、R表示复位期间、N表示识别接收到的ID信息与自身的ID信息不一致的ID不一致识别期间。

如图3所示，在第一模式中，数据被从主机装置400向第一存储装置(ID＝1)发送，对存储部120的数据写入被正常执行，之后，确认信号ACK被从第一存储装置100-1回复给主机装置400。另外，对于第二～第四存储装置(ID＝2～4)也同样地进行写入处理。

在第一模式中，在数据接收完成之后，经过了存储器写入期间MWRT即写入必要期间TM之后，确认信号ACK被从存储装置回复。然后，主机装置在接收到确认信号ACK之后开始对下一个存储装置的数据写入处理。因此，在将写入必要期间的长度设为tTM的情况下，例如图3所示在连接四个存储装置的情况下，除了数据等的通信所需要的时间之外，还需要4×tTM的时间。在通常的情况下，用于向存储部写入数据的时间比通信需要的时间长。例如，针对一个存储装置的数据等的通信所需要的时间约100μs，但是写入必要时间的长度tTM约为5ms。因此，在图3中，全体的写入必要期间的长度约为20ms。

这样在第一模式中，因为主机装置能够接收来自各存储装置的确认信号ACK，所以能够判断对于各存储装置数据是否已被正常地写入，但是其另一方面，全体的写入处理时间变长。

3.基于第二模式的写入处理

图4是说明本实施方式的存储装置中的第二模式的动作的时序图。在图4中示出了复位信号XRST、时钟信号SCK以及数据信号SDA的各信号波形、以及两个存储装置(ID＝1、2)中的控制部110和存储部120的动作状态及内部信号wr、i_ack的信号波形。此外，因为图4中的符号与图2所示的符号相同，因此这里省略说明。

最初，主机装置400将复位信号XRST从低电平设定到高电平从而解除存储装置的复位。然后，控制部110成为空闲状态。接着主机装置400对第一存储装置(ID＝1)发送ID信息、写入指令及数据。

第一存储装置(ID＝1)的ID比较器ID_COMP在ID识别期间IDC内识别出接收到的ID信息和自身的ID信息一致。在后续的指令识别期间CMD内，操作码解码器OPCDEC识别出接收到的指令是写入指令。在之后数据接收期间DAT内，I/O控制器I/O_CNTL接收数据并将数据输出到存储控制部130。并且操作码解码器OPCDEC对存储控制部130输出写入信号wr，并且在存储器写入期间MWRT内数据被写入到存储部120。在该存储器写入期间MWRT内，控制部110处于内部确认等待期间IAKW，等待内部确认信号i_ack从存储控制部130输出。

主机装置400的通信处理部410对第一存储装置(广义地说是第m存储装置)发送数据分组之后将时钟端子HCK的电压电平设定为低电平(广义地说是第二逻辑电平)。接着将复位信号XRST设定为低电平从而对总线进行复位。然后，在将复位信号XRST恢复为高电平从而解除总线的复位之后，开始对第二存储装置(ID＝2)发送ID信息、写入指令及数据。

主机装置400的通信处理部410通过对第一存储装置(广义地说是第m存储装置)发送数据分组之后将复位端子HRST的电压电平设定为低电平(广义地说是指示复位的逻辑电平)，从而将动作模式是第二模式的情况通知给第一存储装置(广义地说是第m存储装置)。

第一存储装置(ID＝1)的控制部110在内部确认等待期间IAKW内在复位端子TRST的电压电平成为低电平(广义地说是指示复位的逻辑电平)的情况下，判断为动作模式为第二模式。然后，判断出是第二模式的控制部110虽然对存储控制部130指示写入接收到的数据，但是不将确认信号ACK回复给主机装置400。

在第一存储装置(ID＝1)的存储器写入期间MWRT(内部确认等待期间IAKW)即第一存储装置的存储器写入进行中，针对第二存储装置(ID＝2)的数据的发送处理被并行地执行。即使如此，控制部110在内部确认等待期间IAKW内因为不接收来自主机装置400的指令，所以第一存储装置(ID＝1)的存储器写入处理不受针对第二存储装置(ID＝2)的数据发送处理的影响。

在第一存储装置(ID＝1)的存储器写入已被正常地执行的情况下，从存储控制部130对控制部110输出内部确认信号i_ack。控制部110接收内部确认信号i_ack之后，不回复确认信号ACK而被设定为复位状态。

对于第二存储装置(ID＝2)也与第一存储装置同样地，在存储器写入期间MWRT内向存储部120的写入处理被执行并已被正常地写入的情况下，从存储控制部130对控制部110输出内部确认信号i_ack。控制部110接收内部确认信号i_ack之后，不回复确认信号ACK而被设定为复位状态。

如以上说明的那样，控制部110在内部确认等待期间IAKW内在复位端子TRST的电压电平成为低电平(广义地说是指示复位的逻辑电平)的情况下，判断为动作模式是第二模式。然后，虽然对存储控制部130指示写入接收到的数据，但是不将确认信号ACK回复给主机装置400。

主机装置400的通信处理部410在第二模式中对第m存储装置发送数据写入指令及数据之后，不等待来自第m存储装置的确认信号回复，而是转移到对第m+1存储装置发送数据写入指令及数据的状态。另外，通信处理部410通过在对第m存储装置发送数据分组之后将复位端子HRST的电压电平设定为低电平(广义地说是指示复位的逻辑电平)，从而能够将动作模式是第二模式的情况通知给第m存储装置。

图5是说明在四个存储装置(ID＝1～4)与总线连接的情况下基于第二模式的数据写入处理的全体的时序图。在图5中示出了复位信号XRST、时钟信号SCK以及数据信号SDA的各信号的波形、以及主机装置400和各存储装置100的动作状态(state)。此外在存储装置是四个以外的情况，也能够进行与图5同样的处理。因为图5中的符号与图3所示的符号相同，因此这里省略说明。

如图5所示，在第二模式中，主机装置400向第一存储装置(ID＝1)的发送处理之后，经过发送等待期间TW后，开始执行向第二装置(ID＝2)的发送处理。并且同样地对第三、第四存储装置(ID＝3、4)执行发送处理。

在第一存储装置中，在从主机装置400接收了数据之后的存储器写入期间MWRT内，向存储部120的写入处理被执行。并且，在第二存储装置中数据的接收处理与该写入处理并行地被进行，并且开始存储器写入处理。如此因为第一～第四存储装置的写入处理被并行进行，所以能够缩短整体的写入处理时间。

具体地，在将数据等的通信时间设为tCOM、将发送等待期间TW的长度设为tTW、对存储器写入必要期间TM的长度设为tTM的情况下，例如图5中的整体的写入处理时间通过4×tCOM+3×tTW+tTM给出。通常的情况下，用于将数据写入存储部的时间比通信需要的时间长。例如因为tCOM和tTW约为100μs，tTM约为5ms，所以整体的写入处理时间约为5.7ms。如上述的第一模式中整体的写入处理时间比4×tTM＝20ms长，因此通过使用第二模式，能够缩短整体的写入处理时间。

如以上说明的那样，在第二模式中，在将用于针对第m存储装置写入数据的写入必要期间TM的长度设为tTM、将从对第m存储装置发送数据分组之后到对第m+1存储装置发送数据写入指令为止的期间即发送等待期间TW的长度设为tTW的情况下，则有tTW＜tTM。通过这样处理，由于能够在经过对第m存储装置的写入必要期间TM之前对第m+1存储装置发送数据写入指令，因此能够缩短对与总线连接的多个存储装置的写入处理的整体时间。

4.系统、液体容器以及电路基板

图6中示出了本实施方式的系统的基本的构成例。本实施方式的系统例如是喷墨方式的打印机等，包括第一存储装置100-1～第n(n是2以上的整数)存储装置100-n、安装了存储装置的n个电路基板200-1～200-n、包括电路基板的n个液体容器300-1～300-n以及主机装置400。此外，本实施方式的系统不限于图6的构成，能够以省略其构成要素的一部分，或者替换成其他的构成要素，或者追加其他的构成要素等的各种变形而实施。

以下以主机装置400是喷墨方式的打印机主体、液体容器300是墨盒、电路基板200是设置于墨盒的电路基板为例来说明。但是，在本实施方式中主机装置、液体容器、电路基板也可以是其他的装置、容器、电路基板。例如，主机装置可以是内存卡的读写器，电路基板可以是设置于内存卡上的电路基板。

第一存储装置100-1～第n存储装置100-n分别包含复位端子TRST、时钟端子TCK、数据端子TDA、第一电源端子VDD以及第二电源端子VSS。这n个存储装置100-1～100-n之中的每一个都包括存储部120(例如非易失性存储器等)，各个存储部120中存储有用于识别n个的液体容器(例如墨盒等)300-1～300-n的ID(Identification，身份)信息(例如ID＝1、ID＝2、ID＝3等)。ID按照液体容器容纳的液体的颜色等的种类而被赋予不同值。另外，液体容器的墨水余量(或者墨水消耗量)等的数据通过主机装置400被写入到存储部120中。

主机装置400例如是打印机的主体等，包括主机侧复位端子HRST、主机侧时钟端子HCK、主机侧数据端子HDA、第一电源端子VDD以及第二电源端子VSS。

如上所述，根据本实施方式的存储装置、主机装置以及系统，主机装置400(打印机主体)在对与总线连接的多个存储装置的各存储装置100的数据写入处理中，能够选择两个动作模式(第一模式、第二模式)中的任一个。

在第一模式中，主机装置400因为能够接收来自各存储装置100的确认信号ACK，因此能够识别在各存储装置100中数据已被正常地写入。因此，例如，在打印机通常被使用的情况下等，通过进行基于第一模式的写入处理，能够针对数据没有被正常地写入的存储装置进行再写入处理(重试)。其结果是，由于存储装置中存储的数据(墨水余量等)的可靠性提高，因此尽管液体容器内残留有墨水但是能够减少不能使用等的不良情况。

另一方面，在第二模式中，虽然主机装置400不能获知在各存储装置100中数据是否已被正常地写入，但是能够缩短对多个存储装置的数据写入处理的整体的时间。因此，例如在打印使用中停电的情况或用户错误地拔掉电源插头的情况等，通过进行基于第二模式的写入处理，能够在短的电源保持时间内完成写入处理。其结果是，能够减小用于电源保持的电容器的容量，因此能够降低打印机(系统)的制造成本等。

具体地，在例如由于停电或者插头拔出等引起的非正常电源切断发生的情况下，打印机主体(主机装置)的电源电路(未图示)检测出非正常电源切断，控制部420基于该检测结果对通信处理部410指示进行基于第二模式的数据写入。然后，通信处理部410能够对与总线连接的多个存储装置100-1～100-n执行基于第二模式的数据写入处理。如上所述，因为在第二模式中能够缩短写入处理时间，因此能够在有限的电源保持时间内对所有的存储装置完成写入。

图7中示出了本实施方式的液体容器(墨盒)300的详细的构成例。在液体容器300的内部形成有用于容纳墨水的未图示出的墨水室。另外，在液体容器300上设置有与墨水室连通的供墨口340。该供墨口340用于在液体容器300被安装于打印机时向印刷头单元供应墨水。

液体容器300包括电路基板200。在电路基板上设有本实施方式的存储装置100，以进行墨水消耗量等数据的存储和与主机装置400之间的数据收发。电路基板200例如通过印刷基板来实现，并被设置于液体容器300的表面。在电路基板200上设有第一电源端子VDD等的端子。并且在液体容器300被安装于打印机时，通过这些端子与打印机侧的端子接触(电连接)来进行电源或数据的交换。

在图8的(A)和图8的(B)中示出了设置有本实施方式的存储装置100的电路基板200的详细的构成例。如图8的(A)所示，电路基板200的表面(与打印机连接的面)上设有包括多个端子的端子组。该端子组包括第一电源端子VDD、第二电源端子VSS、复位端子TRST、时钟端子TCK、以及数据端子TDA。各端子例如通过形成为矩形形状(大致矩形形状)的金属端子实现。并且各端子经由设置于电路基板200的未图示出的布线图案层或通孔连接于存储装置100。

如图8的(B)所示，在电路基板200的背面(与打印机连接的面的背侧的面)上设置有本实施方式的存储装置100。存储装置100例如能够通过具有闪速存储器或铁电体存储器等的半导体存储装置来实现。与墨水或液体容器300相关的各种数据被保存在该存储装置100中，例如保存有用于识别液体容器300的ID信息和墨水的消耗量等的数据。墨水的消耗量数据是表示针对液体容器300内容纳的墨水随着印刷的执行等被消耗的墨水量的累积的数据。该墨水消耗量数据可以是表示液体容器300内的墨水量信息，也可以是表示消耗的墨水量的比例的信息。

此外，如上针对本实施方式进行了详细地说明，但是能够为实质上不脱离本实用新型的新事项以及效果的更多的变形，当然是本领域技术人员能够容易地理解的。因此这样的变形例全部包含于本实用新型的范围。例如，在说明书或附图中，至少一次与更广义或者同义的不同用语一起记载的用语在说明书或附图的任何地方都能够替换成它们的不同的用语。另外，存储装置、主机装置、电路基板、液体容器以及系统的构成、动作都不限于在本实施方式中所说明的，能够实施各种变形。

Claims (13)

1.一种存储装置，其特征在于，包括：

控制部，所述控制部与经由总线连接的主机装置进行通信处理；

存储部，所述存储部被写入来自所述主机装置的数据；以及

存储控制部，所述存储控制部进行所述存储部的存取控制，

所述控制部具有第一模式和第二模式作为动作模式，

在所述第一模式中，所述控制部在接收了来自所述主机装置的数据写入指令以及数据时，对所述存储控制部指示写入所接收到的数据，并且在数据已被正常地写入所述存储部的情况下，所述控制部将确认信号回复给所述主机装置，

在所述第二模式中，所述控制部在接收了来自所述主机装置的所述数据写入指令以及数据时，对所述存储控制部指示写入接收到的数据，而不将确认信号回复给所述主机装置。

2.根据权利要求1所述的存储装置，其特征在于，

包括复位端子，

所述控制部在接收到数据分组后的内部确认等待期间内，基于所述复位端子的电压电平来判断所述动作模式是第一模式还是第二模式，其中，所述内部确认等待期间是等待来自所述存储控制部的内部确认的期间。

3.根据权利要求2所述的存储装置，其特征在于，

包括：时钟端子以及数据端子，

所述控制部在所述内部确认等待期间内在所述复位端子的电压电平是指示复位解除的逻辑电平的情况下，判断为所述动作模式是所述第一模式，并且

所述控制部在所述时钟端子的电压电平是第一逻辑电平且数据已被正常地写入所述存储部的情况下，对所述数据端子输出表示所述确认信号的逻辑电平的信号。

4.根据权利要求3所述的存储装置，其特征在于，

所述控制部在所述内部确认等待期间内在所述复位端子的电压电平成为指示复位的逻辑电平的情况下，判断为所述动作模式是所述第二模式。

5.根据权利要求2至4中任一项所述的存储装置，其特征在于，

所述控制部在所述内部确认等待期间内转移到不接收指令状态。

6.一种主机装置，其特征在于，包括：

通信处理部，所述通信处理部与经由总线连接的第一存储装置～第n存储装置进行通信处理，其中n是2以上的整数；以及

控制部，所述控制部控制所述通信处理部，

所述通信处理部具有第一模式和第二模式作为动作模式，

在所述第一模式中，所述通信处理部在对所述第一存储装置～第n存储装置中的第m存储装置发送数据写入指令以及数据之后，转移到等待来自所述第m存储装置的确认信号回复的状态，其中m是满足1≤m≤n的整数，

在所述第二模式中，所述通信处理部在对所述第m存储装置发送数据写入指令以及数据之后，不等待来自所述第m存储装置的所述确认信号回复，而转移到对第m+1存储装置发送数据写入指令以及数据的状态。

7.根据权利要求6所述的主机装置，其特征在于，

包括复位端子，

在所述第二模式中，所述通信处理部在对所述第m存储装置发送数据分组之后，通过将所述复位端子的电压电平设定为指示复位的逻辑电平来将所述动作模式是所述第二模式的情况通知给所述第m存储装置。

8.根据权利要求7所述的主机装置，其特征在于，

包括时钟端子，

在所述第一模式中，所述通信处理部在对所述第m存储装置发送数据分组之后，将所述时钟端子的电压电平设定为第一逻辑电平，

在所述第二模式中，所述通信处理部在发送所述数据分组之后，将所述时钟端子的电压电平设定为第二逻辑电平。

9.根据权利要求6至8中任一项所述的主机装置，其特征在于，

在所述第二模式中，在将用于对所述第m存储装置写入数据的写入必要期间的长度设为tTM、将对所述第m存储装置发送数据分组之后到对所述第m+1存储装置发送所述数据写入指令之前的期间即发送等待期间的长度设为tTW的情况下，满足tTW＜tTM。

10.一种电路基板，其特征在于，包括权利要求1至5中任一项所述的存储装置。

11.一种液体容器，其特征在于，包括权利要求1至5中任一项所述的存储装置。

12.一种系统，其特征在于，包括：

主机装置；以及

经由总线与所述主机装置连接的第一存储装置～第n存储装置，其中n是2以上的整数，

所述主机装置包括：

通信处理部，所述通信处理部与所述第一存储装置～所述第n存储装置进行通信处理；以及

主机控制部，所述主机控制部控制所述通信处理部，

所述通信处理部具有第一模式和第二模式作为动作模式，

在所述第一模式中，所述通信处理部在对所述第一存储装置～所述第n存储装置中的第m存储装置发送数据写入指令以及数据之后，转移到等待来自所述第m存储装置的确认信号回复的状态，其中m是满足1≤m≤n的整数，

在所述第二模式中，所述通信处理部在对所述第m存储装置发送所述数据写入指令以及数据之后，不等待来自所述第m存储装置的所述确认信号回复，而转移到对第m+1存储装置发送数据写入指令及数据的状态，

所述第m存储装置包括：

控制部，所述控制部与所述主机装置进行通信处理；

存储部，所述存储部被写入来自所述主机装置的数据；以及

存储控制部，所述存储控制部进行所述存储部的存取控制，

在所述第一模式中，所述控制部在接收到来自所述主机装置的数据写入指令以及数据时，对所述存储控制部指示写入所接收到的数据，并且在数据已被正常地写入所述存储部的情况下，所述控制部将确认信号回复给所述主机装置，

在所述第二模式中，所述控制部在接收到来自所述主机装置的数据写入指令以及数据时，对所述存储控制部指示写入接收到的数据，而不将确认信号回复给所述主机装置。

13.根据权利要求12所述的系统，其特征在于，

所述主机装置包括主机侧复位端子，

在所述第二模式中，所述通信处理部在对所述第m存储装置发送数据分组之后，将所述主机侧的复位端子的电压电平设定为指示复位的逻辑电平，

所述第m存储装置包括复位端子，

所述控制部在收到数据分组后的内部确认等待期间内，基于所述复位端子的电压电平来判断所述动作模式是第一模式还是第二模式，其中，所述内部确认等待期间是等待来自所述存储控制部的内部确认的期间。

Images