JP7012520B2 - データ書き込み方法及び記憶装置 - Google Patents

データ書き込み方法及び記憶装置 Download PDF

Info

Publication number
JP7012520B2
JP7012520B2 JP2017229044A JP2017229044A JP7012520B2 JP 7012520 B2 JP7012520 B2 JP 7012520B2 JP 2017229044 A JP2017229044 A JP 2017229044A JP 2017229044 A JP2017229044 A JP 2017229044A JP 7012520 B2 JP7012520 B2 JP 7012520B2
Authority
JP
Japan
Prior art keywords
data
written
storage devices
storage device
identification information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017229044A
Other languages
English (en)
Other versions
JP2019101547A (ja
Inventor
索 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2017229044A priority Critical patent/JP7012520B2/ja
Priority to US16/202,279 priority patent/US10725703B2/en
Priority to CN201811443373.0A priority patent/CN109841249B/zh
Publication of JP2019101547A publication Critical patent/JP2019101547A/ja
Application granted granted Critical
Publication of JP7012520B2 publication Critical patent/JP7012520B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G06F3/0641—De-duplication techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

本発明は、データ書き込み方法及び記憶装置に関する。
半導体記憶装置に対して、装置の組み立て後且つ製品の出荷前にその装置に固有のデータ（以下、ユニークデータと称する）を書き込む処理が行われている。例えば、半導体記憶装置の製造プロセスにおいて、製造上のばらつきを調整するためのトリミングデータを書き込む処理が行われる。その際、書き込み対象の半導体装置が複数存在する場合には、装置毎に異なるユニークデータの書き込みを行う。
複数の半導体記憶装置に対するトリミングデータの書き込みにおいて、工数の複雑化やエラーを避けるため、各半導体記憶装置の内部でトリミング値を算出する手段を備えた半導体記憶装置が提案されている（例えば、特許文献１）。
一方、書き込み対象のユニークデータが各半導体記憶装置の内部で生成できないデータである場合には、ライター等の書き込み装置が、各半導体記憶装置にデータをシリアルに書き込む必要がある。例えば、書き込み装置は自身のデータベースからユニークデータを読み出し、読み出したユニークデータを対応する半導体記憶装置に書き込む動作を複数回（すなわち、半導体記憶装置の個数分）繰り返すことにより、複数の半導体装置へのユニークデータの書き込みを行う。
特開２００７－１６４８６５号公報
上記のようなユニークデータのシリアルな書き込みでは、書き込み動作を１つ１つの半導体記憶装置に対して順番に行うため、半導体記憶装置の数に比例した長さの処理時間がかかるという問題があった。また、ユニークデータを書き込む際には、その都度、書き込み対象の半導体記憶装置の電源をオンにする必要があり、半導体記憶装置の立ち上がりに要する時間も半導体記憶装置の数に比例して増大するという問題があった。
本発明は上記問題点に鑑みてなされたものであり、短い処理時間で複数の記憶装置にユニークデータの書き込みを行うことが可能なデータ書き込み方法を提供することを目的とする。
本発明に係るデータ書き込み方法は、複数の記憶装置及び前記複数の記憶装置にデータを書き込む書込装置が実行するデータ書き込み方法であって、前記書込装置において、 前記複数の記憶装置の各々に対する書き込み対象のデータを保持するステップと、前記複数の記憶装置の各々に割り当てられた識別情報を前記複数の記憶装置から取得するステップと、前記複数の記憶装置の各々について前記識別情報と前記書き込み対象のデータとを対応付けて結合させた個別書き込みデータを生成し、前記複数の記憶装置のすべてについての前記個別書き込みデータを結合させた結合データを生成するステップと、前記結合データを前記複数の記憶装置に送信するステップと、前記複数の記憶装置の各々において、前記結合データを受信するステップと、各々の記憶装置に割り当てられた前記識別情報に基づいて、各々の記憶装置に対応する前記書き込み対象のデータを前記結合データから抽出するステップと、前記結合データから抽出した前記書き込み対象のデータを記憶するステップと、を含むことを特徴とする。
また、本発明に係る記憶装置は、データを記憶する記憶装置であって、不揮発性メモリと、識別情報を記憶する識別情報記憶部と、前記不揮発性メモリにデータを書き込む書込回路と、前記不揮発性メモリに書き込むデータを一時格納するバッファと、複数の記憶装置の各々について識別情報と書き込み対象のデータとを対応付けて結合させた個別書き込みデータを前記複数の記憶装置のすべてについて結合させた結合データと、前記不揮発性メモリへのデータの書き込みを指示する書込信号と、を受信する受信部と、前記識別情報記憶部に記憶されている前記識別情報と、前記結合データに含まれる前記複数の記憶装置についての識別情報と、を比較する比較部と、を有し、前記比較部は、比較結果に基づいて前記結合データから前記記憶装置に対応する書き込み対象のデータを抽出し、前記バッファは、前記比較部により抽出された前記書き込み対象のデータを一時格納し、前記書込回路は、前記バッファから読み出した前記書き込み対象のデータを、前記書込信号に応答して前記不揮発性メモリに書き込むことを特徴とする。
本発明に係るデータ書き込み方法によれば、短い処理時間で複数の記憶装置にユニークデータの書き込みを行うことが可能となる。
実施例１のデータ書き込みシステムの構成を示すブロック図である。 実施例１の書き込み装置及び記憶装置の構成を示すブロック図である。 ユニークデータＤＢに格納されているデータの例を模式的に示す図である。 結合データの内容を模式的に示す図である。 実施例１の結合データの送信を模式的に示す図である。 実施例１のデータ書き込み処理のプロセスを示すフローチャートである。 実施例１の記憶装置におけるデータ格納処理のフローチャートである。 比較例のユニークデータの送信を模式的に示す図である。 比較例のデータ書き込み処理のプロセスを示すフローチャートである。 実施例２の書き込み装置及び記憶装置の構成を示すブロック図である。 実施例２の記憶装置におけるデータ格納処理のフローチャートである。
以下、本発明の実施例について、図面を参照して説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。
図１は、本実施例のデータ書き込みシステムの構成を示すブロック図である。本実施例のデータ書き込みシステム１００は、書き込み装置１０及び複数の記憶装置２０－１～２０－ｎ（ｎ：２以上の整数）から構成されている。書き込み装置１０及び記憶装置２０－１～２０－ｎは、データバスラインＤＢＬを介して接続されている。
記憶装置２０－１～２０－ｎには、各々を識別するための識別情報として、ユニークＩＤが割り当てられている。例えば、記憶装置２０－１にはＩＤ－１、記憶装置２０－２にはＩＤ－２、記憶装置２０－３にはＩＤ－３、記憶装置２０－４にはＩＤ－４、記憶装置２０－５にはＩＤ－５、記憶装置２０－６にはＩＤ－６、記憶装置２０－（ｎ－１）にはＩＤ－（ｎ－１）、記憶装置２０－ｎにはＩＤ－ｎが割り当てられている。
図２は、書き込み装置１０と、記憶装置２０－１～２０－ｎのうちの１つ（記憶装置２０と称する）の構成を示すブロック図である。
書き込み装置１０は、例えば半導体記憶装置にデータを書き込むライターであり、ユニークデータＤＢ（データベース）１１、処理制御部１２及びインタフェース部１３を有する。
図３Ａに示すように、ユニークＤＢ１１には、記憶装置２０－１～２０－ｎの各々に対応する固有のデータであるユニークデータ（ＵＤ１～ＵＤｎ）が各記憶装置のユニークＩＤ（ＩＤ－１～ＩＤｎ）と対応付けて格納されている。ユニークデータＵＤ１～ＵＤｎは、本実施例のデータ書き込みシステム１００が実行するデータ書き込み処理において、記憶装置２０－１～２０－ｎへの書き込み対象となるデータである。
また、ユニークデータＤＢ１１には、記憶装置２０－１～２０－ｎ以外の他の記憶装置（例えば、記憶装置２０－１～２０－ｎとは異なる機会でデータの書き込みを行う記憶装置）のユニークデータ（例えば、ＵＤＸ）も、当該他の記憶装置のユニークＩＤ（例えば、ＩＤ－Ｘ）と対応付けて格納されている。
再び図２を参照すると、処理制御部１２は、本実施例のデータ書き込み処理における各種のデータ処理及び書き込み装置１０の各ブロックの制御を行う。具体的には、処理制御部１２は、インタフェース部１３が記憶装置２０－１～２０－ｎから受信したユニークＩＤに基づいて、ユニークデータＤＢ１１から対応するユニークデータを読み出す。
また、処理制御部１２は、読み出したユニークデータに基づいて、結合データＣＤを生成する。すなわち、処理制御部１２は、本実施例におけるユニークデータの書き込み対象である記憶装置２０－１～２０－ｎのユニークＩＤ（ＩＤ－１～ＩＤ－ｎ）を取得し、取得したユニークＩＤに基づいて対応するユニークデータ（ＵＤ１～ＵＤｎ）をユニークデータＤＢ１１から検索及び抽出し、ユニークＩＤ及びユニークデータを結合して結合データＣＤを生成する。
図３Ｂは、結合データＣＤに含まれるデータ内容の例を模式的に示す図である。結合データＣＤは、複数のユニークＩＤ（ＩＤ－１～ＩＤ－ｎ）及びこれに対応するユニークデータ（ＵＤ１～ＵＤｎ）が結合した１つのデータとして構成されている。
再び図２を参照すると、処理制御部１２は、記憶装置２０－１～２０－ｎに並列にユニークデータを書き込むことを示す並列書込信号ＰＷＳを生成する。
インタフェース部１３は、記憶装置２０－１～２０－ｎからデータバスラインＤＢＬを介してユニークＩＤを受信する。また、インタフェース部１３は、データバスラインＤＢＬを介して、結合データＣＤ及び並列書込信号ＰＷＳを記憶装置２０－１～２０－ｎに送信する。
図４に示すように、書き込み装置１０から記憶装置２０－１～２０－ｎには、データバスラインＤＢＬを介して、同じ結合データＣＤ及び並列書込信号ＰＷＳが供給される。
再び図２を参照すると、記憶装置２０は、フラッシュコントローラ２１及びフラッシュメモリ２２を有する。フラッシュコントローラ２１は、不揮発性記憶装置であるフラッシュメモリ２２を制御する制御部である。フラッシュコントローラ２１は、インタフェース部２３、バッファ２４、ユニークＩＤ記憶部２５、ＣＰＵ２６、書き込み回路２７及び読み出し回路２８を含む。
インタフェース部２３は、書き込み装置１０からデータバスラインＤＢＬを介して送信された結合データＣＤ及び並列書込信号ＰＷＳを受信する。また、インタフェース部２３は、ユニークＩＤ記憶部２５に記憶されているユニークＩＤを書き込み装置１０に送信する。
バッファ２４は、インタフェース部２３が受信した結合データＣＤを一時的に格納する。ユニークＩＤ記憶部２５は、記憶装置２０に割り当てられた固有の識別情報であるユニークＩＤを記憶する。
ＣＰＵ（Central Processing Unit）２６は、フラッシュコントローラ２１内の各ブロックの制御を行う。また、ＣＰＵ２６は、ユニークＩＤ記憶部２５からユニークＩＤを読み出し、バッファに格納された結合データＣＤから当該ユニークＩＤに対応するユニークデータを抽出し、書き込み回路２７に供給する。
書き込み回路２７は、インタフェース部２３が受信した並列書込信号ＰＷＳに応答してフラッシュメモリ２２へのデータの書き込みを行う。読み出し回路２８は、フラッシュメモリ２２からのデータの読み出しを行う。
フラッシュメモリ２２は、書き込み回路２７によるユニークデータの書き込みにおける書き込み先となるユニークデータ格納部２９を有する。
次に、本実施例のデータ書き込みシステムにおけるデータ書き込み処理の処理動作について、図５のフローチャートを参照して説明する。
まず、書き込み装置１０のインタフェース部１３は、データバスラインＤＢＬを介して記憶装置２０－１～２０－ｎからユニークＩＤを受信する。処理制御部１２は、インタフェース部１３が受信した記憶装置２０－１～２０－ｎのユニークＩＤを取得する（ステップＳ１０１）。
処理制御部１２は、ユニークデータＤＢ１１にアクセスし、ステップＳ１０１で取得したユニークＩＤ（すなわち、ＩＤ－１～ＩＤ－ｎ）に対応するユニークデータを検索する（ステップＳ１０２）。
処理制御部１２は、検索したユニークデータ（すなわち、ＵＤ１～ＵＤｎ）をユニークＤＢ１１から抽出する（ステップＳ１０３）。
処理制御部１２は、抽出したユニークデータＵＤ１～ＵＤｎ及びこれらに対応するユニークＩＤ－１～ＩＤｎを結合して、結合データＣＤを生成する（ステップＳ１０４）。
インタフェース部１３は、処理制御部１２の制御に応じて、結合データＣＤを記憶装置２０－１～２０－ｎに並列に送信する（ステップＳ１０５）。
処理制御部１２は、全ての記憶装置への結合データＣＤの送信が完了した後、インタフェース部１３を介して、記憶装置２０－１～２０－ｎに並列にユニークデータを書き込むことを示す並列書込信号ＰＷＳを記憶装置２０－１～２０－ｎに送信する（ステップＳ１０６）。
記憶装置２０－１～２０－ｎは、データ格納処理を行う（ステップＳ１０７）。
次に、記憶装置２０－１～２０－ｎの各々が実行するデータ格納処理について、図６のフローチャートを参照して説明する。
記憶装置２０－１～２０－ｎのインタフェース部２３は、結合データＣＤを受信する（ステップＳ２０１）。バッファ２４は、受信した結合データＣＤを一時的に格納する（ステップＳ２０２）。
記憶装置２０－１～２０－３のＣＰＵ２６は、バッファ２４に格納されている結合データＣＤから当該記憶装置のユニークＩＤ（すなわち、ユニークＩＤ記憶部２５に記憶されているユニークＩＤ）に対応するユニークデータを検出する（ステップＳ２０３）。
インタフェース部２３は、並列書込信号ＰＷＳを受信する（ステップＳ２０４）。書き込み回路２７は、並列書込信号ＰＷＳに応答して、ステップＳ２０３で検出されたユニークデータをフラッシュメモリ２２のユニークデータ格納部２９に格納する（ステップＳ２０５）。
以上のステップにより、記憶装置２０－１～２０－ｎへのユニークデータの書き込みが完了する。
このように、本実施例のデータ書き込みシステム１００では、結合データＣＤを記憶装置２０－１～２０－ｎに並列に送信し、各記憶装置において、当該記憶装置に対応するユニークデータの検出及び格納を行う。
次に、本実施例のデータ書き込みシステム１００とは異なり、書き込み装置１０が結合データＣＤを送信せず、各記憶装置に対応するユニークデータのみを送信して書き込みを行う場合の例を比較例として、図７及び図８を参照して説明する。
図７に示すように、比較例のデータ書き込みシステムでは、書き込み装置１０は、記憶装置２０－１～２０－ｎに対して、夫々の記憶装置に固有のユニークデータ（ＵＤ－１～ＵＤ－ｎ）のみを送信する。すなわち、書き込み装置１０は、記憶装置２０－１に対してユニークデータＵＤ１、記憶装置２０－２に対してユニークデータＵＤ２、記憶装置２０－３に対してユニークデータＵＤ３、記憶装置２０－４に対してユニークデータＵＤ４、記憶装置２０－（ｎ－１）に対してユニークデータＵＤ（ｎ－１）、記憶装置２０－ｎに対してユニークデータＵＤｎを、それぞれ送信する。
図８は、比較例のデータ書き込みシステムにおけるデータ書き込み処理の処理動作を示すフローチャートである。
まず、書き込み装置１０のインタフェース部１３は、データバスラインＤＢＬを介して記憶装置２０－１～２０－ｎからユニークＩＤを受信する。処理制御部１２は、記憶装置２０－１～２０－ｎのユニークデータＵＤ１～ＵＤｎを取得する（ステップＳ３０１）。
次に、データ書き込みシステムの外部に設けられている外部電源（図示せず）から記憶装置２０－１～２０－ｎへの電源供給を停止し、記憶装置２０－１～２０－ｎの全てをいったん電源ＯＦＦの状態にする（ステップＳ３０２）。
処理制御部１２は、ユニークデータの書き込み先である記憶装置を示す値ｍ（すなわち、記憶装置２０－ｍ）をｍ＝１に設定する（ステップＳ３０３）。
処理制御部１２は、ユニークデータＤＢ１１から、記憶装置２０－ｍのユニークＩＤであるＩＤ－ｍに対応するユニークデータＵＤｍを検索し、抽出する（ステップＳ３０４）。
外部電源から記憶装置２０－ｍへの電源供給を再開し、記憶装置２０－ｍの電源をＯＮにする（ステップＳ３０５）。
インタフェース部１３は、処理制御部１２の制御に応じて、ユニークデータＵＤｍを記憶装置２０－ｍに送信する（ステップＳ３０６）。
記憶装置２０－ｍは、ユニークデータＵＤｍをメモリに格納する（ステップＳ３０７）。
書き込み装置１０の処理制御部１２は、記憶装置２０－ｎまでユニークデータの格納が完了したか否か（すなわち、ｍ＝ｎになったか否か）を判定する（ステップＳ３０８）。
記憶装置２０－ｎまでユニークデータの格納が完了していないと判定すると（ステップＳ３０８：Ｎｏ）、処理制御部１２は、ｍの値を１だけインクリメントして、ステップＳ３０４に戻る（ステップＳ３０９）。ステップＳ３０４～３０９をｍ＝ｎまで繰り返すことにより、記憶装置２０－１～２０－ｎへのユニークデータの格納が完了する。
比較例のデータ書き込みシステムでは、以上のようなステップを経て、記憶装置２０－１～２０－ｎへのユニークデータの書き込みが完了する。
比較例のデータ書き込み処理では、上記のステップＳ３０４～３０９の処理を繰り返し行う。従って、（１）書き込み対象である記憶装置の電源のＯＮ、（２）ユニークデータの送信、（３）記憶装置へのユニークデータの格納、という一連の処理が記憶装置の数であるｎ回、繰り返し行われる。
これに対し、図５を参照して説明したように、本実施例のデータ書き込み処理では、結合データＣＤを各記憶装置に並列に送信する。結合データＣＤは個々のユニークデータに比べてデータサイズが大きいが、比較例とは異なりデータ送信をシリアルに繰り返し行う必要がないため、トータルでのデータ送信時間は増大しない。また、本実施例では、記憶装置２０－１～２０－ｎの全てが電源ＯＮである状態で一連の処理を行うため、比較例のように各記憶装置の電源をその都度ＯＮにする必要がない。また、本実施例では、各記憶装置へのユニークデータの格納は並列書込信号ＰＷＳに応じてパラレルに行われるため、比較例のように各記憶装置へのユニークデータの格納をシリアルに繰り返し行う必要がない。
従って、本実施例のデータ書き込みシステムでは、記憶装置の電源のＯＮ及び記憶装置へのユニークデータの格納に要する時間が短縮されるため、短い処理時間で複数の記憶装置にユニークデータの書き込みを行うことが可能となる。
図９は、本実施例のデータ書き込みシステムにおける書き込み装置１０と、記憶装置２０－１～２０－ｎのうちの１つ（記憶装置２０と称する）の構成を示すブロック図である。
書き込み装置１０は、ユニークデータＤＢ１１、処理制御部１２及びインタフェース部１３を有する。これらの各部の構成及び動作は、実施例１と同様である。
記憶装置２０は、フラッシュコントローラ２１及びフラッシュメモリ２２を有する。フラッシュコントローラ２１は、インタフェース部２３、バッファ２４、ユニークＩＤ記憶部２５、書き込み回路２７及び読み出し回路２８を含む。また、記憶装置２０は、比較器３０を有する。
比較器３０は、ユニークＩＤ記憶部２５に記憶されているユニークＩＤと書き込み装置１０から送信された結合データＣＤ（すなわち、インタフェース部２３が受信した結合ＩＤ）に含まれるユニークＩＤとを比較する。比較器３０は、ユニークＩＤが一致すると、当該ユニークＩＤに対応するユニークデータを結合データＣＤから抽出し、バッファ２４に格納する。
次に、本実施例のデータ書き込み処理において記憶装置２０が実行するデータ格納処理について、図１０のフローチャートを参照して説明する。なお、本実施例のデータ書き込み処理のうち、データ格納処理に至るまでの処理については、図５に示す実施例１の処理と同様である。
記憶装置２０のインタフェース部２３は、結合データＣＤを受信する（ステップＳ４０１）。
比較器３０は、ユニークＩＤ記憶部２５からユニークＩＤを読み出し、結合データＣＤに含まれるユニークＩＤと比較する（ステップＳ４０２）。
比較器３０は、比較の結果、一致するユニークＩＤがある場合には、当該ユニークＩＤに対応するユニークデータを結合データＣＤから抽出し、バッファ２４に格納する（ステップＳ４０３）。
インタフェース部２３は、並列書込信号ＰＷＳを受信する（ステップＳ４０４）。書き込み回路２７は、バッファ２４に格納されているユニークデータを読み出し、並列書込信号ＰＷＳに応答して、フラッシュメモリ２２のユニークデータ格納部２９に格納する（ステップＳ４０５）。
以上のステップにより、本実施例におけるユニークデータの書き込みが完了する。
このように、本実施例のデータ書き込みシステムでは、実施例１と同様、記憶装置２０－１～２０－ｎの電源をＯＮにした状態で処理を行い、各記憶装置へのユニークデータの格納をパラレルに行うため、記憶装置の電源のＯＮ及び記憶装置へのユニークデータの格納に要する時間が短縮される。このため、短い処理時間で複数の記憶装置にユニークデータの書き込みを行うことが可能となる。
また、本実施例のデータ書き込みシステムでは、記憶装置２０は、自身のユニークＩＤ（すなわち、ユニークＩＤ記憶部２５に記憶されているユニークＩＤ）と一致するユニークＩＤに対応するユニークデータのみをバッファ２４に格納する。従って、結合データＣＤをバッファ２４に格納する場合と比べて、バッファ２４に格納されるデータのデータ量を低減することができる。従って、バッファサイズを小さく抑えることが可能となる。
なお、本発明は上記実施形態に限定されない。例えば、上記実施例では、記憶装置がデータを記憶するメモリとしてフラッシュメモリを有する場合について説明した。しかし、メモリの種類はフラッシュメモリに限られず、記憶装置は不揮発性のメモリを有していれば良い。
また、上記実施例では、ユニークＩＤの一致を条件として結合データＣＤからのユニークデータの検索を行う場合を例として説明した。しかし、ユニークＩＤに対してＣＲＣ（Cyclic Redundancy Check）等のエラー検知符号やＥＣＣ（Error Correction Code）等のエラー訂正符号を付加し、ユニークＩＤ及び符号の一致を条件としてユニークデータを特定する構成としても良い。かかる構成によれば、入力されたユニークＩＤがノイズなどによりビット化けし、ユニークＩＤのみの検索では選択するデータに誤り（例えば、半導体記憶装置間でのデータの重複）が生じうるような場合でも、高精度にユニークデータの特定を行うことが可能となる。
１００ データ書き込みシステム
１０ 書き込み装置
１１ ユニークデータＤＢ
１２ 処理制御部
１３ インタフェース部
２０ 記憶装置
２１ フラッシュコントローラ
２２ フラッシュメモリ
２３ インタフェース部
２４ バッファ
２５ ユニークＩＤ記憶部
２６ ＣＰＵ
２７ 書き込み回路
２８ 読み出し回路
２９ ユニークデータ格納部
３０ 比較器

Claims (5)

  1. 複数の記憶装置及び前記複数の記憶装置にデータを書き込む書込装置が実行するデータ書き込み方法であって、
    前記書込装置において、
    前記複数の記憶装置の各々に対する書き込み対象のデータを保持するステップと、
    前記複数の記憶装置の各々に割り当てられた識別情報を前記複数の記憶装置から取得するステップと、
    前記複数の記憶装置の各々について前記識別情報と前記書き込み対象のデータとを対応付けて結合させた個別書き込みデータを生成し、前記複数の記憶装置のすべてについての前記個別書き込みデータを結合させた結合データを生成するステップと、
    前記結合データを前記複数の記憶装置に送信するステップと、
    前記複数の記憶装置の各々において、
    前記結合データを受信するステップと、
    各々の記憶装置に割り当てられた前記識別情報に基づいて、各々の記憶装置に対応する前記書き込み対象のデータを前記結合データから抽出するステップと、
    前記結合データから抽出した前記書き込み対象のデータを記憶するステップと、
    を含むことを特徴とするデータ書き込み方法。
  2. 前記書込装置において、前記複数の記憶装置に前記書き込み対象のデータを並列に書き込むことを示す書込信号を前記複数の記憶装置に送信するステップと、
    前記複数の記憶装置の各々において、前記書込信号を受信するステップと、
    を含み、
    前記複数の記憶装置の各々において、前記結合データから抽出した前記書き込み対象のデータを記憶するステップでは、前記書込信号に応答して前記書き込み対象のデータを記憶することを特徴とする請求項１に記載のデータ書き込み方法。
  3. 前記複数の記憶装置の各々において、
    受信した前記結合データを一時的にバッファに格納するステップを含み、
    前記識別情報に基づいて当該記憶装置に対応する前記書き込み対象のデータを前記結合データから抽出するステップでは、前記バッファに格納された前記結合データから前記書き込み対象のデータを抽出する、
    ことを特徴とする請求項１又は２に記載のデータ書き込み方法。
  4. 前記複数の記憶装置の各々において、前記識別情報に基づいて当該記憶装置に対応する前記書き込み対象のデータを前記結合データから抽出するステップは、
    当該記憶装置の前記識別情報と、受信した前記結合データに含まれる複数の前記識別情報と、を比較するステップと、
    比較結果に基づいて、前記結合データに含まれる複数の前記書き込み対象のデータのうち、当該記憶装置の前記識別情報と一致する識別情報に対応する前記書き込み対象のデータを抽出するステップと、
    抽出した前記書き込み対象のデータを一時的にバッファに格納するステップと、
    を含むことを特徴とする請求項１又は２に記載のデータ書き込み方法。
  5. データを記憶する記憶装置であって、
    不揮発性メモリと、
    識別情報を記憶する識別情報記憶部と、
    前記不揮発性メモリにデータを書き込む書込回路と、
    前記不揮発性メモリに書き込むデータを一時格納するバッファと、
    複数の記憶装置の各々について識別情報と書き込み対象のデータとを対応付けて結合させた個別書き込みデータを前記複数の記憶装置のすべてについて結合させた結合データと、前記不揮発性メモリへのデータの書き込みを指示する書込信号と、を受信する受信部と、
    前記識別情報記憶部に記憶されている前記識別情報と、前記結合データに含まれる前記複数の記憶装置についての識別情報と、を比較する比較部と、
    を有し、
    前記比較部は、比較結果に基づいて前記結合データから前記記憶装置に対応する書き込み対象のデータを抽出し、
    前記バッファは、前記比較部により抽出された前記書き込み対象のデータを一時格納し、
    前記書込回路は、前記バッファから読み出した前記書き込み対象のデータを、前記書込信号に応答して前記不揮発性メモリに書き込むことを特徴とする記憶装置。
JP2017229044A 2017-11-29 2017-11-29 データ書き込み方法及び記憶装置 Active JP7012520B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017229044A JP7012520B2 (ja) 2017-11-29 2017-11-29 データ書き込み方法及び記憶装置
US16/202,279 US10725703B2 (en) 2017-11-29 2018-11-28 Method for writing data, memory device and data writing system
CN201811443373.0A CN109841249B (zh) 2017-11-29 2018-11-29 数据写入方法和存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017229044A JP7012520B2 (ja) 2017-11-29 2017-11-29 データ書き込み方法及び記憶装置

Publications (2)

Publication Number Publication Date
JP2019101547A JP2019101547A (ja) 2019-06-24
JP7012520B2 true JP7012520B2 (ja) 2022-01-28

Family

ID=66633140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017229044A Active JP7012520B2 (ja) 2017-11-29 2017-11-29 データ書き込み方法及び記憶装置

Country Status (3)

Country Link
US (1) US10725703B2 (ja)
JP (1) JP7012520B2 (ja)
CN (1) CN109841249B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005088495A (ja) 2003-09-19 2005-04-07 Seiko Epson Corp 複数のモードで読み書きが可能な記憶装置
JP2012053579A (ja) 2010-08-31 2012-03-15 Iix Inc 生産管理システム及び生産管理方法
US20120086979A1 (en) 2010-10-08 2012-04-12 Seiko Epson Corporation Storage device, host device, circuit board, liquid container, and system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100472496C (zh) * 2005-03-17 2009-03-25 富士通株式会社 数据传输装置
JP4942990B2 (ja) 2005-12-12 2012-05-30 パナソニック株式会社 半導体記憶装置
US20120221767A1 (en) * 2011-02-28 2012-08-30 Apple Inc. Efficient buffering for a system having non-volatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005088495A (ja) 2003-09-19 2005-04-07 Seiko Epson Corp 複数のモードで読み書きが可能な記憶装置
JP2012053579A (ja) 2010-08-31 2012-03-15 Iix Inc 生産管理システム及び生産管理方法
US20120086979A1 (en) 2010-10-08 2012-04-12 Seiko Epson Corporation Storage device, host device, circuit board, liquid container, and system
JP2012081629A (ja) 2010-10-08 2012-04-26 Seiko Epson Corp 記憶装置、ホスト装置、回路基板、液体容器及びシステム

Also Published As

Publication number Publication date
US20190163402A1 (en) 2019-05-30
CN109841249B (zh) 2024-03-08
US10725703B2 (en) 2020-07-28
JP2019101547A (ja) 2019-06-24
CN109841249A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
CN106297865B (zh) 控制半导体存储器件的控制器及其操作方法
US9785382B2 (en) Method and apparatus for read retry sequence for boot ROM
US9575692B2 (en) Cache control device having fault-tolerant function and method of operating the same
US20080046778A1 (en) Memory controller and semiconductor memory device
US20110246760A1 (en) Electronic device and electronic device system
US20160283319A1 (en) Data storage device and encoding method thereof
CN110597648B (zh) 存储器控制器和包括该存储器控制器的存储器系统
US20170123905A1 (en) Non-volatile memory device and read method thereof
US6957377B2 (en) Marking of and searching for initial defective blocks in semiconductor memory
US11003531B2 (en) Memory system and operating method thereof
US20120096335A1 (en) Data processing method and semiconductor integrated circuit
JP7012520B2 (ja) データ書き込み方法及び記憶装置
JP4936271B2 (ja) 半導体記憶装置
EP2194458A2 (en) Request processing device, request processing system, and access testing method
US10108570B2 (en) Semiconductor device including plurality of function blocks and operating method thereof
US11061764B2 (en) Data storage device and data retrieval method
CN111124742B (zh) Flash数据校验方法及Flash控制器、存储介质、设备
US10296415B2 (en) IC card, portable electronic device, and IC card processing device
US20150012688A1 (en) Computer system and operating method thereof
JP2007013897A (ja) 無線タグ通信装置及び無線タグ通信方法
US10379875B2 (en) Solid state storage device and program loading method thereof
JP6370669B2 (ja) Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置
US20140245101A1 (en) Semiconductor memory
US20190324852A1 (en) Semiconductor integrated circuit, storage device, and error correction method
JP5794965B2 (ja) メモリ検査装置、メモリ検査方法及びメモリ検査プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220118

R150 Certificate of patent or registration of utility model

Ref document number: 7012520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150