CN109841249B - 数据写入方法和存储装置 - Google Patents

数据写入方法和存储装置 Download PDF

Info

Publication number
CN109841249B
CN109841249B CN201811443373.0A CN201811443373A CN109841249B CN 109841249 B CN109841249 B CN 109841249B CN 201811443373 A CN201811443373 A CN 201811443373A CN 109841249 B CN109841249 B CN 109841249B
Authority
CN
China
Prior art keywords
data
storage devices
writing
identification information
unique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811443373.0A
Other languages
English (en)
Other versions
CN109841249A (zh
Inventor
山内索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN109841249A publication Critical patent/CN109841249A/zh
Application granted granted Critical
Publication of CN109841249B publication Critical patent/CN109841249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G06F3/0641—De-duplication techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及数据写入方法和存储装置。提供了能够在短处理时间内在多个存储装置中进行唯一数据的写入的数据写入方法。一种多个存储装置和向多个存储装置写入数据的写入装置执行的数据写入方法，包括：在写入装置中，保持针对多个存储装置的每个的写入对象的数据的步骤；从多个存储装置取得分配给多个存储装置的每个的识别信息的步骤；生成将针对多个存储装置的识别信息与写入对象的数据相对应地结合的结合数据的步骤；将结合数据发送到多个存储装置的步骤；在多个存储装置的每个中，接收结合数据的步骤；基于识别信息从结合数据提取与该存储装置对应的写入对象的数据的步骤；以及存储从结合数据提取的写入对象的数据的步骤。

Description

数据写入方法和存储装置
技术领域
本发明涉及数据写入方法和存储装置。
背景技术
针对半导体存储装置，在装置的装配后并且在制品的出库前进行在该装置中写入固有的数据（以下，称为唯一数据（unique data））的处理。例如，在半导体存储装置的制造过程中，进行写入用于调整制造上的偏差的修整数据的处理。此时，在存在写入对象的多个半导体装置的情况下，进行按每个装置不同的唯一数据的写入。
在针对多个半导体存储装置的修整数据的写入中，为了避免工作的复杂化、错误，提出了具备在各半导体存储装置的内部计算修整值的单元的半导体存储装置（例如，专利文献1）。
另一方面，在写入对象的唯一数据是不能在各半导体存储装置的内部生成的数据的情况下，写入器等写入装置需要在各半导体存储装置中串行地写入数据。例如，写入装置从自身的数据库读出唯一数据，重复多次（即，半导体存储装置的个数量）将读出的唯一数据写入到对应的半导体存储装置的工作，由此，进行向多个半导体装置的唯一数据的写入。
现有技术文献
专利文献
专利文献1：日本特开2007-164865号公报。
发明内容
发明要解决的课题
在上述那样的唯一数据的串行的写入中，由于针对1个1个的半导体存储装置顺序地进行写入工作，所以存在花费与半导体存储装置的数量成比例的长度的处理时间这样的问题。此外，在写入唯一数据时，存在需要使写入对象的半导体存储装置的电源按其每次接通而半导体存储装置的启动所需的时间也与半导体存储装置的数量成比例地增大这样的问题。
本发明鉴于上述问题点而完成，其目的在于，提供能够在短处理时间内在多个存储装置中进行唯一数据的写入的数据写入方法。
用于解决课题的方案
本发明的数据写入方法是多个存储装置和向所述多个存储装置写入数据的写入装置执行的数据写入方法，其特征在于，包括：在所述写入装置中，保持针对所述多个存储装置的每个的写入对象的数据的步骤；从所述多个存储装置取得分配给所述多个存储装置的每个的识别信息的步骤；生成将针对所述多个存储装置的所述识别信息与所述写入对象的数据相对应地结合的结合数据的步骤；将所述结合数据发送到所述多个存储装置的步骤；在所述多个存储装置的每个中，接收所述结合数据的步骤；基于所述识别信息从所述结合数据提取与该存储装置对应的所述写入对象的数据的步骤；以及存储从所述结合数据提取的所述写入对象的数据的步骤。
此外，本发明的存储装置是存储数据的存储装置，其特征在于，具有：非易失性存储器；写入电路，向所述非易失性存储器写入数据；缓冲器，临时储存向所述非易失性存储器写入的数据；接收部，接收使针对多个存储装置的识别信息与写入对象的数据相对应地结合的结合数据、以及指示向所述非易失性存储器的数据的写入的写入信号；以及比较部，将在所述识别信息存储部中存储的所述识别信息与在所述结合数据中包括的针对所述多个存储装置的识别信息进行比较，所述比较部基于比较结果来从所述结合数据提取与所述存储装置对应的写入对象的数据，所述缓冲器临时储存由所述比较部所提取的所述写入对象的数据，所述写入电路响应于所述写入信号而将从所述缓冲器读出的所述写入对象的数据写入到所述非易失性存储器。
发明效果
根据本发明的数据写入方法，能够在短处理时间内在多个存储装置中进行唯一数据的写入。
附图说明
图1是示出实施例1的数据写入系统的结构的框图。
图2是示出实施例1的写入装置和存储装置的结构的框图。
图3A是示意性地示出在唯一数据DB中储存的数据的例子的图。
图3B是示意性地示出结合数据的内容的图。
图4是示意性地示出实施例1的结合数据的发送的图。
图5是示出实施例1的数据写入处理的过程的流程图。
图6是实施例1的存储装置中的数据储存处理的流程图。
图7是示意性地示出比较例的唯一数据的发送的图。
图8是示出比较例的数据写入处理的过程的流程图。
图9是示出实施例2的写入装置和存储装置的结构的框图。
图10是实施例2的存储装置中的数据储存处理的流程图。
具体实施方式
以下，参照附图来说明本发明的实施例。再有，在以下的各实施例中的说明和所附附图中，对实质上相同或等效的部分标注相同的参照符号。
[实施例1]
图1是示出本实施例的数据写入系统的结构的框图。本实施例的数据写入系统100由写入装置10和多个存储装置20-1～20-n（n：2以上的整数）构成。写入装置10和存储装置20-1～20-n经由数据总线DBL而连接。
向存储装置20-1～20-n分配唯一ID来作为用于识别每个的识别信息。例如，向存储装置20-1分配ID-1，向存储装置20-2分配ID-2，向存储装置20-3分配ID-3，向存储装置20-4分配ID-4，向存储装置20-5分配ID-5，向存储装置20-6分配ID-6，向存储装置20-（n-1）分配ID-（n-1），向存储装置20-n分配ID-n。
图2是示出写入装置10和存储装置20-1～20-n之中的一个（称为存储装置20）的结构的框图。
写入装置10例如是向半导体存储装置写入数据的写入器，具有唯一数据DB（数据库）11、处理控制部12和接口部13。
如图3A所示，在唯一DB11中，与各存储装置的唯一ID（ID-1～IDn）相对应地储存与存储装置20-1～20-n的每个对应的固有的数据即唯一数据（UD1～UDn）。唯一数据UD1～UDn是在本实施例的数据写入系统100执行的数据写入处理中成为向存储装置20-1～20-n的写入对象的数据。
此外，在唯一数据DB11中，也与存储装置20-1～20-n以外的其他的存储装置（例如，以与存储装置20-1～20-n不同的机会进行数据的写入的存储装置）的唯一ID（例如，ID-X）相对应地储存该其他的存储装置的唯一数据（例如，UDX）。
当再次参照图2时，处理控制部12进行本实施例的数据写入处理中的各种数据处理和写入装置10的各块的控制。具体而言，处理控制部12基于接口部13从存储装置20-1～20-n所接收的唯一ID来从唯一数据DB11读出对应的唯一数据。
此外，处理控制部12基于所读出的唯一数据来生成结合数据CD。即，处理控制部12取得作为本实施例中的唯一数据的写入对象的存储装置20-1～20-n的唯一ID（ID-1～ID-n），基于所取得的唯一ID从唯一数据DB11检索和提取对应的唯一数据（UD1～UDn），结合唯一ID和唯一数据来生成结合数据CD。
图3B是示意性地示出在结合数据CD中包括的数据内容的例子的图。结合数据CD被构成为结合了多个唯一ID（ID-1～ID-n）和与其对应的唯一数据（UD1～UDn）的1个数据。
当再次参照图2时，处理控制部12生成示出向存储装置20-1～20-n并行地写入唯一数据的并行写入信号PWS。
接口部13从存储装置20-1～20-n经由数据总线DBL接收唯一ID。此外，接口部13经由数据总线DBL将结合数据CD和并行写入信号PWS发送到存储装置20-1～20-n。
如图4所示，从写入装置10向存储装置20-1～20-n经由数据总线DBL供给相同的结合数据CD和并行写入信号PWS。
当再次参照图2时，存储装置20具有闪存控制器21和闪存存储器22。闪存控制器21是控制作为非易失性存储装置的闪存存储器22的控制部。闪存控制器21包括接口部23、缓冲器24、唯一ID存储部25、CPU26、写入电路27和读出电路28。
接口部23接收从写入装置10经由数据总线DBL发送的结合数据CD和并行写入信号PWS。此外，接口部23将在唯一ID存储部25中存储的唯一ID发送到写入装置10。
缓冲器24临时地储存接口部23接收的结合数据CD。唯一ID存储部25存储分配给存储装置20的固有的识别信息即唯一ID。
CPU（Central Processing Unit，中央处理单元）26进行闪存控制器21内的各块的控制。此外，CPU26从唯一ID存储部25读出唯一ID，从在缓冲器中储存的结合数据CD提取与该唯一ID对应的唯一数据，并供给到写入电路27。
写入电路27响应于接口部23接收的并行写入信号PWS而进行向闪存存储器22的数据的写入。读出电路28进行从闪存存储器22的数据的读出。
闪存存储器22具有成为由写入电路27的唯一数据的写入中的写入目的地的唯一数据储存部29。
接着，参照图5的流程图来说明本实施例的数据写入系统中的数据写入处理的处理工作。
首先，写入装置10的接口部13经由数据总线DBL从存储装置20-1～20-n接收唯一ID。处理控制部12取得接口部13接收的存储装置20-1～20-n的唯一ID（步骤S101）。
处理控制部12访问唯一数据DB11，检索与在步骤S101中取得的唯一ID（即，ID-1～ID-n）对应的唯一数据（步骤S102）。
处理控制部12从唯一DB11提取所检索的唯一数据（即，UD1～UDn）（步骤S103）。
处理控制部12结合所提取的唯一数据UD1～UDn和与其对应的唯一ID-1～IDn来生成结合数据CD（步骤S104）。
接口部13根据处理控制部12的控制将结合数据CD并行地发送到存储装置20-1～20-n（步骤S105）。
处理控制部12在完成向全部的存储装置的结合数据CD的发送之后，经由接口部13将示出向存储装置20-1～20-n并行地写入唯一数据的并行写入信号PWS发送到存储装置20-1～20-n（步骤S106）。
存储装置20-1～20-n进行数据储存处理（步骤S107）。
接着，参照图6的流程图来说明存储装置20-1～20-n的每个执行的数据储存处理。
存储装置20-1～20-n的接口部23接收结合数据CD（步骤S201）。缓冲器24临时地储存所接收的结合数据CD（步骤S202）。
存储装置20-1～20-3的CPU26从在缓冲器24中储存的结合数据CD检测与该存储装置的唯一ID（即，在唯一ID存储部25中存储的唯一ID）对应的唯一数据（步骤S203）。
接口部23接收并行写入信号PWS（步骤S204）。写入电路27响应于并行写入信号PWS而将在步骤S203中检测到的唯一数据储存在闪存存储器22的唯一数据储存部29中（步骤S205）。
通过以上的步骤，完成了向存储装置20-1～20-n的唯一数据的写入。
像这样，在本实施例的数据写入系统100中，将结合数据CD并行地发送到存储装置20-1～20-n，在各存储装置中，进行与该存储装置对应的唯一数据的检测和储存。
接着，将与本实施例的数据写入系统100不同、写入装置10不发送结合数据CD而仅发送与各存储装置对应的唯一数据来进行写入的情况下的例子作为比较例，参照图7和图8来说明。
如图7所示，在比较例的数据写入系统中，写入装置10对存储装置20-1～20-n仅发送每个存储装置所固有的唯一数据（UD-1～UD-n）。即，写入装置10分别对存储装置20-1发送唯一数据UD1，对存储装置20-2发送唯一数据UD2，对存储装置20-3发送唯一数据UD3，对存储装置20-4发送唯一数据UD4，对存储装置20-（n-1）发送唯一数据UD（n-1），对存储装置20-n发送唯一数据UDn。
图8是示出比较例的数据写入系统中的数据写入处理的处理工作的流程图。
首先，写入装置10的接口部13经由数据总线DBL从存储装置20-1～20-n接收唯一ID。处理控制部12取得存储装置20-1～20-n的唯一数据UD1～UDn（步骤S301）。
接着，停止从在数据写入系统的外部设置的外部电源（未图示）向存储装置20-1～20-n的电源供给，暂且使存储装置20-1～20-n的全部为电源关断的状态（步骤S302）。
处理控制部12将示出作为唯一数据的写入目的地的存储装置的值m（即，存储装置20-m）设定为m=1（步骤S303）。
处理控制部12从唯一数据DB11检索并提取作为存储装置20-m的唯一ID的ID-m所对应的唯一数据UDm（步骤S304）。
再开始从外部电源向存储装置20-m的电源供给，使存储装置20-m的电源为接通（步骤S305）。
接口部13根据处理控制部12的控制将唯一数据UDm发送到存储装置20-m（步骤S306）。
存储装置20-m将唯一数据UDm储存在存储器中（步骤S307）。
写入装置10的处理控制部12判定到存储装置20-n为止唯一数据的储存是否完成了（即，是否变为m=n）（步骤S308）。
当判定为到存储装置20-n为止唯一数据的储存还未完成时（步骤S308：否），处理控制部12使m的值递增1的量，回到步骤S304（步骤S309）。通过重复步骤S304～309直到m=n为止，从而完成向存储装置20-1～20-n的唯一数据的储存。
在比较例的数据写入系统中，经过以上那样的步骤，完成向存储装置20-1～20-n的唯一数据的写入。
在比较例的数据写入处理中，重复进行上述的步骤S304～309的处理。因此，（1）作为写入对象的存储装置的电源的接通、（2）唯一数据的发送、（3）向存储装置的唯一数据的储存这样的一系列的处理重复进行作为存储装置的数量的n次。
对此，如参照图5说明的那样，在本实施例的数据写入处理中，将结合数据CD并行地发送到各存储装置。结合数据CD与各个唯一数据相比，数据尺寸较大，但是与比较例不同，不需要串行地重复进行数据发送，因此，以总计的数据发送时间不会增大。此外，在本实施例中，在存储装置20-1～20-n的全部为电源接通的状态下进行一系列的处理，因此，不需要如比较例那样使各存储装置的电源按其每次接通。此外，在本实施例中，向各存储装置的唯一数据的储存根据并行写入信号PWS并行地进行，因此，不需要如比较例那样串行地重复进行向各存储装置的唯一数据的储存。
因此，在本实施例的数据写入系统中，存储装置的电源的接通和向存储装置的唯一数据的储存所需的时间缩短，因此，能够在短处理时间内在多个存储装置中进行唯一数据的写入。
[实施例2]
图9是示出本实施例的数据写入系统中的写入装置10和存储装置20-1～20-n之中的一个（称为存储装置20）的结构的框图。
写入装置10具有唯一数据DB11、处理控制部12和接口部13。这些各部分的结构和工作与实施例1相同。
存储装置20具有闪存控制器21和闪存存储器22。闪存控制器21包括接口部23、缓冲器24、唯一ID存储部25、写入电路27和读出电路28。此外，存储装置20具有比较器30。
比较器30将在唯一ID存储部25中存储的唯一ID与从写入装置10发送的结合数据CD（即，接口部23接收的结合ID）中包括的唯一ID进行比较。比较器30在唯一ID一致时从结合数据CD提取与该唯一ID对应的唯一数据，并储存在缓冲器24中。
接着，参照图10的流程图来说明在本实施例的数据写入处理中存储装置20执行的数据储存处理。再有，本实施例的数据写入处理之中的到数据储存处理为止的处理与图5所示的实施例1的处理相同。
存储装置20的接口部23接收结合数据CD（步骤S401）。
比较器30从唯一ID存储部25读出唯一ID，与在结合数据CD中包括的唯一ID进行比较（步骤S402）。
比较器30在比较的结果为存在一致的唯一ID的情况下，从结合数据CD提取与该唯一ID对应的唯一数据，并储存在缓冲器24中（步骤S403）。
接口部23接收并行写入信号PWS（步骤S404）。写入电路27读出在缓冲器24中储存的唯一数据，响应于并行写入信号PWS而储存在闪存存储器22的唯一数据储存部29中（步骤S405）。
通过以上的步骤，完成本实施例中的唯一数据的写入。
像这样，在本实施例的数据写入系统中，与实施例1同样，在使存储装置20-1～20-n的电源为接通的状态下进行处理，并行地进行向各存储装置的唯一数据的储存，因此，存储装置的电源的接通和向存储装置的唯一数据的储存所需的时间缩短。因此，能够在短处理时间内在多个存储装置中进行唯一数据的写入。
此外，在本实施例的数据写入系统中，存储装置20仅将与自身的唯一ID（即，在唯一ID存储部25中存储的唯一ID）一致的唯一ID所对应的唯一数据储存在缓冲器24中。因此，与将结合数据CD储存在缓冲器24中的情况相比，能够减少在缓冲器24中储存的数据的数据量。因此，能够将缓冲器尺寸抑制得较小。
再有，本发明不限定于上述实施方式。例如，在上述实施例中，针对存储装置具有闪存存储器作为存储数据的存储器的情况进行了说明。可是，存储器的种类不限于闪存存储器，存储装置具有非易失性的存储器即可。
此外，在上述实施例中，以将唯一ID的一致作为条件来进行从结合数据CD的唯一数据的检索的情况为例进行了说明。可是，也可以作为如下的结构，即：对唯一ID附加CRC（Cyclic Redundancy Check，循环冗余校验）等错误感测码、ECC（Error Correction Code，纠错码）等纠错码，并且将唯一ID和码的一致作为条件来确定唯一数据。根据这样的结构，即使在所输入的唯一ID由于噪声等而比特改变而仅通过唯一ID的检索可能在选择的数据中产生误差（例如，在半导体存储装置间的数据的重复）的那样的情况下，也能够高精度地进行唯一数据的确定。
附图标记的说明
100 数据写入系统
10 写入装置
11 唯一数据DB
12 处理控制部
13 接口部
20 存储装置
21 闪存控制器
22 闪存存储器
23 接口部
24 缓冲器
25 唯一ID存储部
26 CPU
27 写入电路
28 读出电路
29 唯一数据储存部
30 比较器。

Claims (5)

1.一种数据写入方法，其是多个存储装置和向所述多个存储装置写入数据的写入装置执行的数据写入方法，其特征在于，包括：
在所述写入装置中，
保持针对所述多个存储装置的每个的写入对象的数据的步骤；
从所述多个存储装置取得分配给所述多个存储装置的每个的识别信息的步骤；
生成针对所述多个存储装置的每个将所述识别信息与所述写入对象的数据相对应地结合的个别写入数据、并生成使针对所述多个存储装置的全部的所述个别写入数据进行结合的结合数据的步骤；
将所述结合数据发送到所述多个存储装置的步骤；
在所述多个存储装置的每个中，
接收所述结合数据的步骤；
基于分配给每个存储装置的所述识别信息从所述结合数据提取与每个存储装置对应的所述写入对象的数据的步骤；以及
存储从所述结合数据提取的所述写入对象的数据的步骤。
2.根据权利要求1所述的数据写入方法，其特征在于，包括：
在所述写入装置中将示出向所述多个存储装置并行地写入所述写入对象的数据的写入信号发送到所述多个存储装置的步骤；以及
在所述多个存储装置的每个中接收所述写入信号的步骤，
在所述多个存储装置的每个中存储从所述结合数据所提取的所述写入对象的数据的步骤中，响应于所述写入信号而存储所述写入对象的数据。
3.根据权利要求1或2所述的数据写入方法，其特征在于，包括在所述多个存储装置的每个中将所接收的所述结合数据临时地储存在缓冲器中的步骤，
在基于所述识别信息从所述结合数据提取与该存储装置对应的所述写入对象的数据的步骤中，从在所述缓冲器中储存的所述结合数据提取所述写入对象的数据。
4.根据权利要求1或2所述的数据写入方法，其特征在于，在所述多个存储装置的每个中基于所述识别信息从所述结合数据提取与该存储装置对应的所述写入对象的数据的步骤包括：
将该存储装置的所述识别信息与所接收的所述结合数据中包括的多个所述识别信息进行比较的步骤；
基于比较结果来提取所述结合数据中包括的多个所述写入对象的数据之中的、与该存储装置的所述识别信息一致的识别信息所对应的所述写入对象的数据的步骤；以及
将所提取的所述写入对象的数据临时地储存在缓冲器中的步骤。
5.一种存储装置，其是存储数据的存储装置，其特征在于，具有：
非易失性存储器；
识别信息存储部，存储识别信息；
写入电路，向所述非易失性存储器写入数据；
缓冲器，临时储存向所述非易失性存储器写入的数据；
接收部，接收使针对多个存储装置的每个将识别信息与写入对象的数据相对应地结合的个别写入数据针对所述多个存储装置的全部进行结合的结合数据、以及指示向所述非易失性存储器的数据的写入的写入信号；以及
比较部，将在所述识别信息存储部中存储的所述识别信息与在所述结合数据中包括的针对所述多个存储装置的识别信息进行比较，
所述比较部基于比较结果来从所述结合数据提取与所述存储装置对应的写入对象的数据，
所述缓冲器临时储存由所述比较部所提取的所述写入对象的数据，
所述写入电路响应于所述写入信号而将从所述缓冲器读出的所述写入对象的数据写入到所述非易失性存储器。
CN201811443373.0A 2017-11-29 2018-11-29 数据写入方法和存储装置 Active CN109841249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-229044 2017-11-29
JP2017229044A JP7012520B2 (ja) 2017-11-29 2017-11-29 データ書き込み方法及び記憶装置

Publications (2)

Publication Number Publication Date
CN109841249A CN109841249A (zh) 2019-06-04
CN109841249B true CN109841249B (zh) 2024-03-08

Family

ID=66633140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811443373.0A Active CN109841249B (zh) 2017-11-29 2018-11-29 数据写入方法和存储装置

Country Status (3)

Country Link
US (1) US10725703B2 (zh)
JP (1) JP7012520B2 (zh)
CN (1) CN109841249B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005088495A (ja) * 2003-09-19 2005-04-07 Seiko Epson Corp 複数のモードで読み書きが可能な記憶装置
CN1834947A (zh) * 2005-03-17 2006-09-20 富士通株式会社 数据传输装置
JP2012053579A (ja) * 2010-08-31 2012-03-15 Iix Inc 生産管理システム及び生産管理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4942990B2 (ja) 2005-12-12 2012-05-30 パナソニック株式会社 半導体記憶装置
JP5672927B2 (ja) 2010-10-08 2015-02-18 セイコーエプソン株式会社 記憶装置、ホスト装置、回路基板、液体容器及びシステム
US20120221767A1 (en) * 2011-02-28 2012-08-30 Apple Inc. Efficient buffering for a system having non-volatile memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005088495A (ja) * 2003-09-19 2005-04-07 Seiko Epson Corp 複数のモードで読み書きが可能な記憶装置
CN1834947A (zh) * 2005-03-17 2006-09-20 富士通株式会社 数据传输装置
JP2012053579A (ja) * 2010-08-31 2012-03-15 Iix Inc 生産管理システム及び生産管理方法

Also Published As

Publication number Publication date
US20190163402A1 (en) 2019-05-30
US10725703B2 (en) 2020-07-28
JP7012520B2 (ja) 2022-01-28
JP2019101547A (ja) 2019-06-24
CN109841249A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
CN106297865B (zh) 控制半导体存储器件的控制器及其操作方法
US8086933B2 (en) Semiconductor storage device, method of controlling the same, and error correction system
US10496474B2 (en) Semiconductor storage device and memory system having the same
US7774382B2 (en) Method and apparatus for configuring a control device, and corresponding control device
CN106158038B (zh) 从非易失性存储器读取数据的方法
US20120317463A1 (en) Memory controller
CN111124517B (zh) 嵌入式芯片引导启动方法、装置、计算机设备和存储介质
US20160283319A1 (en) Data storage device and encoding method thereof
US10049007B2 (en) Non-volatile memory device and read method thereof
US10509565B2 (en) Apparatuses, methods, and computer-readable non-transitory recording mediums for erasure in data processing
US6957377B2 (en) Marking of and searching for initial defective blocks in semiconductor memory
CN109841249B (zh) 数据写入方法和存储装置
US20160210063A1 (en) Data writing method and system
US20140289569A1 (en) Semiconductor storage device, controller, and memory system
JP4936271B2 (ja) 半導体記憶装置
CN101261574A (zh) 声音数据处理装置
US11251811B2 (en) Error correction circuit and operating method thereof
CN111124742B (zh) Flash数据校验方法及Flash控制器、存储介质、设备
US7353348B2 (en) Nonvolatile memory and card reader provided with the same
US10296415B2 (en) IC card, portable electronic device, and IC card processing device
CN107808685B (zh) 用于非接触卡类芯片的编程失败自检测电路及自检测方法
CN107017026B (zh) 非易失性存储器装置及其读取方法
JP6499052B2 (ja) Ｉｃカード、ｉｃモジュール、及びプログラム
US10379875B2 (en) Solid state storage device and program loading method thereof
US20070050534A1 (en) A method for supporting unrecognizable flash memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant