CN202205756U - 一种小体积高耐压mosfet - Google Patents
一种小体积高耐压mosfet Download PDFInfo
- Publication number
- CN202205756U CN202205756U CN2011202919883U CN201120291988U CN202205756U CN 202205756 U CN202205756 U CN 202205756U CN 2011202919883 U CN2011202919883 U CN 2011202919883U CN 201120291988 U CN201120291988 U CN 201120291988U CN 202205756 U CN202205756 U CN 202205756U
- Authority
- CN
- China
- Prior art keywords
- mosfet
- high pressure
- small volume
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种小体积高耐压MOSFET,属于半导体器件制造技术领域。包括半导体基板上的有源区(101)和边缘区(102),有源区(101)位于半导体基板的中心区,边缘区(102)环绕在有源区(101)的四周上方,边缘区(102)的下方主扩散结(1)的上方覆盖有SiO2层(6),其特征在于:有源区(101)和边缘区(102)的主扩散结(1)为贯穿半导体基板中心区的PN结平面层,SiO2层(6)外围及边缘区(102)侧面覆盖有钝化层(9)。与现有技术相比,省去高压终止区架构和多个P-降压环,可减小MOSFET的体积40%-70%;取消MOSFET主扩散结弯曲弧度部位,可降低电场强度,提高耐压性能等优点。
Description
技术领域
一种小体积高耐压MOSFET,属于半导体器件制造技术领域。具体涉及一种小体积高耐压的金属氧化物半导体场效应晶体管,即MOSFET。
背景技术
在金属氧化物半导体场效应晶体管(以下简称MOSFET)中,电流流动的期望方向是垂直通过MOSFET,然而如果超过了击穿电压(BVds),则在加衬着器件沟槽拐角的氧化物可能会被击穿,并且在MOSFET中出现不期望的电流流动,而电场强度在主扩散结弯曲弧度部位最大,这使得MOSFET的耐压性能大打折扣。
传统N通道高压MOSFET的高压终止区(Termination)架构一般采用多个降压环的设计如图1所示,利用一个或多个P-扩散结来降低P-主扩散结变曲孤度“2”处的电场强度,因而增加“2”弯曲度的耐压能力而达成的MOSFET管的漏极与源极的高耐压功能,视乎MOSFET管的漏极与源极的耐压应用需求,P-降压环数从2个或2个以上到7个至10个,其所占的范围空间由约100微米到300微米至400微米或以上,由于此降压环所形成的终止区域是围绕在MOSFET管芯片的外周,占去很大的芯片面积比例,因而降低了芯片的面积使用效率,造成晶圆片的浪费及成本的增加。
发明内容
本实用新型要解决的技术问题是:克服现有技术的不足,省去现有技术的高压终止区架构和多个P-降压环,可减小MOSFET的体积40%-70%;取消MOSFET主扩散结弯曲弧度部位,降低其电场强度,提高耐压性能的一种小体积高耐压MOSFET。
本实用新型解决其技术问题所采用的技术方案是:该一种小体积高耐压MOSFET,包括半导体基板上的有源区和边缘区,有源区位于半导体基板的中心区,边缘区环绕在有源区的四周上方,边缘区的下方主扩散结的上方覆盖有SiO2层,其特征在于:有源区和边缘区的主扩散结为贯穿半导体基板的中心区的PN结平面层,SiO2层外围及边缘区侧面覆盖有钝化层。
所述的主扩散结厚度为1-10微米。
所述的MOSFET为N通道或P通道。
与现有技术相比,本实用新型一种小体积高耐压MOSFET所具有的有益效果是:
1、去掉传统架构的终止区域和多个P-降压环,使MOSFET芯片的面积大大缩小,从而提高其面积的有效使用比例。使用本实用新型技术的晶粒,可以把体积缩小40%-70%,大幅度降低成本。
2、取消现有技术MOSFET主扩散结弯曲弧度部位,降低其电场强度,提高耐压性能。主扩散结为一水平面的PN结,其耐压功能比传统的架构大大提高,同等的耐压功能要求,本实用新型的N-Si掺杂浓度可以比传统架构的N-Si掺杂加浓,由此则漏极到源极的内阻也会大大降低,因而消耗会大幅度减少,其所处理的电源转换效率则会相应的提升。
3、MOSFET的切割面经过钝化制程处理,漏极到源极的漏电流也会降至最低。
附图说明
图1是现有技术降压环的N通道MOSFET结构示意图。
图2是现有技术降压环的N通道MOSFET效果晶粒。
图3是本实用新型N通道MOSFET结构示意图。
图4是本实用新型N通道MOSFET钝化层示意图。
图5是本实用新型N通道MOSFET效果晶粒。
其中:1、主扩散结 2、主扩散结的弯曲弧度部位 3、P-扩散降压环 4、划片槽 5、N+区 6、SiO2层 7、N-Si层 8、漏极N+Si层 9、钝化层 10、P-区 101、有源区 102、边缘区。
图3~5是本实用新型一种小体积高耐压MOSFET的最佳实施例,下面结合附图1~5对本实用新型做进一步说明:
具体实施方式
实施例1
参照附图3~5:
如图3所示为本实用新型的一种小体积高耐压N通道MOSFET结构示意图,该小体积高耐压N通道MOSFET,包括有源区101和边缘区102,边缘区的P-区10和N-Si层7之间的是主扩散结1,其向外延伸与相邻的MOSFET的主扩散结相连,形成一条水平分布的一体主扩散结,贯穿整个晶粒;有源区101位于半导体基板的中心区,边缘区102环绕在有源区101的四周上方,边缘区102的下方主扩散结1的上方覆盖有SiO2层6,有源区101和边缘区102的主扩散结1为贯穿半导体基板中心区的PN结平面层,所述的主扩散结1厚度为1-10微米。
图4所示为本实用新型的一种小体积高耐压N通道MOSFET钝化层示意图,SiO2层6外围及边缘区102侧面覆盖有钝化层9。采用本结构的MOSFET从划片槽切割分离后,在切割面要做钝化制程处理,形成钝化层9,与现有技术图1结构相比,主扩散结的弯曲弧度部位2已不存在,P-扩散降压环3已不存在,SiO2层6跨度减小,边缘区102部分跨度也减小。
图5所示为本实用新型N通道MOSFET效果晶粒,与现有技术图2相比,P-扩散降压环3消失,相应的划片槽4内移,漏极N+Si层8和N-Si层7也内移,晶粒体积也缩小。
工作原理与工作过程如下:
本实用新型的主扩散结1为一水平面的PN结,源极、漏极加电压后,电场会均匀分布在源极、漏极之间。MOSFET的切割面经过钝化制程处理,漏极到源极的漏电流也会降至最低。保持原MOSFET电晶体的工作原理及电性功能。
实施例2
采用P通道的MOSFET,将P区与N区互换,其他结构与原理同实施例1。
以上所述,仅是本实用新型的较佳实施例而已,并非是对本实用新型作其它形式的限制,任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型,仍属于本实用新型技术方案的保护范围。
Claims (3)
1.一种小体积高耐压MOSFET,包括半导体基板上的有源区(101)和边缘区(102),有源区(101)位于半导体基板的中心区,边缘区(102)环绕在有源区(101)的四周上方,边缘区(102)的下方主扩散结(1)的上方覆盖有SiO2层(6),其特征在于:有源区(101)和边缘区(102)的主扩散结(1)为贯穿半导体基板中心区的PN结平面层,SiO2层(6)外围及边缘区(102)侧面覆盖有钝化层(9)。
2.根据权利要求1所述的一种小体积高耐压MOSFET,其特征在于:所述的主扩散结(1)厚度为1-10微米。
3.根据权利要求1所述的一种小体积高耐压MOSFET,其特征在于:所述的MOSFET为N通道或P通道。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011202919883U CN202205756U (zh) | 2011-08-12 | 2011-08-12 | 一种小体积高耐压mosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011202919883U CN202205756U (zh) | 2011-08-12 | 2011-08-12 | 一种小体积高耐压mosfet |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202205756U true CN202205756U (zh) | 2012-04-25 |
Family
ID=45969858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011202919883U Expired - Fee Related CN202205756U (zh) | 2011-08-12 | 2011-08-12 | 一种小体积高耐压mosfet |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202205756U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102280485A (zh) * | 2011-08-12 | 2011-12-14 | 淄博美林电子有限公司 | 一种小体积高耐压mosfet |
-
2011
- 2011-08-12 CN CN2011202919883U patent/CN202205756U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102280485A (zh) * | 2011-08-12 | 2011-12-14 | 淄博美林电子有限公司 | 一种小体积高耐压mosfet |
CN102280485B (zh) * | 2011-08-12 | 2013-07-10 | 淄博美林电子有限公司 | 一种小体积高耐压mosfet |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103258847B (zh) | 一种双面场截止带埋层的rb-igbt器件 | |
CN202205747U (zh) | 半导体器件 | |
EP3465761A1 (en) | Electric field shielding in silicon carbide metal-oxide-semiconductor (mos) devices having an optimization layer | |
CN103872137B (zh) | 增强型、耗尽型和电流感应集成vdmos功率器件 | |
CN102214582B (zh) | 用于深槽超结mos器件的终端结构的制作方法 | |
CN102263125A (zh) | 一种横向扩散金属氧化物功率mos器件 | |
CN202205756U (zh) | 一种小体积高耐压mosfet | |
CN202159669U (zh) | 一种小体积高耐压igbt | |
CN102280485B (zh) | 一种小体积高耐压mosfet | |
CN107785427A (zh) | 垂直双扩散金属氧化物半导体器件及其制备方法 | |
CN213184301U (zh) | 一种具有双向esd保护能力的sgt mosfet器件 | |
CN102263128B (zh) | 一种igbt | |
CN108054195A (zh) | 半导体功率器件及其制作方法 | |
CN207967001U (zh) | 一种带沟槽的终端结构 | |
CN103151386A (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
CN203707138U (zh) | Mosfet功率器件的终端结构 | |
CN206628469U (zh) | 一种改善超结mosfet uis能力的版图结构 | |
CN102646709B (zh) | 一种快速超结纵向双扩散金属氧化物半导体管 | |
CN202196782U (zh) | 半导体器件 | |
CN201608184U (zh) | 一种具有改进型终端保护结构的沟槽型功率mos器件 | |
CN102610656B (zh) | 耐高压的结型场效应管 | |
CN113629128A (zh) | 半导体器件 | |
CN205984993U (zh) | 一种垂直型半导体器件的双面终端结构 | |
CN106505092B (zh) | 一种垂直型半导体器件的双面终端结构 | |
CN102214581A (zh) | 用于深槽超结mos器件的终端结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120425 Termination date: 20170812 |