CN213184301U - 一种具有双向esd保护能力的sgt mosfet器件 - Google Patents
一种具有双向esd保护能力的sgt mosfet器件 Download PDFInfo
- Publication number
- CN213184301U CN213184301U CN202022484962.2U CN202022484962U CN213184301U CN 213184301 U CN213184301 U CN 213184301U CN 202022484962 U CN202022484962 U CN 202022484962U CN 213184301 U CN213184301 U CN 213184301U
- Authority
- CN
- China
- Prior art keywords
- region
- type
- lightly doped
- mosfet
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims description 10
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 230000001681 protective effect Effects 0.000 abstract description 8
- 210000003850 cellular structure Anatomy 0.000 abstract 2
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- ASQGEHNNQJZKAU-UHFFFAOYSA-N NPNPNPNPN Chemical compound NPNPNPNPN ASQGEHNNQJZKAU-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开一种具有双向ESD保护能力的SGT MOSFET器件，包括元胞结构，所述元胞结构包括从下至上依次层叠的漏极金属、N+衬底、N型漂移区、源极金属；所述N型漂移区上表面一侧形成沟槽栅极结构，沟槽栅极结构包括从上至下依次设置的N+Poly栅极、P型轻掺杂一区、N型轻掺杂区、P型轻掺杂二区、N型源极接触区。本实用新型在传统的SGT MOSFET结构以及多晶硅多掺杂的纵向MOSFET结构的基础上，实现对功率MOS器件的开关性能和ESD保护性能两种性能的同时改进。
Description
技术领域
本实用新型涉及功率半导体器件技术领域，尤其涉及一种具有双向ESD保护能力的SGT MOSFET器件。
背景技术
在功率器件的发展过程中，功率MOSFET一直扮演着非常重要的地位。功率 MOSFET经历了从横向到纵向、从平面栅到沟槽栅的发展，其中纵向MOSFET的耐压水平、可靠性以及制作工艺等方面都优于横向MOSFET，沟槽栅将沟道从水平变成垂直彻底消除了平面结构寄生JFET电阻的影响，在降低导通电阻的同时使元胞尺寸大大缩小，极大地消除了平面栅MOSFET的弊端，从而使得沟槽纵向MOSFET已经成为功率 MOSFET的主要发展方向。
低压的沟槽纵向MOSFET器件通常被当做电机驱动、同步整流等方面的电压驱动高频开关使用，其工作方式不同于一般电路的工作情况，器件既要防止静电造成栅氧化层的击穿，同时还要防止应用系统产生的过电压施加到功率MOSFET的栅极上，带来功率器件的损坏。因此，功率MOSFET的器件设计，除了要考虑器件的抗雪崩能力之外，还需努力提高功率MOSFET的ESD(Electro-Static Discharge)保护能力；同时由于功率MOSFET在高频电路上的应用，需要较好的开关特性，故其在设计过程中也要进一步关注器件的栅电容，尽可能地减小器件的栅电容以提高器件的开关速度。
在优化功率MOSFET开关特性的发展中，屏蔽栅沟槽MOSFET(Split-Gate TrenchMOSFET，SGT MOSFET)利用屏蔽栅减小了栅极漏极之间的交叠面积从而极大地降低了器件的栅漏电容；同时屏蔽栅可作为埋于体内的体内场板，对漂移区的载流子进行辅助耗尽，有效地提高了器件漂移区的耗尽能力，优化漂移区的电场分布，从而保证在相同击穿电压的前提下SGT MOSFET具有更高的漂移区掺杂浓度，更薄的漂移区厚度，实现更低的比导通电阻。因此SGT MOSFET已经成为了优化功率MOS开关特性中的主要发展方向，其器件结构如图1所示。而对于功率MOSFET的ESD保护则有以下两个方面：一方面是改善外部因素，即改善器件和电路的生产、工作、存储环境和规范；另一方面则是针对器件内部设计，即提高片面ESD保护电路的性能，这方面也是目前提高IC抗ESD性能的主要手段。利用多指条NMOSFET进行抗ESD设计是提高当前 CMOS集成电路抗ESD能力的一个重要方法，但由于该方法主要针对横向MOS器件且采用该方法设计的器件占用面积较大，工艺可操作性以及可控性均不强。
实用新型内容
本实用新型的目的是提供一种具有双向ESD保护能力的SGT MOSFET器件，在传统的SGT MOSFET结构以及多晶硅多掺杂的纵向MOSFET结构的基础上，实现对功率 MOS器件的开关性能和ESD保护性能两种性能的同时改进。
为实现上述目的，采用以下技术方案：
一种具有双向ESD保护能力的SGT MOSFET器件，包括元胞结构，所述元胞结构包括从下至上依次层叠的漏极金属、N+衬底、N型漂移区、源极金属；所述N型漂移区上表面一侧形成沟槽栅极结构，沟槽栅极结构包括从上至下依次设置的N+Poly栅极、 P型轻掺杂一区、N型轻掺杂区、P型轻掺杂二区、N型源极接触区；所述N型漂移区上表面另一侧设有紧邻沟槽栅极结构的P型基区；所述P型基区的上表面设有相互接触的N型重掺杂区和P型重掺杂区，且N型重掺杂区紧邻沟槽栅极结构设置；所述沟槽栅极结构的下表面、侧面以及上表面均设有氧化层，用于隔离N型漂移区、P型基区、 N型重掺杂区以及源极金属。
较佳地，所述P型轻掺杂一区、N型轻掺杂区、P型轻掺杂二区、N型源极接触区的侧面与N型漂移区之间的氧化层的厚度大于N+Poly栅极侧面的氧化层的厚度。
较佳地，所述N型源极接触区与源极金属相连接。
本实用新型中N+Poly栅极、P型轻掺杂一区、N型轻掺杂区、P型轻掺杂二区、N 型源极接触区共同构成沟槽中的对称NPNPN结构，改善屏蔽栅极和漏极之间的影响，进一步降低器件的栅漏电容，改善器件的开关特性，同时利用对称的多晶硅二极管结构增强器件的ESD保护能力。
本实用新型相较于传统屏蔽栅沟槽MOSFET有效地减少了槽栅中的氧化层淀积次数，简化了器件的版图设计步骤，提高了设计效率。
采用上述方案，本实用新型的有益效果是：
本实用新型在传统的SGT MOSFET结构以及多晶硅多掺杂MOSFET结构的基础上，提出了一种具有双向ESD保护能力的SGT MOSFET器件结构，利用沟槽中形成的对称NPNPN结构：一方面减小栅极和漏极之间的交叠从而减小栅漏电容，实现更快的开关速度以及更小的开关损耗；另一方面可利用沟槽中形成的纵向对称的多晶硅二极管结构承受加在氧化层上的电压以及提供新的ESD电流泄放通道，从而有效减小ESD对器件的损害，提高器件的抗ESD能力。
附图说明
图1为现有的屏蔽栅沟槽MOSFET器件的横向截面结构示意图；
图2为本实用新型的横向截面结构示意图；
其中，附图标识说明：
1—N型重掺杂区， 2—P型重掺杂区，
3—P型基区， 4—N型漂移区，
5—N+衬底， 6—漏极金属，
7—源极金属， 8—N+Poly栅极，
9—P型轻掺杂一区， 10—N型轻掺杂区，
11—P型轻掺杂二区， 12—N型源极接触区，
13—氧化层。
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
为了实现对开关性能和ESD保护性能两种性能的同时改进，本实用新型基于传统的SGT MOSFET结构以及多晶硅多掺杂MOSFET结构，提出了一种具有双向ESD保护能力的SGTMOSFET器件，如图2所示。该结构的主要改进在于：将沟槽中的栅极- 介质层-屏蔽栅结构改为纵向多晶硅多种掺杂的对称结构，即在沟槽中形成NPNPN的多晶硅多掺杂结构，通过该纵向对称结构形成的多晶硅二极管来实现器件双向ESD防护。
下面结合附图，详细描述本实用新型的技术方案：
参照图2所示，本实用新型提供一种具有双向ESD保护能力的SGT MOSFET器件，包括元胞结构，所述元胞结构包括从下至上依次层叠的漏极金属6、N+衬底5、N型漂移区4、源极金属7；所述N型漂移区4上表面一侧形成沟槽栅极结构，沟槽栅极结构包括从上至下依次设置的N+Poly栅极8、P型轻掺杂一区9、N型轻掺杂区10、P型轻掺杂二区11、N型源极接触区12；所述N型漂移区4上表面另一侧设有紧邻沟槽栅极结构的P型基区3；所述P型基区3的上表面设有相互接触的N型重掺杂区1和P型重掺杂区2，且N型重掺杂区1紧邻沟槽栅极结构设置，N型重掺杂区1和P型重掺杂区 2的上表面与源极金属7接触；所述沟槽栅极结构的下表面、侧面以及上表面均设有氧化层13，用于隔离N型漂移区4、P型基区3、N型重掺杂区1以及源极金属7。
其中，所述P型轻掺杂一区9、N型轻掺杂区10、P型轻掺杂二区11、N型源极接触区12的侧面与N型漂移区4之间的氧化层13的厚度大于N+Poly栅极侧面的氧化层 13的厚度。所述N型源极接触区12与源极金属7相连接。
本实用新型是基于多指条NMOSFET结构的设计思路，提出了在传统纵向MOSFET 基础上，将多晶硅栅施以不同的掺杂类型形成多晶硅PN结。当发生ESD时，加在氧化层13上的电压由该多晶硅二极管来承受，避免器件发生氧化层13介质击穿；同时器件产生的大电流也可以通过引入的PN结形成的二极管释放从而避免器件的过流熔化或二次击穿，有效地防止了ESD对纵向功率MOS器件造成的损伤。
本实用新型的原理如下：基于传统的SGT MOSFET结构以及多晶硅多掺杂的纵向MOSFET结构，在沟槽中设置纵向对称的多晶硅多掺杂NPNPN结构进一步优化器件的开关特性以及抗ESD能力，其中NPNPN结构中的N型重掺杂区作为poly栅极引出，而最下方的N型源极接触区12则与源极连接。本实用新型提出的具有双向ESD保护能力的SGT MOSFET器件相较于传统SGT MOSFET，增强了对栅极和漏极间的屏蔽效果，极大地减小了器件的栅漏电容，同时由于新结构中槽栅NPNPN多个二极管串联结构形成的较小结电容，使得新结构的源漏电容远远小于传统SGT MOSFET器件的源漏电容，从而有效地改善了器件的开关速度以及开关损耗。同时，槽栅中的NPNPN结构实现的纵向的对称多晶硅二极管结构可以承受加在氧化层13上的大电压，从而避免SGT MOSFET的氧化层13的介质击穿，也可以提供新的通道引出器件内部的大电流从而避免器件的过流熔化或二次击穿，有效地防止ESD带来的损失，使器件免于失效，大大地增强了器件的ESD保护能力；同时由于槽栅内部为纵向对称的NPNPN结构，可以有效地对器件进行双向的ESD防护，进一步增强了器件的可靠性。
综上所述，在传统的屏蔽栅沟槽MOSFET结构以及多晶硅多掺杂的纵向MOSFET 结构的基础上，在沟槽中设置纵向对称的多晶硅多掺杂NPNPN结构实现的具有双向 ESD保护能力的SGT MOSFET器件，在进一步优化器件的栅漏电容，实现更快的开关速度以及更低的开关损耗的同时，也可以提高器件的ESD防护能力，增强器件的可靠性。
以上仅为本实用新型的较佳实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (3)
1.一种具有双向ESD保护能力的SGT MOSFET器件，包括元胞结构，其特征在于，所述元胞结构包括从下至上依次层叠的漏极金属、N+衬底、N型漂移区、源极金属；所述N型漂移区上表面一侧形成沟槽栅极结构，沟槽栅极结构包括从上至下依次设置的N+Poly栅极、P型轻掺杂一区、N型轻掺杂区、P型轻掺杂二区、N型源极接触区；所述N型漂移区上表面另一侧设有紧邻沟槽栅极结构的P型基区；所述P型基区的上表面设有相互接触的N型重掺杂区和P型重掺杂区，且N型重掺杂区紧邻沟槽栅极结构设置；所述沟槽栅极结构的下表面、侧面以及上表面均设有氧化层，用于隔离N型漂移区、P型基区、N型重掺杂区以及源极金属。
2.根据权利要求1所述的具有双向ESD保护能力的SGT MOSFET器件，其特征在于，所述P型轻掺杂一区、N型轻掺杂区、P型轻掺杂二区、N型源极接触区的侧面与N型漂移区之间的氧化层的厚度大于N+Poly栅极侧面的氧化层的厚度。
3.根据权利要求1所述的具有双向ESD保护能力的SGT MOSFET器件，其特征在于，所述N型源极接触区与源极金属相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022484962.2U CN213184301U (zh) | 2020-10-30 | 2020-10-30 | 一种具有双向esd保护能力的sgt mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022484962.2U CN213184301U (zh) | 2020-10-30 | 2020-10-30 | 一种具有双向esd保护能力的sgt mosfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213184301U true CN213184301U (zh) | 2021-05-11 |
Family
ID=75780587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022484962.2U Active CN213184301U (zh) | 2020-10-30 | 2020-10-30 | 一种具有双向esd保护能力的sgt mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213184301U (zh) |
-
2020
- 2020-10-30 CN CN202022484962.2U patent/CN213184301U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109192779B (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| US20220406929A1 (en) | Silicon carbide mosfet device and cell structure thereof | |
| CN108428740B (zh) | 一种具有含虚栅的复合栅结构的igbt芯片 | |
| CN108807505B (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN101752375B (zh) | 一种具有改进型终端保护结构的沟槽型功率mos器件 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN102412297A (zh) | 基于衬底偏压技术的硅基功率器件结构 | |
| CN108231878B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| CN112234095B (zh) | 含有增强元胞设计的功率mosfet器件 | |
| WO2022088925A1 (zh) | 一种npn三明治栅结构的沟槽mosfet器件 | |
| CN114927561B (zh) | 一种碳化硅mosfet器件 | |
| CN110459539A (zh) | 集成esd保护的屏蔽栅沟槽mosfet及制造方法 | |
| CN210805778U (zh) | 一种SiC-MOS器件结构 | |
| CN105993076A (zh) | 一种双向mos型器件及其制造方法 | |
| CN109148566B (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN111933711B (zh) | 一种集成sbd的超结mosfet | |
| CN219286406U (zh) | 高静电防护能力的分离栅mosfet器件 | |
| CN112164721A (zh) | 一种具有双向esd保护能力的sgt mosfet器件 | |
| CN213184301U (zh) | 一种具有双向esd保护能力的sgt mosfet器件 | |
| CN212967710U (zh) | 一种npn三明治栅结构的沟槽mosfet器件 | |
| CN115528090A (zh) | 一种双沟槽SiC MOSFET器件 | |
| US20230006044A1 (en) | Cell structure of silicon carbide mosfet device, and power semiconductor device | |
| CN108461536B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| CN114335170A (zh) | 半导体功率器件 | |
| CN112186028A (zh) | 一种集成npn穿通三极管的屏蔽栅mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 518000 1301, building 3, Chongwen Park, Nanshan Zhiyuan, No. 3370 Liuxian Avenue, Fuguang community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong Patentee after: Shenzhen Weizhao Semiconductor Co.,Ltd. Address before: 518000 1115 Tianliao building, Tianliao Industrial Zone A, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Patentee before: VANGUARD SEMICONDUCTOR CO.,LTD. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: A SGT MOSFET device with bidirectional ESD protection Effective date of registration: 20220825 Granted publication date: 20210511 Pledgee: Shenzhen hi tech investment small loan Co.,Ltd. Pledgor: Shenzhen Weizhao Semiconductor Co.,Ltd. Registration number: Y2022980013597 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20231101 Granted publication date: 20210511 Pledgee: Shenzhen hi tech investment small loan Co.,Ltd. Pledgor: Shenzhen Weizhao Semiconductor Co.,Ltd. Registration number: Y2022980013597 |