CN1997905B - 用于测量负偏置温度不稳定性的系统和方法 - Google Patents

用于测量负偏置温度不稳定性的系统和方法 Download PDF

Info

Publication number
CN1997905B
CN1997905B CN2005800196143A CN200580019614A CN1997905B CN 1997905 B CN1997905 B CN 1997905B CN 2005800196143 A CN2005800196143 A CN 2005800196143A CN 200580019614 A CN200580019614 A CN 200580019614A CN 1997905 B CN1997905 B CN 1997905B
Authority
CN
China
Prior art keywords
mosfet
coupled
ring oscillator
module
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800196143A
Other languages
English (en)
Other versions
CN1997905A (zh
Inventor
铃木信吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Transmeta Inc
Original Assignee
Transmeta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transmeta Inc filed Critical Transmeta Inc
Publication of CN1997905A publication Critical patent/CN1997905A/zh
Application granted granted Critical
Publication of CN1997905B publication Critical patent/CN1997905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

根据本发明一个实施例的集成电路包括耦合到第一环形振荡器模块的第一受测器件(DUT)模块和耦合到第二环形振荡器模块的第二DUT模块。第一DUT模块在第一模式期间被偏置从而生成界面阱。所生成的界面阱造成第一DUT模块的第一驱动电流减少。第二受测器件模块在第一模式期间被偏置以维持参考驱动电流。第一环形振荡器模块的工作频率在第二模式期间是第一驱动电流的函数。第二环形振荡器模块的工作频率在第二模式期间是参考驱动电流的函数。该集成电路还可以包括用于根据第一环形振荡器模块的工作频率和第二环形振荡器模块的工作频率之间的差值来生成输出信号的比较器模块。

Description

用于测量负偏置温度不稳定性的系统和方法 
相关申请的交叉引用
本申请是如下美国专利申请的部分继续申请：申请号10/712,847，现在专利号6,903,564，申请日2003年11月12日，Shingo Suzuki，标题为“A device Age Determination circuit”(器件老化确定电路)；申请号10/672,793，现在专利号6,885,210，申请日2003年9月26日，ShingoSuzuki，标题为“System and Method for Measuring Transistor LeakageCurrent with a Ring Oscillator with Backbias Controls”(用于利用具有反向偏置控制的环形振荡器测量晶体管漏电流的系统和方法)；以及申请号10/124,152，现在专利号6,882,172，申请日2002年4月16日，ShingoSuzuki，标题为“A System and Method for Measuring Transistor LeakageCurrent with a Ring Oscillator”(一种用于利用环形振荡器测量晶体管漏电流的系统和方法)，在此通过引用的方式包含其内容。 
技术领域
本发明涉及一种用于利用环形振荡器测量负偏置温度不稳定性的系统和方法。 
背景技术
常规集成电路受制于大量的可靠性和退化的问题。对于深亚微米(DSM)来说，诸如热载流子注入(HCI)、依赖于时间的电介质击穿(TDDB)、负偏置温度不稳定性(NBTI)等设计问题越来越多地影响集成电路的性能。 
为了提升集成电路的性能，可以改变比如电源电压、工作频率、反向偏置(例如阈值电压)等各种工作参数。然而，在集成电路的性能与寿命之间通常需要权衡。改变工作参数以实现提高的性能通常造成诸如负偏置温度不稳定性(NBTI)之类的应力的增加。如果可以测量集成电路中的NBTI，就可以优化在性能与寿命之间的权衡。 
发明内容
因而，本发明的实施例针对于一种用于测量集成电路、电子器件等中的负偏置温度不稳定性(NBTI)的方法和系统。在一个实施例中，集成电路包括耦合到第一环形振荡器模块的第一受测器件(DUT)模块和耦合到第二环形振荡器模块的第二DUT模块。第一DUT模块在第一模式期间被偏置从而生成界面阱。所生成的界面阱造成第一DUT模块的第一驱动电流的减少。第二受测器件模块在第一模式期间被偏置以维持参考驱动电流。第一环形振荡器模块的工作频率在第二模式期间是第一驱动电流的函数。第二环形振荡器模块的工作频率在第二模式期间是参考驱动电流的函数。该集成电路还可以包括用于根据第一环形振荡器模块的工作频率和第二环形振荡器模块的工作频率之间的差值来生成输出信号的比较器模块。 
在本发明的另一实施例中，一种测量负偏置温度不稳定性的方法包括在正常工作模式期间对第一MOSFET施加应力。在正常工作模式期间维持第二MOSFET作为参考。在测试模式期间启用第一和第二环形振荡器模块。第一环形振荡器模块的工作频率是第一MOSFET的驱动电流的函数。第二环形振荡器模块的工作频率是第二MOSFET的驱动电流的函数。在测试模式期间根据第一环形振荡器模块的工作频率和第二环形振荡器模块的工作频率之间的差值来生成输出信号。 
在又一实施例中，一种用于测量NBIT的系统包括：第一组反相器、第一NAND门、第一MOSFET、第二组反相器、第二NAND门和第二MOSFET。第一组反相器、第一NAND门的第一输入和输出、以及第一MOSFET的源极和漏极串联地耦合以形成第一信号回路。第一NAND门的第二输入接收第一使能信号。第一MOSFET的栅极接收第二使能信号。第二组反相器、第二NAND门的第一输入和输出、以及第二MOSFET的源极和漏极串联地耦合以形成第二信号回路。第 二NAND门的第二输入接收第一使能信号。第二MOSFET的栅极接收第三使能信号。 
本发明的实施例有利地提供一种利用环形振荡器测量NBIT的系统和方法。可以有利地根据NBTI的测量来推测相关联的集成电路、电子器件等的老化。NBTI的测量还可以有利地用来调整器件性能与寿命之间的权衡。 
附图说明
在附图部分的各图中作为例子而非作为限制说明了本发明的实施例，在附图中相似的参考标号指代相似的单元，其中： 
图1示出了根据本发明的一个实施例用于测量集成电路中的负偏置温度不稳定性(NBTI)的系统的框图。 
图2A和图2B示出了根据本发明的一个实施例用于测量负偏置温度不稳定性(NBTI)的系统的示例性实现的框图。 
图3示出了根据本发明的一个实施例测量负偏置温度不稳定性(NBTI)的方法的步骤的流程图。 
具体实施方式
现在将具体地参照本发明的实施例，这些实施例的例子在附图中说明。尽管将结合这些实施例来描述本发明，但是将理解到它们的本意不在于将本发明限制于这些实施例。与之相反，本发明的本意在于涵盖可以包含于如由所附权利要求所限定的本发明范围之内的备选、修改和等效。另外，在本发明的以下具体描述中，阐述了大量特定细节以便提供对本发明的透彻理解。然而应当理解，没有这些特定细节仍然可以实践本发明。在其它实例中，没有具体地描述公知的方法、过程、组件和电路以免不必要地使得本发明的诸多方面变得模糊。 
参照图1，示出了根据本发明的一个实施例用于测量集成电路110中的负偏置温度不稳定性(NBTI)的系统的框图。如图1中所示，用于测量NBTI的系统包括第一环形振荡器模块120、第一受测器件 (DUT)模块130、第二环形振荡器模块140、第二DUT模块150和比较器模块160。第一DUT模块130可以耦合到第一环形振荡器模块120。第二DUT模块150可以耦合到第二环形振荡器模块140。比较器模块160可以耦合到第一环形振荡器模块120和第二环形振荡器模块140，从而可以比较第一环形振荡器模块120和第二环形振荡器模块140的工作频率。 
在第一模式(例如正常工作模式)中，禁用第一环形振荡器模块120和第二环形振荡器模块140，从而不生成相应的振荡器信号。在第一模式期间，可以偏置第一DUT模块130(例如受到应力的模块)，从而生成界面阱。界面阱的生成在第一DUT模块130中造成负偏置温度不稳定性。可以偏置第二DUT模块150(例如参考模块)，从而不生成界面阱。可以理解，NBTI随着时间推移在第一DUT模块130中造成了阈值电压的增加和驱动电流的减少。然而，第二DUT模块150中的阈值电压和驱动电流将保持基本上恒定。 
在第二模式(例如测试模式)中，禁用第一第二环形振荡器模块120和第二环形振荡器模块140。因此，每个环形振荡器模块120、140生成具有如下频率的周期信号，该频率是由对应的DUT模块130、150提供的驱动电流的函数。具体来说，第一环形振荡器模块120生成具有第一工作频率的振荡器信号，该第一工作频率是由第一DUT模块130提供的驱动电流的函数。如前所述，由第一DUT模块130提供的驱动电流将在正常工作模式期间随着时间推移而减少。因此，第一环形振荡器模块120的工作频率将随着时间推移而减少。第二振荡器模块140生成具有第二工作频率的第二振荡器信号，该第二工作频率是由第二DUT模块150提供的驱动电流的函数。如前所述，由第二DUT模块150提供的驱动电流将随着时间推移保持基本上恒定。因此，第二环形振荡器模块140的工作频率将随着时间推移保持基本上恒定。 
在第二模式期间，比较器模块160比较第一环形振荡器模块120和第二环形振荡器模块140的工作频率。比较器模块160的各种实施例在以下公开中进行了描述：美国专利申请号10/712,847，申请日2003 年11月12日，Shingo Suzuki，标题为“A device Age Determination circuit”；美国专利申请号10/672,793，申请日2003年9月26日，Shingo Suzuki，标题为“System and Method for Measuring Transistor Leakage Current with aRing Oscillator with Backbias Controls”；以及美国专利申请号10/124,152，申请日2002年4月16日，Shingo Suzuki，标题为“A System and Method forMeasuring Transistor Leakage Current with a Ring Oscillator”，在此通过引用的方式包含其内容。在一个实施例中，比较器模块160生成如下输出信号，该输出信号是第一工作频率和第二工作频率之间的差值的函数。该信号表示第一DUT模块130中NBTI退化的程度。可以理解，NBTI随着时间推移因集成电路110工作而减少。因此，可以根据由比较器模块160生成的输出信号来推测集成电路110的老化。 
还可以理解，第一和第二工作频率由于在制造集成电路110时的工艺变化而在初始时间(例如在集成电路第一次上电时)并不相等。因而，可以进行第一工作频率和第二工作频率之间的差值的初始测量，而且将该初始测量存储为用于推测集成电路110的老化的偏移。偏移值可以存储于在集成电路10内部或者外部的非易失性存储模块(未示出)中，该非易失性存储模块诸如熔断器组、静态存储器(例如静态ROM、静态RAM、闪存等)等。 
可以理解，比较器模块160是用于测量NBTI的系统中的可选单元。比较器模块160的功能还可以实现在集成电路110外部。另外，虽然本发明的实施例被描述为包含于集成电路110中，但是可以理解，用于测量NBTI的系统可以与各种其它电子器件相结合地使用。 
现在参照图2A和图2B，示出了根据本发明的一个实施例用于测量负偏置热不稳定性(NBTI)的系统的示例性实现的框图。可以理解，由于在P-MOSFET反相层中存在着已知会与氧化物状态相互作用的孔，所以与n-沟道金属氧化物半导体场效应晶体管(N-MOSFET)相比，NBTI退化效应对于p-沟道金属氧化物半导体场效应晶体管(P-MOSFET)来说更为明显。因而，该示例性装置适于测量P-MOSFET中的NBTI。在示例性实现中包括N-MOSFET主要是为了 提供对称性。用于测量NBTI的系统包括第一环形振荡器模块120、第一DUT模块130、第二环形振荡器模块140和第二DUT模块150。 
如图2A中所示，第一环形振荡器模块120包括相互串联地耦合以形成第一信号回路的第一组反相器202-208。第一组反相器202-208中的每个反相器可以具有用于抽取适当扇出电流的耦合于其上的一个或多个负载门210-224。第一环形振荡器模块120还可以包括第一NAND门226，该第一NAND门具有耦合于第一组反相器202-208中的第一反相器与第二反相器之间的第一输入和输出。第一NAND门226的第二输入可以耦合到使能信号(EN)。第一组反向器202-208与第一NAND门226的组合造成了沿着第一信号回路传播的第一振荡器信号的奇数次逻辑状态反相。可以理解，第一组反相器202-208中的给定反相器或者NAND门226还贡献了第一组反相器202-208中前一反相器的扇出电流。 
第一DUT模块130可以包括第一组的一个或多个p-沟道金属氧化物半导体场效应晶体管(P-MOSFET)228、230和/或一个或多个n-沟道金属氧化物半导体场效应晶体管(N-MOSFET)232、234。第一组中的每个P-MOSFET 228、230可以耦合于第一信号回路中，使得它的源极耦合到第一组反相器204、208中对应反相器的输出，而它的漏极耦合到第一组反相器中的下一反相器206或者第一NAND门226。第一组中的每个N-MOSFET 232、234可以耦合于第一信号回路中，使得它的漏极耦合到第一组反相器202、206中对应反相器的输出，而它的源极耦合到第一组反相器204、208中的下一反相器。如果第一DUT模块130包括第一组的P-MOSFET 228、230和N-MOSFET 232、234二者，则P-MOSFET和N-MOSFET可以交替地耦合于第一信号回路中。 
第一DUT模块130还可以包括相互串联地耦合的第二组反相器236、238。第二组反相器中第一反相器236的输入可以耦合到第一电势(例如电源电压)。在第二组反相器中第一反相器236的输出处生成第一DUT使能信号(EN_P1)。第二组反相器中第二反相器238的输 入可以耦合到第二组反相器中第一反相器236的输出。在第二组反相器中第二反相器238的输出处生成第二DUT使能信号(EN_N1)。第一组P-MOSFET 228、230中每个P-MOSFET的栅极可以接收第一DUT使能信号(EN_P1)。第一组N-MOSFET 232、234中每个N-MOSFET的栅极可以接收第二DUT使能信号(EN_N1)。 
如图2B中所示，第二环形振荡器模块140包括相互串联地耦合以形成第二信号回路的第三组反相器252-258。第三组反相器252-258中的每个反相器可以具有用于抽取适当扇出电流的耦合于其上的一个或多个负载门260-274。第二环形振荡器模块140还可以包括第二NAND门276，该第二NAND门具有耦合于第三组反相器252-258中的第一反相器与第二反相器之间的第一输入和输出。第二NAND门276的第二输入可以耦合到使能信号(EN)。第三组反向器252-258与第二NAND门276的组合造成了沿着第二信号回路传播的第二振荡器信号的奇数次逻辑状态反相。可以理解，第三组反相器254-258中的给定反相器或者NAND门276还贡献了第三组反相器252-258中前一反相器的扇出电流。 
第二DUT模块150可以包括第二组的一个或多个P-MOSFET 278、280和/或一个或多个N-MOSFET 282、284。第二组中的每个P-MOSFET278、280可以耦合于第二信号回路中，使得它的源极耦合到第三组反相器254-258中对应反相器的输出，而它的漏极耦合到第三组反相器中的下一反相器256或者第二NAND门276。第二组中的每个N-MOSFET 282、284可以耦合于该信号回路中，使得它的漏极耦合到第三组反相器252、256中对应反相器的输出，而它的源极耦合到第三组反相器254、258中的下一反相器。如果第二DUT模块150包括第一组的P-MOSFET 278、280和N-MOSFET 282、284二者，则P-MOSFET278、280和N-MOSFET 282、284可以交替地耦合于第二信号回路中。 
第二DUT模块150还可以包括相互串联地耦合的第四组反相器286、288。第四组反相器中第一反相器286的输入可以接收使能信号(EN)。在第四组反相器中第一反相器286的输出处生成第三DUT使能信号(EN_P2)。第四组反相器中第二反相器288的输入可以耦合到第四组反相器中第一反相器286的输出。在第四组反相器中第二反相器286的输出处生成第四DUT使能信号(EN_N2)。第二组P-MOSFET278、280中每个P-MOSFET的栅极可以接收第三DUT使能信号(EN_P4)。第二组N-MOSFET 232、234中每个N-MOSFET的栅极可以接收第四DUT使能信号(EN_N2)。 
在第一模式(例如正常工作模式)中，第一环形振荡器模块120不生成第一振荡器信号(VF1)。具体来说，在第一NAND门226的第一输入处接收低状态使能信号(EN)。当第一NAND门226的第一输入为低时，无论第一NAND门226的第二输入的状态如何，第一NAND门226的输出都为高。因此，第一NAND门226在整个第一信号回路中都保持稳态。 
在第一模式中，第一DUT使能信号(EN_P1)为低而第二DUT使能信号(EN_N1)为高。因此，第一DUT模块130中每个N-MOSFET的栅极为高(例如电源电压(VDD))，而每个P-MOSFET的栅极为低(例如接地(VSS))。当第一NAND门226的输出为高时，第一组反相器202-208中的每个反相器将P-MOSFET 228、230中相应P-MOSFET的源极和漏极偏置于高状态(例如电源电压(VDD))。因而，第一组中的P-MOSFET 228、230和/或N-MOSFET 232、234受到应力(例如受到偏置从而在栅极氧化物与硅衬底之间生成界面阱)。由于在第一模式期间的NBTI应力，第一组P-MOSFET 228、230和/或N-MOSFET 232、234的阈值电压增加而驱动电流减少。 
在第一模式中，第三DUT使能信号(EN_P2)为高而第四DUT使能信号(EN_N2)为低。因此，第二DUT模块150中每个N-MOSFET282、284的栅极为低(例如接地(VSS))，而每个P-MOSFET 278、280的栅极为高(例如电源电压(VDD))。当第二NAND栅极276的输出为高时，第二组反相器252-258中的每个反相器将每个P-MOSFET278、280的源极和漏极偏置于低状态(例如接地(VSS))。因而，第三组中的P-MOSFET 278、280和/或N-MOSFET 282、284没有受到应 力，由此提供了用于确定NBTI的参考。 
可以理解，在第一模式中工作的时间周期可以基本上等于相关联的电路、电子器件等工作的时间周期。因而，第一组的P-MOSFET 228、230和/或N-MOSFET 232、234以与集成电路、电子器件等中所使用的P-MOSFET器件和/或N-MOSFET器件基本上相同的速率老化。作为选择，第一组的P-MOSFET 228、230和/或N-MOSFET 232、234可以代表集成电路的最差情况以便进行保守的寿命估计。然而，第三组的P-MOSFET 278、280和/或N-MOSFET 282、284没有受到应力，因此在第一模式期间老化量不明显。 
在第二模式(例如测试模式)中，第一DUT使能信号(EN_P1)为低而第二DUT使能信号(EN_N1)为高。因此，第一DUT模块130的每个N-MOSFET 232、234的栅极为高(例如电源电压(VDD))，而每个P-MOSFET 228、230的栅极为低(例如接地(VSS))。当使能信号(EN)切换到高状态时，第一环形振荡器模块120生成第一振荡器信号(VF1)。如果第一DUT模块130仅包含P-MOSFET，则第一振荡器信号(VF1)的工作频率将是P-MOSFET的驱动电流的函数。如果第一DUT模块130仅包含N-MOSFET，则第一振荡器信号(VF1)的工作频率将是N-MOSFET的驱动电流的函数。如果第一DUT模块130包含N-MOSFET和P-MOSFET二者，则第一振荡器信号(VF1)的工作频率将主要是P-MOSFET的驱动电流的函数，而N-MOSFET对工作频率造成次要影响。根据对正常工作模式的以上描述可以理解，随着时间推移，第一组MOSFET受到应力，造成NBTI，该NBTI将随着时间推移引起驱动电流减少。因而，第一振荡器信号(VF1)的工作频率将随着时间减少。 
在第二模式中，当使能信号切换到高状态时，第三DUT使能信号(EN_P2)切换到低状态，而第四DUT使能信号(EN_N2)切换到高状态。因此，第二DUT模块150的每个N-MOSFET 282、284的栅极为高(例如电源电压(VDD))，而每个P-MOSFET 278、280的栅极为低(例如接地(VSS))。随后，第二环形振荡器模块140生成第二振荡 器信号(VF2)。根据对正常工作模式的上述描述可以理解，第三组MOSFET的驱动电流将随着时间保持基本上恒定。因而，第二振荡器信号(VF2)的工作频率将保持基本上恒定。在实际情况中，它可能由于第三组反相器252、254、256、258和第二NAND门276中的驱动电流下降而并不恒定。然而，“原生”驱动电流下降的速率在第一环形振荡器模块120和第二环形振荡器模块140二者中是相同的。因此，环形振荡器模块120、140的工作频率之间的差值表明了受测器件的老化。 
可以通过确定第一和第二振荡器信号(VF1、VF2)的工作频率之间的差值来测量负偏置温度不稳定性。可以理解，第一和第二振荡器信号(VF1、VF2)的工作频率可以在第一和第二信号回路的任意节点处进行测量。还可以理解，系统中的NBTI将随着时间推移而增加。因此，可以根据对NBTI的测量来推测相关联的集成电路、电子器件等的老化。为了确定集成电路、电子器件等的老化，可以定期地或者响应于测量请求来启动第二模式(例如测试模式)。 
可以理解，第一环形振荡器模块120和第二环形振荡器模块140的工作频率之间的差值可以用来调整器件性能与寿命之间的权衡。可以通过根据第一环形振荡器模块120和第二环形振荡器模块140的工作频率之间的差值(例如器件的老化)来调整各种参数，比如电源电压电平、工作频率、反向偏置(例如阈值电压)、工作温度等，从而调整器件性能与寿命之间的权衡。 
还可以理解，在第一模式中，第一组MOSFET 228-234经受静态NBTI(例如DC应力)，该静态NBTI造成阈值电压和驱动电流参数的相对快速的退化。由DC应力造成的快速退化导致MOSFET 228-234的相对较短的寿命。在第二模式中，第一组和第二组的MOSFET228-234、278-284经受动态NBTI(例如AC应力)。当DC应力定期地中断(例如施加AC应力)时，至少部分地恢复该退化(例如在MOSFET 228-234的导通状态期间生成的界面阱在它们的截止状态期间部分地退火)，而且增加MOSFET 228-234的寿命。因而，在从第一 状态(例如静态NBTI)切换到第二状态(例如动态NBTI)之后不久(例如在数秒或者更短时间之内)测量NBTI可以使得能够确定静态NBTI的程度。在第二状态期间持续测量可以使得能够确定从NBTI退化中恢复的量和速率。 
现在参照图3，示出了根据本发明的一个实施例测量负偏置温度不稳定性(NBTI)的方法的步骤的流程图。如图3中所示，测量NBTI的方法包括正常工作模式和测试模式。在正常工作模式中，在310禁用第一和第二环形振荡器模块。在一个实施例中，对应第一和第二环形振荡器模块的第一和第二NAND门在对应的第一输入处接收使能信号。NAND门的对应第二输入和对应输出串联地耦合于对应的环形振荡器模块的反馈回路中。在正常工作模式中，使能信号在第一状态(例如低电压电平)，因此每个NAND栅极的输出在第二状态(例如高电压电平)。当NAND门的输出保持于第二状态时，第一和第二环形振荡器模块不生成振荡器信号。 
在320，耦合到第一环形振荡器模块的第一DUT模块在正常工作模式期间可以被偏置从而在栅极氧化物与衬底之间生成界面阱。界面阱的生成造成第一DUT模块中的驱动电流随着时间推移而减少。 
在330，耦合到第二环形振荡器模块的第二DUT模块可以在正常操作模式期间被维持作为参考。因而，第一DUT模式中的驱动电流随着时间推移保持基本上恒定。 
在340，在测试模式期间可以禁用第一和第二环形振荡器模块。第一和第二环形振荡器模块的工作频率分别是耦合于其上的对应DUT模块的驱动电流的函数。在一个实现方式中，使能信号可以切换到第二状态(例如高电压电平)，因此每个NAND门的输出在第一状态(例如低电压电平)。当NAND门的输出保持于第一状态时，第一和第二环形振荡器模块生成具有如下工作频率的振荡器信号，该工作频率是对应驱动电流的函数。 
在350，可以在测试模式期间比较第一和第二环形振荡器模块的工作频率。作为比较的结果，可以生成表明NBTI效应的信号。可以 理解，然后可以根据比较结果来推测集成电路的老化。 
在360，可以在一个或多个条件之下进入测试模式。在一个实现方式中，可以定期地或者响应于测量请求来启动测试模式。可以理解，测试模式的时间周期与正常工作模式相比应当可以忽略。 
因而，本发明的实施例提供一种利用环形振荡器测量负偏置温度不稳定性的系统和方法。可以有利地根据对NBTI的测量来推测相关联的集成电路、电子器件等的老化。对NBTI的测量还可以有利地用来调整器件性能与寿命之间的权衡。 
广而言之，本文公开了以下内容。根据本发明一个实施例的集成电路包括耦合到第一环形振荡器模块的第一受测器件(DUT)模块和耦合到第二环形振荡器模块的第二DUT模块。第一DUT模块在第一模式期间被偏置从而生成界面阱。所生成的界面阱造成第一DUT模块的第一驱动电流减少。第二受测器件模块在第一模式期间被偏置以维持参考驱动电流。第一环形振荡器模块的工作频率在第二模式期间是第一驱动电流的函数。第二环形振荡器模块的工作频率在第二模式期间是参考驱动电流的函数。该集成电路还可以包括用于根据第一环形振荡器模块的工作频率和第二环形振荡器模块的工作频率之间的差值来生成输出信号的比较器模块。 
已经出于说明和描述的目的提供了对本发明的特定实施例的以上描述。它们的本意并不在于穷举或者将本发明限制为公开的精确形式，而且根据以上启示，可以进行很多修改和变更。选择和描述了实施例以便最佳地说明本发明的原理及其实际应用，由此使得本领域技术人员能够通过适合于所构思的特定用途的各种修改来最佳地运用本发明和各种实施例。其本意在于，本发明的范围将由所附权利要求及其等效形式来限定。 

Claims (29)

1.一种集成电路，包括：
第一受测器件模块，操作为在第一模式期间被偏置，其中所生成的界面阱造成第一驱动电流减少；
第二受测器件模块，操作为在所述第一模式期间被偏置以维持参考驱动电流；
第一环形振荡器模块，耦合到所述第一受测器件模块，操作为在第二模式期间生成第一振荡器信号，其中所述第一振荡器信号的工作频率是所述第一驱动电流的函数；以及
第二环形振荡器模块，耦合到所述第二受测器件模块，操作为在第二模式期间生成第二振荡器信号，其中所述第二振荡器信号的工作频率是所述参考驱动电流的函数。
2.根据权利要求1所述的集成电路，还包括：
比较器模块，耦合到所述第一环形振荡器模块并且还耦合到所述第二环形振荡器模块，其中所述比较器操作为根据所述第一振荡器信号的所述工作频率与所述第二振荡器信号的所述工作频率之间的差值来生成输出信号。
3.根据权利要求1所述的集成电路，其中所述第一受测器件模块包括p-沟道金属氧化物半导体场效应晶体管，并且其中所述第二受测器件模块包括p-沟道金属氧化物半导体场效应晶体管。
4.根据权利要求1所述的集成电路，其中所述第一受测器件模块包括n-沟道金属氧化物半导体场效应晶体管，并且其中所述第二受测器件模块包括n-沟道金属氧化物半导体场效应晶体管。
5.根据权利要求1所述的集成电路，其中所述第一受测器件模块包括p-沟道金属氧化物半导体场效应晶体管和n-沟道金属氧化物半导体场效应晶体管，并且其中所述第二受测器件模块包括p-沟道金属氧化物半导体场效应晶体管和n-沟道金属氧化物半导体场效应晶体管。
6.根据权利要求1所述的集成电路，其中所述第一受测器件模块串联地耦合于所述第一环形振荡器模块的反馈回路中，并且其中所述第二受测器件模块串联地耦合于所述第二环形振荡器模块的反馈回路中。
7.一种测量负偏置温度不稳定性的方法，包括：
在正常工作模式期间对第一MOSFET施加应力；
在所述正常工作模式期间维持第二MOSFET作为参考；
启用第一环形振荡器模块，其中所述第一环形振荡器模块的第一工作频率在测试模式期间是所述第一MOSFET的驱动电流的函数；
启用第二环形振荡器模块，其中所述第二环形振荡器模块的第二工作频率在所述测试模式期间是所述第二MOSFET的驱动电流的函数；以及
在所述测试模式期间根据所述第一工作频率与所述第二工作频率之间的差值来生成输出信号。
8.根据权利要求7所述的方法，其中所述施加应力包括将所述第一MOSFET偏置，其中在栅极氧化物与衬底之间生成界面阱。
9.根据权利要求8所述的方法，其中所述界面阱造成所述第一MOSFET的阈值电压增加。
10.根据权利要求8所述的方法，其中所述界面阱造成所述第一MOSFET的驱动电流减少。
11.根据权利要求7所述的方法，其中所述第二MOSFET的阈值电压维持为基本上恒定。
12.根据权利要求7所述的方法，其中所述第二MOSFET的驱动电流维持为基本上恒定。
13.根据权利要求7所述的方法，还包括：
在所述正常工作模式期间禁用所述第一环形振荡器模块；以及
在所述正常工作模式期间禁用所述第二环形振荡器模块。
14.根据权利要求7所述的方法，还包括：根据所述输出信号来确定负偏置温度不稳定性退化的量。
15.根据权利要求14所述的方法，还包括：根据所述输出信号来确定负偏置温度不稳定性恢复的量。
16.根据权利要求15所述的方法，还包括：根据所述输出信号来确定负偏置温度不稳定性恢复的速率。
17.根据权利要求14所述的方法，还包括：根据所述输出信号来推测集成电路的老化。
18.根据权利要求7所述的方法，还包括：在预定时间从所述正常工作模式切换到所述测试模式。
19.根据权利要求7所述的方法，还包括：在收到测试模式请求时从所述正常工作模式切换到所述测试模式。
20.根据权利要求7所述的方法，还包括：在生成所述输出信号之后从所述测试模式切换到所述正常工作模式。
21.根据权利要求7所述的方法，其中所述测试模式的时间周期与所述正常工作模式的时间周期相比可以忽略。
22.根据权利要求7所述的方法，其中所述正常工作模式的时间周期基本上等于集成电路的工作模式的时间周期。
23.根据权利要求7所述的方法，还包括：
在所述测试模式期间根据所述第一环形振荡器模块的初始工作频率与所述第二环形振荡器模块的初始工作频率之间的差值来确定偏移；以及
根据所述输出信号和所述偏移来确定负偏置温度不稳定性退化的量。
24.根据权利要求7所述的方法，还包括：根据所述输出信号来调整集成电路的工作参数。
25.一种用于测量负偏置温度不稳定性的系统，包括：
第一组反相器，串联地耦合以形成第一信号回路；
第一NAND门，包括耦合到第一使能信号的第一输入并且还包括串联地耦合于所述第一信号回路中的第二输入和输出；
第一MOSFET，包括串联地耦合于所述第一信号回路中的源极和漏极并且还包括耦合于第二使能信号的栅极；
第二组反相器，串联地耦合以形成第二信号回路；
第二NAND门，包括耦合到所述第一使能信号的第一输入并且还包括串联地耦合于所述第二信号回路中的第二输入和输出；以及
第二MOSFET，包括串联地耦合于所述第二信号回路中的源极和漏极并且还包括耦合于第三使能信号的栅极。
26.根据权利要求25所述的系统，其中所述第一MOSFET和所述第二MOSFET是p-沟道MOSFET。
27.根据权利要求25所述的系统，其中所述第一MOSFET和所述第二MOSFET是n-沟道MOSFET。
28.根据权利要求25所述的系统，还包括：
第三MOSFET，包括串联地耦合于所述第一信号回路中的源极和漏极并且还包括耦合到第四使能信号的栅极；以及
第四MOSFET，包括串联地耦合于所述第二信号回路中的源极和漏极并且还包括耦合到第五使能信号的栅极。
29.根据权利要求28所述的系统，其中所述第一MOSFET和第二MOSFET是p-沟道MOSFET并且其中所述第三MOSFET和所述第四MOSFET是n-沟道MOSFET。
CN2005800196143A 2004-06-16 2005-06-14 用于测量负偏置温度不稳定性的系统和方法 Active CN1997905B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/870,752 2004-06-16
US10/870,752 US7126365B2 (en) 2002-04-16 2004-06-16 System and method for measuring negative bias thermal instability with a ring oscillator
PCT/US2005/022584 WO2006002400A1 (en) 2004-06-16 2005-06-14 System and method for measuring negative bias thermal instability

Publications (2)

Publication Number Publication Date
CN1997905A CN1997905A (zh) 2007-07-11
CN1997905B true CN1997905B (zh) 2010-12-01

Family

ID=35044698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800196143A Active CN1997905B (zh) 2004-06-16 2005-06-14 用于测量负偏置温度不稳定性的系统和方法

Country Status (5)

Country Link
US (1) US7126365B2 (zh)
JP (1) JP4974886B2 (zh)
CN (1) CN1997905B (zh)
TW (1) TWI370904B (zh)
WO (1) WO2006002400A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212022B2 (en) * 2002-04-16 2007-05-01 Transmeta Corporation System and method for measuring time dependent dielectric breakdown with a ring oscillator
US7315178B1 (en) * 2002-04-16 2008-01-01 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US7330080B1 (en) 2004-11-04 2008-02-12 Transmeta Corporation Ring based impedance control of an output driver
US7642866B1 (en) 2005-12-30 2010-01-05 Robert Masleid Circuits, systems and methods relating to a dynamic dual domino ring oscillator
US7414485B1 (en) 2005-12-30 2008-08-19 Transmeta Corporation Circuits, systems and methods relating to dynamic ring oscillators
US7495519B2 (en) * 2007-04-30 2009-02-24 International Business Machines Corporation System and method for monitoring reliability of a digital system
US7759962B2 (en) * 2008-10-16 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methodology for bias temperature instability test
CN102073004B (zh) * 2009-11-25 2013-07-10 北京大学 测试半导体器件可靠性的方法
CN101915625B (zh) * 2010-07-14 2012-07-25 北京北大众志微系统科技有限责任公司 温度传感器
US8587383B2 (en) 2011-12-07 2013-11-19 International Business Machines Corporation Measuring bias temperature instability induced ring oscillator frequency degradation
CN102495352B (zh) * 2011-12-27 2014-06-11 复旦大学 一种集成电路应力退化的多功能测试电路和测试方法
CN102590735B (zh) * 2012-02-16 2014-10-29 复旦大学 一种集成电路可靠性测试电路与测试方法
CN103513173B (zh) * 2012-06-29 2016-04-20 复旦大学 基于压控振荡器的bti测试装置及其测试方法
US9823990B2 (en) 2012-09-05 2017-11-21 Nvidia Corporation System and process for accounting for aging effects in a computing device
CN103792475B (zh) * 2012-11-02 2016-08-03 中芯国际集成电路制造(上海)有限公司 负偏压温度不稳定性检测电路及其检测方法
US9939883B2 (en) 2012-12-27 2018-04-10 Nvidia Corporation Supply-voltage control for device power management
US9083323B2 (en) * 2013-02-11 2015-07-14 Qualcomm Incorporated Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry
US9602083B2 (en) 2013-07-03 2017-03-21 Nvidia Corporation Clock generation circuit that tracks critical path across process, voltage and temperature variation
US9766649B2 (en) 2013-07-22 2017-09-19 Nvidia Corporation Closed loop dynamic voltage and frequency scaling
US10103719B2 (en) 2013-07-22 2018-10-16 Nvidia Corporation Integrated voltage regulator with in-built process, temperature and aging compensation
CN103439644B (zh) * 2013-08-13 2015-09-23 哈尔滨工业大学 一种SRAM-based FPGA退化测试系统
US9857409B2 (en) 2013-08-27 2018-01-02 Synopsys, Inc. Negative bias thermal instability stress testing of transistors
US20150277393A1 (en) * 2014-04-01 2015-10-01 Qualcomm Incorporated Integrated circuit dynamic de-aging
US9817059B2 (en) * 2014-06-24 2017-11-14 Synopsys, Inc. Evaluation of thermal instability stress testing
CN105353288B (zh) * 2014-08-19 2018-07-27 龙芯中科技术有限公司 晶体管工艺波动检测系统和检测方法
US10247769B2 (en) * 2015-09-02 2019-04-02 International Business Machines Corporation Measuring individual device degradation in CMOS circuits
WO2020125506A1 (en) 2018-12-21 2020-06-25 Huawei Technologies Co., Ltd. Complementary ring oscillators to monitor in-situ stress within integrated circuits
US11099224B2 (en) * 2019-05-24 2021-08-24 Marvell Israel (M.I.S.L) Ltd. Method and circuitry for semiconductor device performance characterization
CN110672943B (zh) * 2019-09-26 2022-11-08 宁波大学 基于电压比较器的老化检测传感器
CN111812485A (zh) * 2020-06-10 2020-10-23 西安电子科技大学 一种集成电路老化失效预警方法及电路
CN112444732B (zh) * 2020-11-10 2023-05-05 海光信息技术股份有限公司 一种芯片老化状态监测电路、方法、芯片及服务器
CN112212992B (zh) * 2020-12-03 2021-03-02 南京邮电大学 一种低功耗低电压数字温度传感器
CN113253088B (zh) * 2021-06-25 2021-09-28 上海瞻芯电子科技有限公司 晶体管栅氧测试装置及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476632B1 (en) * 2000-06-22 2002-11-05 International Business Machines Corporation Ring oscillator design for MOSFET device reliability investigations and its use for in-line monitoring
US20030189465A1 (en) * 2002-04-09 2003-10-09 International Business Machines Corporation System and method for measuring circuit performance degradation due to PFET negative bias temperature instability (NBTI)
EP1398639A2 (en) * 2002-09-13 2004-03-17 Chartered Semiconductor Manufacturing Pte Ltd. Test structures for on-chip real-time reliability testing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266890A (en) * 1992-06-26 1993-11-30 Unisys Corporation Test wafer for diagnosing flaws in an integrated circuit fabrication process that cause A-C defects
JPH0778856A (ja) * 1993-06-30 1995-03-20 Hitachi Ltd 半導体装置
US5811983A (en) * 1996-09-03 1998-09-22 Integrated Device Technology, Inc. Test ring oscillator
US5963043A (en) * 1997-09-17 1999-10-05 International Business Machines Corporation Method and apparatus for characterized parasitic capacitance between integrated-circuit interconnects
US6862548B1 (en) * 2001-10-30 2005-03-01 Xilinx, Inc. Methods and circuits for measuring clock skew on programmable logic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476632B1 (en) * 2000-06-22 2002-11-05 International Business Machines Corporation Ring oscillator design for MOSFET device reliability investigations and its use for in-line monitoring
US20030189465A1 (en) * 2002-04-09 2003-10-09 International Business Machines Corporation System and method for measuring circuit performance degradation due to PFET negative bias temperature instability (NBTI)
EP1398639A2 (en) * 2002-09-13 2004-03-17 Chartered Semiconductor Manufacturing Pte Ltd. Test structures for on-chip real-time reliability testing

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Hakan Oner等.A Compact Monitoring Circuit for Real-time On-chipDiagnosis of Hot-Carrier Induced Degradation.Proc. IEEE 1997 Int. Conference on Microelectronic Test Structures 10.1997,(10),72-76.
Hakan Oner等.A Compact Monitoring Circuit for Real-time On-chipDiagnosis of Hot-Carrier Induced Degradation.Proc. IEEE 1997 Int. Conference on Microelectronic Test Structures 10.1997,(10),72-76. *
Vijay Reddy等.Impact of Negative Bias Temperature Instability onDigital Circuit Reliability.40th Annual International Reliability Physics Symposium.2002,40全文. *

Also Published As

Publication number Publication date
US7126365B2 (en) 2006-10-24
WO2006002400A1 (en) 2006-01-05
JP4974886B2 (ja) 2012-07-11
CN1997905A (zh) 2007-07-11
US20050212543A1 (en) 2005-09-29
TW200604540A (en) 2006-02-01
JP2008503882A (ja) 2008-02-07
TWI370904B (en) 2012-08-21

Similar Documents

Publication Publication Date Title
CN1997905B (zh) 用于测量负偏置温度不稳定性的系统和方法
US7456628B2 (en) System and method for measuring negative bias thermal instability with a ring oscillator
CN1997906B (zh) 用于测量依赖于时间的电介质击穿的系统和方法
US8692571B2 (en) Apparatus and method for measuring degradation of CMOS VLSI elements
US10514417B2 (en) IC degradation management circuit, system and method
US6242937B1 (en) Hot carrier measuring circuit
US7944267B2 (en) Leakage current detection circuit and leakage current comparison circuit
US10429434B2 (en) On-chip reliability monitor and method
US20110050270A1 (en) Circuit, system, and method for degradation detection
JP2013113643A (ja) 発振回路およびテスト回路
CN109752636B (zh) 用于监测温度不稳定性的测试电路
US6842078B2 (en) Ring oscillator with variable loading
KR20040014153A (ko) 반도체 집적 회로
US7847623B2 (en) Device and method for power switch monitoring
US11789064B1 (en) Decoupling BTI and HCI mechanism in ring oscillator
KR20190074679A (ko) 모니터링 회로를 구비하는 반도체 장치
KR100596790B1 (ko) 고전압 발생기
KR20090077262A (ko) 반도체 장치의 테스트 회로
KR20000007309A (ko) 반도체 장치의 기판 바이어스 전압 발생 회로
KR20090003654A (ko) 반도체 메모리 소자
KR20050118330A (ko) 반도체 메모리 장치에서의 차아지 펌핑회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1101086

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: KNOWLEDGE VENTURE CAPITAL ROMPLAST-14 O., LTD

Free format text: FORMER OWNER: TRANSMETA LIMITED LIABILITY COMPANY

Effective date: 20090911

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090911

Address after: Nevada

Applicant after: Transmeta Corp.

Address before: American California

Applicant before: Qualcomm limited liability company

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1101086

Country of ref document: HK