CN1997906B - 用于测量依赖于时间的电介质击穿的系统和方法 - Google Patents

用于测量依赖于时间的电介质击穿的系统和方法 Download PDF

Info

Publication number
CN1997906B
CN1997906B CN200580019615.8A CN200580019615A CN1997906B CN 1997906 B CN1997906 B CN 1997906B CN 200580019615 A CN200580019615 A CN 200580019615A CN 1997906 B CN1997906 B CN 1997906B
Authority
CN
China
Prior art keywords
coupled
mosfet
grid
ring oscillator
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580019615.8A
Other languages
English (en)
Other versions
CN1997906A (zh
Inventor
铃木信吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Transmeta Inc
Original Assignee
Transmeta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transmeta Inc filed Critical Transmeta Inc
Publication of CN1997906A publication Critical patent/CN1997906A/zh
Application granted granted Critical
Publication of CN1997906B publication Critical patent/CN1997906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

公开了根据一个实施例的集成电路，其包括耦合到第一环形振荡器模块的第一受测器件(DUT)模块和耦合到第二环形振荡器模块的第二DUT模块。在第一模式期间对第一DUT的电介质层施加应力，从而在第一电介质层中引起依赖于时间的电介质击穿。维持第二DUT的电介质层作为参考。在第二模式期间，第一环形振荡器模块的操作频率是受到应力的电介质层的栅极漏电流的函数。在第二模式期间，第二环形振荡器模块的操作频率是参考电介质层的栅极漏电流的函数。该集成电路还可以包括比较器模块，其用于根据第一环形振荡器模块的操作频率与第二环形振荡器模块的操作频率之间的差值生成输出信号。

Description

用于测量依赖于时间的电介质击穿的系统和方法
相关申请的交叉引用
本发明是由Shingo Suzuki在2003年11月12日提交的标题为“Adevice Age Determination circuit(一种器件老化确定电路)”的美国专利申请No.10/712,847，由Shingo Suzuki在2003年9月26日提交的标题为“System and Method for Measuring Transistor Leakage Current witha Ring Oscillator with Backbias Controls(用于利用具有反向偏置控制的环形振荡器测量晶体管漏电流的系统和方法)”的美国专利申请No.10/672,793，以及由Shingo Suzuki等人在2002年4月16日提交的标题为“A System and Method for Measuring Transistor Leakage Current with aRing Oscillator(一种用于利用环形振荡器测量晶体管漏电流的系统和方法)”的美国专利申请No.10/124,152的部分继续，在此通过引用的方式包含其内容。
技术领域
本发明涉及一种利用环形振荡器测量依赖于时间的电介质击穿的系统和方法。
背景技术
传统的集成电路会经历各种可靠性和性能问题。对于深亚微米(DSM)设计，诸如热载流子注入(HCT)、依赖于时间的电介质击穿(TDDB)、负偏置热不稳定性(NBTI)等问题越来越多地影响集成电路的性能。
为了提高集成电路的性能和可靠性，可以调节诸如电源电压、操作频率、反向偏置(例如，阈值电压)等各种操作参数。然而，通常在集成电路的性能与寿命之间存在折衷考虑。调节操作参数以获得提高的性能通常导致诸如依赖于时间的电介质击穿(TDDB)之类的应力增加。如果可以测量集成电路中的TDDB，则可以更精确地平衡在性能与寿命之间的折衷。
发明内容
因此，本发明的实施例针对一种用于测量在集成电路、电子器件等等中的依赖于时间的电介质击穿(TDDB)的方法和系统。在一个实施例中，集成电路包括耦合到第一环形振荡器模块的第一受测器件(DUT)模块和耦合到第二环形振荡器模块的第二DUT模块。在第一模式期间对第一DUT的电介质层施加应力，从而在第一电介质层中引起依赖于时间的电介质击穿。维持第二DUT的电介质层作为参考。在第二模式期间，第一环形振荡器模块的操作频率是受到应力的电介质层的栅极漏电流的函数。在第二模式期间，第二环形振荡器模块的操作频率是参考电介质层的栅极漏电流的函数。该集成电路还可以包括比较器模块，其用于根据第一环形振荡器模块的操作频率与第二环形振荡器模块的操作频率之间的差值生成输出信号。
在本发明的另一实施例中，一种测量依赖于时间的电介质击穿的方法包括在正常操作模式期间对第一DUT模块的第一电介质层施加应力。在正常操作模式期间维持第二DUT模块的第二电介质层作为参考。在测试模式期间耦合第一电介质层作为到第一环形振荡器模块的第一栅极漏电流源。在测试模式期间耦合第二电介质层作为到第二环形振荡器模块的第二栅极漏电流源。在测试模式期间根据第一环形振荡器模块的操作频率与第二环形振荡器模块的操作频率之间的差值生成输出信号。
在又一实施例中，一种用于测量依赖于时间的电介质击穿的系统包括第一差分放大器、使能开关、一组反相器和MOSFET。该组反相器串联地耦合在反馈回路中该差分放大器的输出与第一输入之间。该MOSFET具有以栅极-栅极氧化物-源极-漏极结构排列的栅极、栅极氧化物、源极和漏极。在正常操作模式期间(例如当环形振荡器模块被禁用时)，该MOSFET的栅极氧化物经受依赖于时间的电介质击穿。在测试模式期间(例如，当环形振荡器模块被启用时)，耦合栅极-栅极氧化物-源极-漏极结构作为到该差分放大器的第一输入的第一栅极漏电流源。
本发明的实施例有利地提供了一种利用环形振荡器测量依赖于时间的电介质击穿的系统和方法。可以有利地根据对依赖于时间的电介质击穿的测量来推断相关联的集成电路、电子器件等的老化。还可以有利地利用对依赖于时间的电介质击穿的测量来调节器件性能与寿命之间的折衷考虑。
附图说明
本发明的实施例是通过示例的方式而不是限制的方式在附图的各图中进行说明的，并且在附图中类似的参考数字表示相似的单元，并且其中：
图1示出了根据本发明的一个实施例的用于测量集成电路中的依赖于时间的电介质击穿(TDDB)的系统的框图。
图2A和图2B示出了根据本发明的一个实施例的用于测量依赖于时间的电介质击穿(TDDB)的系统的示例性实现的框图。
图2C和图2D示出了根据本发明的另一实施例的用于测量依赖于时间的电介质击穿(TDDB)的系统的示例性实现的框图。
图3示出了根据本发明的一个实施例的测量依赖于时间的电介质击穿(TDDB)的方法的步骤的流程图。
具体实施方式
现在详细参考本发明的实施例，在附图中说明了本发明的实施例的示例。当结合这些实施例描述本发明时，应该理解其并非旨在将本发明限制为这些实施例。相反，本发明旨在涵盖可以包括在所附权利要求书所限定的本发明范围之内的各种备选、修改和等价。此外，在本发明的以下详细描述中，为了提供对本发明的全面理解而阐述了众多的特定细节。然而，应该理解可以在不具有这些特定细节的情况下实施本发明。在其他实例中，为了防止不必要地使得本发明的各方面变得模糊，没有详细描述公知的方法、程序、元件和电路。
参考图1，示出了根据本发明的一个实施例的用于测量集成电路110中的依赖于时间的电介质击穿(TDDB)的系统的框图。如在图1中描述的，用于测量TDDB的系统包括第一环形振荡器模块120、第一受测器件(DUT)模块130、第二环形振荡器模块140、第二DUT模块150和比较器模块160。第一DUT模块130可以耦合到第一环形振荡器模块120。第二DUT模块150可以耦合到第二环形振荡器模块140。比较器模块160可以耦合到第一环形振荡器模块120和第二环形振荡器模块140，从而可以比较第一环形振荡器模块120和第二环形振荡器模块140的操作频率。
在第一模式(例如，正常操作模式)中，第一环形振荡器模块120和第二环形振荡器模块140被禁用，从而不生成相应的振荡器信号。在第一状态期间，可对第一DUT模块130(例如，受到应力的模块)进行偏置，从而可以对电介质层(例如，金属氧化物半导体场效应晶体管的栅极氧化物)施加应力。对第一DUT模块130的电介质层施加应力引起依赖于时间的电介质击穿(TDDB)。可以对第二DUT模块150(例如，参考模块)进行偏置，从而不对栅极绝缘体施加应力。在延长的时间周期上，第二DUT模块150的电介质层因为没有应力而不会经受TDDB。应该明白，TDDB导致第一DUT模块130的电介质层上的漏电流增大。因此，对于施加到DUT模块130、150的固定电压，第一DUT模块130的漏电流将随着时间而增大。第二DUT模块150的漏电流将保持基本恒定。
在第二模式(例如，测试模式)中，第一环形振荡器模块120和第二环形振荡器模块140被启用。因此，每个环形振荡器模块120、140都生成周期信号，该周期信号的频率是由对应的DUT模块130、150提供的栅极漏电流的函数。更具体地，第一环形振荡器模块120生成具有第一操作频率的振荡器信号，该第一操作频率是由第一DUT模块130提供的栅极漏电流的函数。如上所述，在正常操作模式期间，由第一DUT模块130提供的栅极漏电流将随着时间而增大。因此，第一环形振荡器模块120的操作频率将随着时间而增大。第二环形振荡器模块140生成具有第二操作频率的振荡器信号，该第二操作频率是由第二DUT模块150提供的栅极漏电流的函数。如上所述，由第二DUT模块150提供的栅极漏电流将随着时间保持基本恒定。因此，第二环形振荡器模块140的操作频率将随着时间保持基本恒定。
在第二模式期间，比较器160比较第一环形振荡器模块120与第二环形振荡器模块140的操作频率。在下述公开中描述了比较器160的各种实施例：由Shingo Suzuki在2003年11月12日提交的标题为“A device Age Determination circuit(一种器件老化确定电路)”的美国专利申请No.10/712,847，由Shingo Suzuki在2003年9月26日提交的标题为“System and Method for Measuring Transistor LeakageCurrent with a Ring Oscillator with Backbias Controls(用于利用具有反向偏置控制的环形振荡器测量晶体管漏电流的系统和方法)”的美国专利申请No.10/672,793，以及由Shingo Suzuki等人在2002年4月16日提交的标题为“A System and Method for Measuring Transistor LeakageCurrent with a Ring Oscillator(一种用于利用环形振荡器测量晶体管漏电流的系统和方法)”的美国专利申请No.10/124,152，在此通过引用的方式包含其内容。在一种实现中，比较器160生成输出信号，该输出信号是第一操作频率与第二操作频率之间的差值的函数。该信号表明了第一DUT模块130中的TDDB的程度。随着时间的推移，TDDB因集成电路110的操作而增加。因此，应该明白可以根据比较器160生成的输出信号来推断集成电路110的老化。
还应该明白，由于在制造集成电路110时的工艺变化，第一操作频率和第二操作频率在初始时(例如，当第一次给集成电路加电时)可以是不相等的。因此，可以进行对第一操作频率与第二操作频率之间的差值的初始测量，并且将其存储为用于推断集成电路110的老化的偏移。该偏移值可以存储在集成电路110内部的或外部的非易失性存储模块(未示出)中，该非易失性存储模块诸如一组熔断器，静态存储器(例如，静态ROM、静态RAM、闪存等)，等等。
应该明白比较器模块160是用于测量TDDB的系统的可选单元。作为替代，可以通过集成电路110的核心电路来实现比较器模块160。可以在集成电路110的外部实现比较器160的功能。尽管本发明的实施例被描述为包括在集成电路110中，但是应该明白可以结合各种其他电子器件而使用该用于测量TDDB的系统。
现在参考图2A、图2B、图2C和图2D，示出了根据本发明的一个实施例的用于测量依赖于时间的电介质击穿(TDDB)的系统的示例性实现的框图。如图2A和图2B所述，用于测量n沟道金属氧化物半导体场效应晶体管(N-MOSFET)中的TDDB的系统包括第一环形振荡器模块120、第一DUT模块130、第二环形振荡器模块140和第二DUT模块150。
第一环形振荡器模块120包括第一差分放大器202和第一组反相器204-212。第一组反相器204-212包括奇数个反相器。第一组反相器级204-212彼此串联地耦合，并且形成从第一差分放大器202的输出到第一差分放大器202的输入的反馈回路。第一环形振荡器120还可以包括第一NAND门214，其具有与第一组反相器204-212串联地耦合的第一输入和输出。第一NAND门214的第二输入可以耦合到使能信号(EN)。第一DUT模块130包括第一p沟道金属氧化物半导体场效应晶体管(P-MOSFET)216、第一N-MOSFET 218和第二N-MOSFET 220。第一P-MOSFET 216包括耦合到反相器之一212的输出的栅极，以及耦合到第一电势(VDD)(例如，电源电压)的源极。第一N-MOSFET 218包括耦合到第二电势(VSS)(例如，接地)的源极和漏极。第二N-MOSFET220包括耦合到第二电势(VSS)的源极和栅极，以及耦合到第一N-MOSFET 218的栅极和第一P-MOSFET 216的漏极的漏极。第二N-MOSFET 220的漏极、第一N-MOSFET 218的栅极以及第一P-MOSFET 216的漏极耦合到第一差分放大器202的第一输入。第一差分放大器202的第二输入耦合到参考电压(VREF)。
第二环形振荡器模块140包括第二差分放大器222和第二组反相器224-232。第二组反相器级224-232包括奇数个反相器。第二组反相器级254-262彼此串联地耦合，并且形成从第二差分放大器222的输出到第二差分放大器222的输入的反馈回路。第二环形振荡器140还可以包括第二NAND门234，其具有与反相器224-232串联地连接的第一输入和输出。第二NAND门234的第二输入耦合到使能信号(EN)。第二DUT模块150包括第二P-MOSFET 236、第三N-MOSFET 238和第四N-MOSFET 240。第二P-MOSFET 236包括耦合到反相器之一232的输出的栅极，和耦合到第一电势(VDD)的源极。第三N-MOSFET 238包括耦合到第二电势(VSS)的源极和漏极。第四N-MOSFET 240包括耦合到第二电势(VSS)的源极，耦合到使能信号的补信号(EN’)的栅极，以及耦合到第三N-MOSFET 238的栅极和第二P-MOSFET 236的漏极的漏极。第二P-MOSFET 236的漏极、第三N-MOSFET 238的栅极以及第四N-MOSFET 240的漏极耦合到第二差分放大器222的第一输入。第二差分放大器222的第二输入耦合到参考电压(VREF)。
在第一模式(例如，正常操作模式)中，第一环形振荡器模块120不生成第一振荡器信号(VF1)。更具体地，在第一NAND门214的第一输入处接收低状态的使能信号(EN)。当第一NAND门214的第一输入为低时，无论第一NAND门214的第二输入的状态如何第一NAND门214的输出都为高。当第一NAND门214的输出为高时，第一P-MOSFET 216的栅极为低，并且从而在第一N-MOSFET 218(例如，受到应力的N-MOSFET)的栅极处的电势基本等于第一电势(VDD)。在第一N-MOSFET 218(例如，受到应力的N-MOSFET)的源极和漏极处的电势处于第二电势(VSS)的电平。第二N-MOSFET 220的栅极和源极基本处于第二电势(VSS)的电平，并且从而使得第二N-MOSFET 220截止(例如，其源极和漏极之间不导电)。因此，第一N-MOSFET 218被偏置，从而对第一N-MOSFET 218的栅极氧化物施加应力。
在第一模式中，第二环形振荡器模块140不生成第一振荡器信号(VF2)。更具体地，在第二NAND门234的第一输入处接收低状态的使能信号(EN)。当第二NAND门234的第一输入为低时，无论第二NAND门234的第二输入的状态如何，第二NAND门234的输出都为高。当第二NAND门234的输出为高时，第二P-MOSFET 236的栅极为高，并且从而第二P-MOSFET 236在其源极与漏极之间不导电(例如，高阻抗)。第四N-MOSFET 240的栅极接收使能信号的补信号(EN’)(例如，高状态)，并且源极基本处于第二电势(VSS)的电平。因此，第四N-MOSFET 240被导通，并且将第三N-MOSFET 238(例如，参考N-MOSFET)的栅极基本偏置在第二电势(VSS)的电平。在第三N-MOSFET 238(例如，参考N-MOS)的源极和漏极处的电势也处于第二电势(VSS)的电平。因此，第三N-MOSFET 238被偏置，从而第三N-MOSFET 238(例如，参考)的栅极氧化物不受到应力。
应该明白，在正常操作模式中的操作时间周期可以基本等于相关联的集成电路、电子器件等进行操作的时间周期。因此，第一N-MOSFET218以与集成电路、电子器件等等中使用的N-MOSFET器件基本相同的速率老化。作为替代，第一N-MOSFET 218可以代表集成电路的最坏情况，以便进行保守的寿命估计。然而，第三N-MOSFET 238不受到应力，并且从而在正常操作模式期间不会有明显的老化。
在第二模式(例如，测试模式)中，第一N-MOSFET 218被偏置，从而第一N-MOSFET 218的栅极-栅极氧化物-源极-漏极结构充当耦合到第一差分放大器202的第一输入的栅极漏电流源。第一NAND门214在其第一输入处接收高状态的使能信号(EN)，其导致第一环形振荡器模块120生成第一振荡器信号(VF1)。第一振荡器信号(VF1)的操作频率将是第一N-MOSFET 218的栅极-源极-漏极漏电流的函数。根据对正常操作模式的以上描述，应该明白对第一N-MOSFET 218施加应力会导致TDDB，其将引起第一N-MOSFET 218的栅极漏电流增大。因此，第一振荡器信号(VF1)的操作频率将随着时间增大。
在第二模式中，第三N-MOSFET 238被偏置，从而第三N-MOSFET238的栅极-栅极氧化物-源极-漏极结构充当耦合到第二差分放大器222的输入的栅极漏电流源。第二NAND门234接收高状态的使能信号(EN)，其导致第二环形振荡器模块140生成第二振荡器信号(VF2)。第二振荡器信号(VF2)的操作频率将是第三N-MOSFET 238的栅极-源极-漏极漏电流的函数。根据对正常操作模式的以上描述，应该明白第三N-MOSFET 238不受到应力，并且从而第三N-MOSFET 238的栅极-源极-漏极漏电流保持基本恒定。因此，第二振荡器信号(VF2)的操作频率将随着时间保持基本恒定。
应该明白，测试模式的时间周期与正常操作模式相比应该是可忽略的。还应该明白，第一振荡器信号(VF1)的操作频率和第二振荡器信号(VF2)的操作频率可以在对应的第一环形振荡器模块120和第二环形振荡器模块140中的任意节点处进行测量。第一振荡器信号(VF1)的操作频率与第二振荡器信号(VF2)的操作频率之间的差值表明了第一N-MOSFET 218和第三N-MOSFET 238的老化。因此，可以估计利用N-MOSFET实现的集成电路、电子器件等等的老化。
如在图2C和图2D中描述的，一种用于测量p沟道金属氧化物半导体场效应晶体管(P-MOSFET)中的TDDB的系统包括第三环形振荡器模块、第三DUT模块、第四环形振荡器模块和第四DUT模块。第三环形振荡器模块包括第三差分放大器242和第三组反相器244-252。第三组反相器244-252包括奇数个反相器。第三组反相器244-252彼此串联地耦合，并且形成从第三差分放大器242的输出到第三差分放大器242的输入的反馈回路。第三环形振荡器还可以包括第三NAND门254，其具有与第三组反相器244-252串联地耦合的第一输入和输出。第三NAND门254的第二输入耦合到使能信号(EN)。
第三DUT模块包括第五N-MOSFET 256、第三P-MOSFET 258和第四P-MOSFET 260。第五N-MOSFET 256包括耦合到反相器之一252的输出的栅极，以及耦合到第二电势(VSS)的源极。第三P-MOSFET 258包括耦合到第一电势(VDD)的源极和漏极。第四P-MOSFET 260包括耦合到第一电势(VDD)的源极和栅极，以及耦合到第三P-MOSFET 258的栅极和第五N-MOSFET 256的漏极的漏极。第四P-MOSFET 260的漏极、第三P-MOSFET 258的栅极和第五N-MOSFET 256的漏极耦合到第三差分放大器242的第一输入。第三差分放大器242的第二输入耦合到参考电压(VREF)。
第四环形振荡器模块包括第四差分放大器262和第四组反相器264-272。第四组反相器264-272包括奇数个反相器。第四组反相器264-272彼此串联地耦合，并且形成从第四差分放大器262的输出到第四差分放大器262的输入的反馈回路。第四环形振荡器还可以包括第四NAND门274，其具有与第四组反相器264-272串联地耦合的第一输入和输出。第四NAND门274的第二输入耦合到使能信号(EN)。
第四DUT模块包括第六N-MOSFET 276、第五P-MOSFET 278和第六P-MOSFET 280。第六N-MOSFET 276包括耦合到反相器之一272的输出的栅极，以及耦合到第二电势(VSS)的源极。第五P-MOSFET 278包括耦合到第一电势(VDD)的源极和漏极。第六P-MOSFET 280包括耦合到第一电势(VDD)的源极，耦合到使能信号(EN)的栅极，以及耦合到第五P-MOSFET 278的栅极和第六N-MOSFET 276的漏极的漏极。第六N-MOSFET 276的漏极、第五P-MOSFET 278的栅极和第六P-MOSFET 280的漏极耦合到第四差分放大器262的第一输入。第四差分放大器262的第二输入耦合到参考电压(VREF)。
在第一模式(例如，正常操作模式)中，第三环形振荡器模块不生成第三振荡器信号(VF3)。更具体地，在第三NAND门254的第一输入处接收低状态的使能信号(EN)。当第三NAND门254的第一输入为低时，无论第三NAND门254的第二输入的状态如何第三NAND门254的输出都为高。当第三NAND门254的输出为高时，第五P-MOSFET 256的栅极为高，并且从而在第三P-MOSFET 258(例如，受到应力的P-MOSFET)的栅极处的电势基本等于第二电势(VSS)。在第三P-MOSFET 258(例如，受到应力的P-MOSFET)的源极和漏极处的电势处于第一电势(VDD)的电平。第四N-MOSFET 260的栅极和源极基本处于第一电势(VDD)的电平，并且从而使得第四N-MOSFET 260截止(例如，其源极和漏极之间不导电)。因此，第三P-MOSFET 258(例如，受到应力的P-MOSFET)被偏置，从而对第三P-MOSFET 258的栅极氧化物施加应力。
在第一模式中，第四环形振荡器模块不生成第四振荡器信号(VF4)。更具体地，在第四NAND门274的第一输入处接收低状态的使能信号(EN)。当第四NAND门274的第一输入为低时，无论第四NAND门274的第二输入的状态如何第四NAND门274的输出都为高。当第四NAND门274的输出为高时，第六N-MOSFET 276的栅极为低，并且从而第六N-MOSFET 276在其源极与漏极之间不导电(例如，高阻抗)。第六P-MOSFET 280的栅极接收使能信号(EN)(例如，高状态)，并且从而源极基本处于第一电势(VDD)的电平。因此，第六P-MOSFET 280被导通，并且将第五P-MOSFET 278(例如，参考P-MOSFET)的栅极基本偏置在第一电势(VDD)的电平。在第五P-MOSFET 278(例如，参考P-MOSFET)的源极和漏极处的电势处于第一电势(VDD)的电平。因此，第五P-MOSFET 278被偏置，从而第五P-MOSFET 278的栅极氧化物不受到应力。
应该明白，在正常操作模式中的操作时间周期可以基本等于相关联的集成电路、电子器件等进行操作的时间周期。因此，第三P-MOSFET258以与集成电路、电子器件等等中使用的P-MOSFET器件基本相同的速率老化。作为替代，第一N-MOSFET 218可以代表集成电路的最坏情况，以便进行保守的寿命估计。然而，第五P-MOSFET 278不受到应力，并且从而在正常操作模式期间不会有明显的老化。
在第二模式(例如，测试模式)中，第三P-MOSFET 258被偏置，从而第三P-MOSFET 258的栅极-栅极氧化物-源极-漏极结构充当耦合到第三差分放大器242的第一输入的栅极漏电流源。第三NAND门254在其第一输入处接收高状态的使能信号(EN)，其导致第三环形振荡器模块生成第三振荡器信号(VF3)。第三振荡器信号(VF3)的操作频率是第三P-MOSFET 258的栅极-源极-漏极漏电流的函数。应该明白，在正常操作模式期间对第三P-MOSFET 258施加应力，从而导致TDDB，其将引起第三P-MOSFET 258的栅极漏电流增大。因此，第三振荡器信号(VF3)的操作频率将随着时间增大。
在第二模式中，第五P-MOSFET 278被偏置，从而第五P-MOSFET278的栅极-栅极氧化物-源极-漏极结构充当耦合到第四差分放大器272的第一输入的栅极漏电流源。第四NAND门274在其第一输入处接收高状态的使能信号(EN)，其导致第四环形振荡器模块生成第四振荡器信号(VF4)。第四振荡器信号(VF2)的操作频率将是第五P-MOSFET 278的栅极-源极-漏极漏电流的函数。应该明白第五P-MOSFET 278不受到应力，并且从而第五P-MOSFET 278的栅极-源极-漏极漏电流保持基本恒定。因此，第四振荡器信号(VF4)的操作频率将随着时间保持基本恒定。
第三振荡器信号(VF3)与第四振荡器信号(VF4)的操作频率之间的差值表明了第三P-MOSFET的老化。因此，还可以估计利用P-MOSFET实现的集成电路、电子器件等等的老化。应该明白，测试模式的时间周期与正常操作模式相比应该是可忽略的。为了确定集成电路、电子器件等等的老化，可以周期性地或者响应于测量请求而初始化测试模式。还应该明白，第三振荡器信号(VF3)和第四振荡器信号(VF4)的操作频率可以在对应的第三环形振荡器模块和第四环形振荡器模块的任意节点处进行测量。
可以将如图2A和图2B所述的用于测量N-MOSFET中的TDD的系统与如图2C和图2D所述的用于测量P-MOSFET中的TDDB的系统结合以测量利用N-MOSFET和P-MOSFET实现的集成电路、电子器件等等(例如，CMOS电路)中的TDDB。
还应该明白多个环形振荡器模块的操作频率之间的差值(例如，器件的老化)可被用来调节器件性能与寿命之间的折衷。可以通过响应于第一环形振荡器模块120的操作频率与第二环形振荡器模块140的操作频率之间的差值(例如，器件的老化)调节诸如电源电压电平、操作频率、反向偏置(例如，阈值电压)、操作温度等各种参数，来调节器件性能与寿命之间的折衷。
现在参考图3，示出了根据本发明的一个实施例的测量依赖于时间的电介质击穿(TDDB)的方法的步骤的流程图。如图3所述，测量TDDB的方法包括正常操作模式和测试模式。在310处，在正常操作模式中，第一环形振荡器模块和第二环形振荡器模块可能被禁用。在一种实现中，对应第一环形振荡器模块和第二环形振荡器模块的第一NAND门和第二NAND门在对应的第一输入处接收使能信号。NAND门的对应第二输入和对应输出串联地耦合在对应的环形振荡器模块的反馈回路中。在正常操作模式中，使能信号处在第一状态(例如，低电平)，并且从而每个NAND门的输出处于第二状态(例如，高电平)。当NAND门的输出保持在第二状态时，第一环形振荡器模块和第二环形振荡器模块不生成振荡器信号。
在320处，在正常操作模式期间，可以对耦合到第一环形振荡器模块的第一DUT模块的第一电介质层施加应力。对第一电介质层施加应力导致依赖于时间的电介质击穿，其增大了与第一电介质层相关联的栅极漏电流。在一种实现中，在第一MOSFET的栅极氧化物层上施加电压电势。在第一示例中，将电源电压电平施加到第一N-MOSFET器件的栅极，而源极和漏极接地。在第二示例中，第一P-MOSFET器件的栅极接地，而将电源电压电平施加到源极和漏极。
在330处，在正常操作模式期间，可以维持耦合到第二环形振荡器模块的第二DUT模块的第二电介质层作为参考。在没有应力的情况下，与第二电介质层相关联的栅极漏电流保持基本恒定。在一种实现中，不在第二MOSFET的栅极氧化物层上施加电压电势。在第一示例中，第二N-MOSFET器件的栅极、源极和漏极接地。在第二示例中，将电源电压施加到第二P-MOSFET器件的栅极、源极和漏极。
在340处，在测试模式期间，可以耦合第一DUT模块的第一电介质层作为到第一环形振荡器的栅极漏电流源。在一种实现中，第一MOSFET耦合在第一环形振荡器模块的反馈回路中。在第一示例中，第一N-MOSFET器件的栅极耦合到反馈回路，而源极和漏极接地。在第二示例中，第一P-MOSFET器件的栅极耦合到反馈回路，而源极和漏极耦合到电源电压。
在350处，在测试模式期间，可以耦合第二DUT模块的第二电介质层作为到第二环形振荡器的栅极漏电流源。在一种实现中，第二MOSFET耦合在第二环形振荡器模块的反馈回路中。在第一示例中，第二N-MOSFET器件的栅极耦合到反馈回路，而源极和漏极接地。在第二示例中，第二P-MOSFET器件的栅极耦合到反馈回路，而源极和漏极耦合到电源电压。
在360处，在测试模式期间可以启用第一环形振荡器模块和第二环形振荡器模块。第一环形振荡器模块和第二环形振荡器模块的操作频率均是耦合到环形振荡器模块的对应栅极漏电流的函数。在一种实现中，将使能信号切换到第二状态(例如，高电压电平)，并且从而每个NAND门的输出处于第一状态(例如，低电压电平)。当NAND门的输出保持在第一状态时，第一环形振荡器模块和第二环形振荡器模块生成具有如下操作频率的振荡器信号，该操作频率是对应的栅极漏电流源的函数。
在370处，在测试模式期间可以比较第一环形振荡器模块和第二环形振荡器模块的操作频率。作为比较的结果，可以生成表明TDDB效应的信号。应该明白，于是可以根据比较结果来推断集成电路的老化。
在380处，可以基于一个或多个条件来进入测试模式。在一种实现中，可以周期性地或者响应于测试请求而初始化测试模式。应该明白测试模式的时间周期与正常操作模式相比应该是可忽略的。
因此，本发明的实施例提供了利用环形振荡器测量依赖于时间的电介质击穿的系统和方法。可以有利地根据对依赖于时间的电介质击穿的测量来推断相关联的集成电路、电子器件等等的老化。还可以有利地利用对依赖于时间的电介质击穿的测量来调节器件性能与寿命之间的折衷。
概括地说，本说明书讨论了以下内容。公开了根据一个实施例的集成电路，其包括耦合到第一环形振荡器模块的第一受测器件(DUT)模块和耦合到第二环形振荡器模块的第二DUT模块。在第一模式期间对第一DUT的电介质层施加应力，从而在第一电介质层中引起依赖于时间的电介质击穿。维持第二DUT的电介质层作为参考。在第二模式期间，第一环形振荡器模块的操作频率是受到应力的电介质层的栅极漏电流的函数。在第二模式期间，第二环形振荡器模块的操作频率是参考电介质层的栅极漏电流的函数。该集成电路还可以包括比较器模块，其用于根据第一环形振荡器模块的操作频率与第二环形振荡器模块的操作频率之间的差值生成输出信号。
出于说明和描述的目的，已经提出了上述对本发明的特定实施例的描述。其并非旨在穷举或者将本发明限制为所公开的精确形式，并且显然可以根据上述启示进行很多修改和变更。选择并描述这些实施例是为了最佳地说明本发明的原理和其实际应用，从而使得本领域的普通技术人员能够通过适合于所考虑的特定用途的各种修改来最佳地利用本发明。这意味着本发明的范围是由在此所附的权利要求书及其等价形式限定的。

Claims (27)

1.一种集成电路，包括：
第一受测器件模块，其中在第一模式期间对第一电介质层施加应力，引起依赖于时间的电介质击穿；
第二受测器件模块，其中在所述第一模式期间，维持第二电介质层作为参考；
第一环形振荡器模块，其耦合到所述第一受测器件模块并且用于在第二模式期间生成第一振荡器信号，其中所述第一振荡器信号的操作频率是包括所述第一电介质层的第一结构的栅极漏电流的函数；以及
第二环形振荡器模块，其耦合到所述第二受测器件模块并且用于在所述第二模式期间生成第二振荡器信号，其中所述第二振荡器信号的操作频率是包括所述第二电介质层的第二结构的栅极漏电流的函数；以及
比较器模块，其耦合到所述第一环形振荡器模块和所述第二环形振荡器模块，并且用于根据所述第一振荡器信号的所述操作频率与所述第二振荡器信号的所述操作频率之间的差值生成输出信号。
2.根据权利要求1所述的集成电路，其中：
所述第一电介质层包括n沟道金属氧化物半导体场效应晶体管的栅极氧化物；以及
所述第二电介质层包括n沟道金属氧化物半导体场效应晶体管的栅极氧化物。
3.根据权利要求1所述的集成电路，其中：
所述第一电介质层包括p沟道金属氧化物半导体场效应晶体管的第一栅极氧化物；以及
所述第二电介质层包括p沟道金属氧化物半导体场效应晶体管的第二栅极氧化物。
4.根据权利要求3所述的集成电路，还包括：
第三受测器件模块，其中在所述第一模式期间对n沟道金属氧化物半导体场效应晶体管的第三栅极氧化物施加应力，引起依赖于时间的电介质击穿；
第四受测器件模块，其中在所述第一模式期间维持n沟道金属氧化物半导体场效应晶体管的第四栅极氧化物作为参考；
第三环形振荡器模块，其耦合到所述第三受测器件模块并且用于在所述第二模式期间生成第三振荡器信号，其中所述第三振荡器信号的操作频率是包括所述第三栅极氧化物的第三结构的栅极漏电流的函数；以及
第四环形振荡器模块，其耦合到所述第四受测器件模块并且用于在所述第二模式期间生成第四振荡器信号，其中所述第四振荡器信号的操作频率是包括所述第四栅极氧化物的第四结构的栅极漏电流的函数。
5.根据权利要求1所述的集成电路，其中所述第一受测器件模块串联地耦合在所述第一环形振荡器模块的反馈回路中，并且其中所述第一受测器件模块包括：
第一N-MOSFET，其具有耦合到第一电势的源极和漏极，以及耦合到所述反馈回路的一个节点的栅极；
第一P-MOSFET，其具有耦合到第二电势的源极，耦合到所述反馈回路的另一节点的栅极，以及耦合到所述第一N-MOSFET的所述栅极的漏极；以及
第二N-MOSFET，其具有耦合到所述第一电势的源极和栅极，以及耦合到所述第一N-MOSFET的所述栅极的漏极。
6.根据权利要求1所述的集成电路，其中所述第二受测器件模块串联地耦合在所述第二环形振荡器模块的反馈回路中，并且其中所述第二受测器件模块包括：
第一N-MOSFET，其具有耦合到第一电势的源极和漏极，以及耦合到所述反馈回路的一个节点的栅极；
第一P-MOSFET，其具有耦合到第二电势的源极，耦合到所述反馈回路的另一节点的栅极，以及耦合到所述第一N-MOSFET的所述栅极的漏极；以及
第二N-MOSFET，其具有耦合到所述第一电势的源极，耦合到使能信号的补信号的栅极，以及耦合到所述第一N-MOSFET的所述栅极的漏极。
7.根据权利要求1所述的集成电路，其中所述第一受测器件模块串联地耦合在所述第一环形振荡器模块的反馈回路中，并且其中所述第一受测器件模块包括：
第一P-MOSFET，其具有耦合到第一电势的源极和漏极，以及耦合到所述反馈回路的一个节点的栅极；
第一N-MOSFET，其具有耦合到第二电势的源极，耦合到所述反馈回路的另一节点的栅极，以及耦合到所述第一P-MOSFET的所述栅极的漏极；以及
第二P-MOSFET，其具有耦合到所述第一电势的源极和栅极，以及耦合到所述第一P-MOSFET的所述栅极的漏极。
8.根据权利要求1所述的集成电路，其中所述第二受测器件模块串联地耦合在所述第二环形振荡器模块的反馈回路中，并且其中所述第二受测器件模块包括：
第一P-MOSFET，其具有耦合到第一电势的源极和漏极，以及耦合到所述反馈回路的一个节点的栅极；
第一N-MOSFET，其具有耦合到第二电势的源极，耦合到所述反馈回路的另一节点的栅极，以及耦合到所述第一P-MOSFET的所述栅极的漏极；以及
第二P-MOSFET，其具有耦合到所述第一电势的源极，耦合到使能信号的栅极，以及耦合到所述第一P-MOSFET的所述栅极的漏极。
9.一种测量依赖于时间的电介质击穿的方法，包括：
在正常操作模式期间对第一受测器件模块的第一电介质层施加应力；
在所述正常操作模式期间，维持第二受测器件模块的第二电介质层作为参考；
在测试模式期间操作第一环形振荡器模块，其中耦合所述第一电介质层作为第一栅极漏电流源；
在所述测试模式期间操作第二环形振荡器模块，其中耦合所述第二电介质层作为第二栅极漏电流源；以及
在所述测试模式期间，根据所述第一环形振荡器模块的操作频率与所述第二环形振荡器模块的操作频率之间的差值生成输出信号。
10.根据权利要求9所述的方法，还包括：
在正常操作模式期间禁用所述第一环形振荡器模块；以及
在所述正常操作模式期间禁用所述第二环形振荡器模块。
11.根据权利要求9所述的方法，还包括根据所述输出信号来确定所述第一电介质层的依赖于时间的电介质击穿的量。
12.根据权利要求11所述的方法，还包括根据所述输出信号来推断集成电路的老化。
13.根据权利要求9所述的方法，还包括在预定的时间从所述正常操作模式切换到所述测试模式。
14.根据权利要求9所述的方法，还包括在接收到测试模式请求后从所述正常操作模式切换到所述测试模式。
15.根据权利要求9所述的方法，还包括在生成所述输出信号之后从所述测试模式切换到所述正常操作模式。
16.根据权利要求9所述的方法，其中所述测试模式的时间周期与所述正常操作模式的时间周期相比是可忽略的。
17.根据权利要求9所述的方法，其中所述正常操作模式的时间周期基本上等于集成电路的操作模式的时间周期。
18.根据权利要求9所述的方法，还包括：
在所述测试模式期间，根据所述第一环形振荡器模块的初始操作频率与所述第二环形振荡器模块的初始操作频率之间的差值确定偏移；以及
根据所述输出信号和所述偏移，确定所述第一电介质层的依赖于时间的电介质击穿的量。
19.根据权利要求9所述的方法，还包括：
在所述测试模式期间，根据所述第一环形振荡器模块的初始操作频率与所述第二环形振荡器模块的初始操作频率之间的差值确定偏移；以及
根据所述输出信号和所述偏移来推断集成电路的老化。
20.根据权利要求9所述的方法，还包括根据所述输出信号来调节集成电路的操作参数。
21.一种用于测量依赖于时间的电介质击穿的系统，包括：
第一差分放大器，其具有耦合到参考电压的第一输入；
第一组反相器，其串联地耦合在反馈回路中所述第一差分放大器的输出与所述第一差分放大器的第二输入之间；以及
第一MOSFET，其具有以栅极-栅极氧化物-源极-漏极结构排列的栅极、栅极氧化物、源极和漏极，其中在正常操作模式期间所述栅极氧化物经受依赖于时间的电介质击穿，并且其中在测试模式期间耦合所述栅极-栅极氧化物-源极-漏极结构作为到所述第一差分放大器的所述第二输入的第一栅极漏电流源。
22.根据权利要求21所述的系统，还包括NAND门，其具有耦合到使能信号的第一输入，并且具有串联地耦合在所述反馈回路中的第二输入和输出。
23.根据权利要求21所述的系统，还包括：
第二差分放大器，其具有耦合到所述参考电压的第一输入；
第二组反相器，其串联地耦合在反馈回路中所述第二差分放大器的输出与所述第二差分放大器的第二输入之间；以及
第二MOSFET，其具有以栅极-栅极氧化物-源极-漏极结构排列的栅极、栅极氧化物、源极和漏极，其中在所述正常操作模式期间所述栅极氧化物不经受依赖于时间的电介质击穿，并且其中在测试模式期间耦合所述栅极-栅极氧化物-源极-漏极结构作为到所述第二差分放大器的所述第二输入的第二栅极漏电流源。
24.根据权利要求23所述的系统，其中所述第一MOSFET和所述第二MOSFET是n沟道MOSFET。
25.根据权利要求23所述的系统，其中所述第一MOSFET和所述第二MOSFET是p沟道MOSFET。
26.根据权利要求23所述的系统，还包括：
第三差分放大器，其具有耦合到所述参考电压的第一输入；
第三组反相器，其串联地耦合在反馈回路中所述第三差分放大器的输出与所述第三差分放大器的第二输入之间；
第三MOSFET，其具有以栅极-栅极氧化物-源极-漏极结构排列的栅极、栅极氧化物、源极和漏极，其中在所述正常操作模式期间所述栅极氧化物经受依赖于时间的电介质击穿，并且其中在所述测试模式期间耦合所述栅极-栅极氧化物-源极-漏极结构作为到所述第三差分放大器的所述第二输入的第三栅极漏电流源；
第四差分放大器，其具有耦合到所述参考电压的第一输入；
第四组反相器，其串联地耦合在反馈回路中所述第四差分放大器的输出与所述第四差分放大器的第二输入之间；以及
第四MOSFET，其具有以栅极-栅极氧化物-源极-漏极结构排列的栅极、栅极氧化物、源极和漏极，其中在所述正常操作模式期间所述栅极氧化物不经受依赖于时间的电介质击穿，并且其中在测试模式期间耦合所述栅极-栅极氧化物-源极-漏极结构作为到所述第四差分放大器的所述第二输入的第四栅极漏电流源。
27.根据权利要求26所述的系统，其中：
所述第一MOSFET和所述第二MOSFET是n沟道MOSFET；以及
所述第三MOSFET和所述第四MOSFET是p沟道MOSFET。
CN200580019615.8A 2004-06-16 2005-06-14 用于测量依赖于时间的电介质击穿的系统和方法 Active CN1997906B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/870,751 US7212022B2 (en) 2002-04-16 2004-06-16 System and method for measuring time dependent dielectric breakdown with a ring oscillator
US10/870,751 2004-06-16
PCT/US2005/022585 WO2006002401A1 (en) 2004-06-16 2005-06-14 System and method for measuring time dependent dielectric breakdown

Publications (2)

Publication Number Publication Date
CN1997906A CN1997906A (zh) 2007-07-11
CN1997906B true CN1997906B (zh) 2010-11-10

Family

ID=35094275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580019615.8A Active CN1997906B (zh) 2004-06-16 2005-06-14 用于测量依赖于时间的电介质击穿的系统和方法

Country Status (5)

Country Link
US (1) US7212022B2 (zh)
JP (1) JP4994228B2 (zh)
CN (1) CN1997906B (zh)
TW (1) TWI370905B (zh)
WO (1) WO2006002401A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040327A1 (zh) * 2016-08-30 2018-03-08 工业和信息化部电子第五研究所 面向SoC的片上TDDB退化监测及失效预警电路

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315178B1 (en) * 2002-04-16 2008-01-01 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US7498846B1 (en) 2004-06-08 2009-03-03 Transmeta Corporation Power efficient multiplexer
US7336103B1 (en) 2004-06-08 2008-02-26 Transmeta Corporation Stacked inverter delay chain
US7142018B2 (en) 2004-06-08 2006-11-28 Transmeta Corporation Circuits and methods for detecting and assisting wire transitions
US7405597B1 (en) * 2005-06-30 2008-07-29 Transmeta Corporation Advanced repeater with duty cycle adjustment
US7304503B2 (en) 2004-06-08 2007-12-04 Transmeta Corporation Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability
US7071747B1 (en) 2004-06-15 2006-07-04 Transmeta Corporation Inverting zipper repeater circuit
US7330080B1 (en) 2004-11-04 2008-02-12 Transmeta Corporation Ring based impedance control of an output driver
US7663408B2 (en) 2005-06-30 2010-02-16 Robert Paul Masleid Scannable dynamic circuit latch
CN100460870C (zh) * 2005-11-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 利用熔丝测试栅极氧化物的方法与装置
US7394681B1 (en) 2005-11-14 2008-07-01 Transmeta Corporation Column select multiplexer circuit for a domino random access memory array
US7592876B2 (en) * 2005-12-08 2009-09-22 Intel Corporation Leakage oscillator based aging monitor
US7414485B1 (en) 2005-12-30 2008-08-19 Transmeta Corporation Circuits, systems and methods relating to dynamic ring oscillators
US7642866B1 (en) 2005-12-30 2010-01-05 Robert Masleid Circuits, systems and methods relating to a dynamic dual domino ring oscillator
US7710153B1 (en) 2006-06-30 2010-05-04 Masleid Robert P Cross point switch
US7495466B1 (en) * 2006-06-30 2009-02-24 Transmeta Corporation Triple latch flip flop system and method
US7851793B2 (en) * 2006-11-07 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure with TDDB test pattern
US7495519B2 (en) * 2007-04-30 2009-02-24 International Business Machines Corporation System and method for monitoring reliability of a digital system
JP4693880B2 (ja) * 2008-08-12 2011-06-01 株式会社東芝 半導体集積回路
US9043795B2 (en) * 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
JP5557783B2 (ja) * 2011-03-30 2014-07-23 株式会社日立製作所 半導体集積回路装置
US8692571B2 (en) 2011-07-15 2014-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for measuring degradation of CMOS VLSI elements
US8754655B2 (en) 2011-08-11 2014-06-17 International Business Machines Corporation Test structure, method and circuit for simultaneously testing time dependent dielectric breakdown and electromigration or stress migration
KR101836502B1 (ko) 2012-01-30 2018-03-08 에스케이하이닉스 주식회사 공정 변화 감지 장치 및 이를 포함하는 반도체 장치
CN103852701B (zh) * 2012-12-04 2016-04-20 中芯国际集成电路制造(上海)有限公司 Mos晶体管测试电路及对应的测试方法
US9939883B2 (en) 2012-12-27 2018-04-10 Nvidia Corporation Supply-voltage control for device power management
US9083323B2 (en) * 2013-02-11 2015-07-14 Qualcomm Incorporated Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry
US9766649B2 (en) 2013-07-22 2017-09-19 Nvidia Corporation Closed loop dynamic voltage and frequency scaling
US9602083B2 (en) 2013-07-03 2017-03-21 Nvidia Corporation Clock generation circuit that tracks critical path across process, voltage and temperature variation
US10103719B2 (en) 2013-07-22 2018-10-16 Nvidia Corporation Integrated voltage regulator with in-built process, temperature and aging compensation
CN103698692B (zh) * 2013-12-31 2016-09-14 工业和信息化部电子第五研究所 Tddb失效预警电路
KR102346955B1 (ko) 2015-01-30 2022-01-04 삼성디스플레이 주식회사 가요성 윈도우 기판 및 이를 구비한 가요성 표시 장치
US20170160338A1 (en) * 2015-12-07 2017-06-08 Intel Corporation Integrated circuit reliability assessment apparatus and method
US9953727B1 (en) * 2017-02-10 2018-04-24 Globalfoundries Inc. Circuit and method for detecting time dependent dielectric breakdown (TDDB) shorts and signal-margin testing
CN107290645B (zh) * 2017-05-10 2019-08-06 宁波大学 一种用于检测集成电路老化效应的传感器
US10996261B2 (en) 2018-08-07 2021-05-04 Qualcomm Incorporated Sensor for gate leakage detection
US11099224B2 (en) * 2019-05-24 2021-08-24 Marvell Israel (M.I.S.L) Ltd. Method and circuitry for semiconductor device performance characterization
CN112447258A (zh) * 2019-09-05 2021-03-05 上海交通大学 闪存器件本征击穿时间的测量方法及系统
CN113253088B (zh) * 2021-06-25 2021-09-28 上海瞻芯电子科技有限公司 晶体管栅氧测试装置及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476632B1 (en) * 2000-06-22 2002-11-05 International Business Machines Corporation Ring oscillator design for MOSFET device reliability investigations and its use for in-line monitoring
EP1398639A2 (en) * 2002-09-13 2004-03-17 Chartered Semiconductor Manufacturing Pte Ltd. Test structures for on-chip real-time reliability testing
US6882172B1 (en) * 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778856A (ja) * 1993-06-30 1995-03-20 Hitachi Ltd 半導体装置
US5406228A (en) * 1994-07-12 1995-04-11 General Instrument Ring oscillator with frequency control loop
US5796313A (en) * 1996-04-25 1998-08-18 Waferscale Integration Inc. Low power programmable ring oscillator
US5811983A (en) * 1996-09-03 1998-09-22 Integrated Device Technology, Inc. Test ring oscillator
US5963043A (en) * 1997-09-17 1999-10-05 International Business Machines Corporation Method and apparatus for characterized parasitic capacitance between integrated-circuit interconnects
US6295315B1 (en) * 1999-04-20 2001-09-25 Arnold M. Frisch Jitter measurement system and method
JP2002074956A (ja) * 2000-09-04 2002-03-15 Mitsubishi Electric Corp 半導体装置
US7126365B2 (en) * 2002-04-16 2006-10-24 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US6806720B2 (en) 2002-11-29 2004-10-19 Infineon Technologies Aktiengesellschaft Method of reliability testing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476632B1 (en) * 2000-06-22 2002-11-05 International Business Machines Corporation Ring oscillator design for MOSFET device reliability investigations and its use for in-line monitoring
US6882172B1 (en) * 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
EP1398639A2 (en) * 2002-09-13 2004-03-17 Chartered Semiconductor Manufacturing Pte Ltd. Test structures for on-chip real-time reliability testing

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hakan Oner 等.A Compact Monitoring Circuit for Real-time On-chipDiagnosisof Hot-Carrier Induced Degradation.Proc. IEEE 1997 Int. Conference on Microelectronic Test Structures 10.1997,(10),72-76.
Hakan Oner等.A Compact Monitoring Circuit for Real-time On-chipDiagnosisof Hot-Carrier Induced Degradation.Proc. IEEE 1997 Int. Conference on Microelectronic Test Structures 10.1997,(10),72-76. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040327A1 (zh) * 2016-08-30 2018-03-08 工业和信息化部电子第五研究所 面向SoC的片上TDDB退化监测及失效预警电路
US10503578B2 (en) 2016-08-30 2019-12-10 Fifth Electronics Research Institute Of Ministry Of Industry And Information Technology On-chip TDDB degradation monitoring and failure early warning circuit for SoC

Also Published As

Publication number Publication date
TW200622269A (en) 2006-07-01
JP4994228B2 (ja) 2012-08-08
CN1997906A (zh) 2007-07-11
US7212022B2 (en) 2007-05-01
JP2008503883A (ja) 2008-02-07
US20050212547A1 (en) 2005-09-29
TWI370905B (en) 2012-08-21
WO2006002401A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
CN1997906B (zh) 用于测量依赖于时间的电介质击穿的系统和方法
CN1997905B (zh) 用于测量负偏置温度不稳定性的系统和方法
US7235998B1 (en) System and method for measuring time dependent dielectric breakdown with a ring oscillator
CN1905192B (zh) 半导体集成电路装置
CN204190734U (zh) 一种上电复位电路
US6836148B2 (en) Versatile high voltage outputs using low voltage transistors
US7535130B2 (en) Method and apparatus for mode selection for high voltage integrated circuits
CN101160721B (zh) 用于自适应跳闸点检测的设备和方法
US20110012672A1 (en) Body-bias voltage controller and method of controlling body-bias voltage
KR100247785B1 (ko) 온-칩 전압강하 변환기를 갖는 집적회로용 스트레스 모드회로
JP2002368107A (ja) 基準電圧発生回路とそれを用いた電源装置
CN101427192A (zh) 针对电压参考和/或电流参考的电路装置以及相应方法
US20090167359A1 (en) Current mode logic circuit and control apparatus therefor
KR100930500B1 (ko) 비교기를 이용한 밴드갭 기준회로
US6965247B2 (en) Semiconductor device for detecting and adjusting a threshold value variation
US20090009231A1 (en) Device and method for power switch monitoring
JPH06252737A (ja) トランジスタ・スイッチング
KR100596790B1 (ko) 고전압 발생기
KR0172379B1 (ko) 전압 레벨 디텍터
JP2010098202A (ja) 半導体装置およびその特性ばらつきのフィードバック方法
JPH10190443A (ja) 基板バイアス発生回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1101096

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: KNOWLEDGE VENTURE CAPITAL ROMPLAST-14 O., LTD

Free format text: FORMER OWNER: TRANSMETA LIMITED LIABILITY COMPANY

Effective date: 20090911

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090911

Address after: Nevada

Applicant after: Transmeta Corp.

Address before: American California

Applicant before: Qualcomm limited liability company

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1101096

Country of ref document: HK