CN110672943B - 基于电压比较器的老化检测传感器 - Google Patents

Abstract

本发明公开了一种基于电压比较的老化检测传感器，控制电路产生老化电压信号VDC、基准电压信号VDD和参考电压信号VREF，老化电压信号VDC经过第一压控振荡器产生老化频率信号B，基准电压信号VDD经过第二压控振荡器产生基准频率信号A，基准频率信号A和老化频率信号B经过老化检测电路后产生频率差信号Y，串行数据检测器产生的电平信号E经拍频器后产生复位信号，8位计数器对老化信息量化，然后经数模转化器得到量化电压信号VAG，该量化电压信号VAG与参考电压信号VREF通过电压比较器进行比较，电压比较器在两者电压重合节点产生跳变信号，生成老化信号输出；优点是面积开销小，灵活性较好，老化检测精度较高。

Description

基于电压比较器的老化检测传感器

技术领域

本发明涉及一种老化检测传感器，尤其是涉及一种基于电压比较器的老化检测传感器。

背景技术

随着集成电路工艺尺寸的减小，集成度的不断提高，超大规模集成电路在性能、功耗、面积和集成度等方面具有显著优势的同时，也带来了可靠性问题。集成电路可靠性问题主要由工艺偏差、软错误和老化效应引起，在使用后期，老化效应造成的参数变化对集成电路影响日益突出。老化效应已经成为影响集成电路可靠性的主要因素。当前研究表明，老化效应主要包括：负偏置温度不稳定效应（Negative Bias Temperature Instability，NBTI）、经时击穿效应（Time Dependent Dielectric Breakdown，TDDB）和热载流子效应（Hot Carrier Injection，HCI）等。在工艺进入深纳米阶段，NBTI已成为引起老化效应的关键因素，在负栅压作用下PMOS晶体管发生一系列电学参数退化，进而引起器件栅极受损、阈值电压负向漂移、最终使得内部电路延迟增加，集成电路老化。

老化效应引起的集成电路可靠性一直是国内外研究的热点问题，同时相关研究取得了一定的成果。文献1（梁华国,汪静,黄正峰,等.一种可配置的老化预测传感器设计[J].电路与系统学报,2013,18(01):205-211. ）提出一种延迟单元可配置的老化预测传感器方案，该方案基于单元冗余设计，通过预设不同的延迟单元来得到不同的保护带宽度。根据老化程度的不同，由选择开关选择不同的延迟单元来产生相应的检测窗口，以此满足不同条件的检测要求。但该技术需预设不同延迟大小的延迟链单元，在一定程度增加了面积开销；同时由于保护带宽度由延迟链单元的延迟决定，而延迟链单元延迟由选择开关决定，因此保护带宽度并非连续可调、灵活性较差，这在一定程度上降低了老化检测的精度。

发明内容

本发明所要解决的技术问题是提供一种面积开销小，灵活性较好，老化检测精度较高的基于电压比较器的老化检测传感器。

本发明解决上述技术问题所采用的技术方案为：一种基于电压比较器的老化检测传感器，包括控制电路、两个结构相同的压控振荡器、老化检测电路、串行数据检测器、拍频器、8位计数器、数模转化器和电压比较器，每个所述的压控振荡器均具有输入端和输出端，两个所述的压控振荡器分别被称为第一压控振荡器和第二压控振荡器，所述的控制电路具有第一电压输出端、第二电压输出端和第三电压输出端，所述的老化检测电路具有用于接入老化频率的第一输入端、用于接入基准频率的第二输入端和用于输出老化检测信号的输出端，所述的串行数据检测器具有用于接入老化检测信号的第一输入端、用于接入基准频率的第二输入端和输出端，所述的8位计数器具有输入端、复位端和8位并行数据输出端，所述的数模转化器具有8位并行数据输入端和输出端，所述的电压比较器具有第一输入端、第二输入端和输出端，所述的拍频器具有输入端和输出端；

所述的控制电路的第一电压输出端和所述的第一压控振荡器的输入端连接，所述的控制电路的第二电压输出端和所述的第二压控振荡器的输入端连接，所述的控制电路的第三输出端和所述的电压比较器的第一输入端连接，所述的第一压控振荡器的输出端和所述的老化检测电路的第一输入端连接，所述的第二压控振荡器的输出端分别与所述的老化检测电路的第二输入端、所述的8位计数器的输入端和所述的串行数据检测器的第二输入端连接，所述的老化检测电路的输出端和所述的串行数据检测器的第一输入端连接，所述的串行数据检测器的输出端和所述的拍频器的输入端连接，所述的拍频器的输出端与所述的8位计数器的复位端连接，所述的8位计数器的8位并行数据输出端与所述的数模转化器的8位并行数据输入端一一对应连接，所述的数模转化器的输出端与所述的电压比较器的第二输入端连接，所述的电压比较器的输出端为所述的老化检测传感器的输出端；

所述的控制电路产生三路电压信号，其中第一路电压信号为老化电压信号VDC，通过其第一电压输出端输出，第二路电压信号为基准电压信号VDD，通过其第二电压输出端输出，第三路电压信号为参考电压信号VREF，通过其第三电压输出端输出，老化电压信号VDC经过所述的第一压控振荡器产生老化频率信号B，基准电压信号VDD经过所述的第二压控振荡器产生基准频率信号A，基准频率信号A和老化频率信号B经过所述的老化检测电路进行处理，所述的老化检测电路产生基准频率信号A和老化频率信号B的频率差信号Y在其输出端输出，频率差信号Y与基准频率信号A分别输入所述的串行数据检测器中，基准频率信号A为所述的串行数据检测器提供工作频率，所述的串行数据检测器对频率差信号Y进行处理，提取频率差信号Y的脉冲信号并将该脉冲信号转化为电平信号E，电平信号E即为频率检测域，电平信号E经所述的拍频器产生信号RST来作为所述的8位计数器的复位信号，所述的8位计数器通过计数频率检测域范围内基准频率信号A的周期个数来对老化信息量化，然后经所述的数模转化器将其转化为量化电压信号VAG，该量化电压信号VAG与参考电压信号VREF一起输入所述的电压比较器中，所述的电压比较器会在量化电压信号VAG与参考电压信号VREF的电压重合节点产生跳变信号，此时若所述的电压比较器的输出端输出低电平，表明当前电路未老化，若所述的电压比较器的输出端输出高电平，表明当前电路已老化。

所述的电压比较器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第十八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第一电容和第二电容；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第四PMOS管的源极、所述的第六PMOS管的源极、所述的第七PMOS管的源极、所述的第九PMOS管的源极、所述的第十二PMOS管的源极、所述的第十四PMOS管的源极、所述的第十六PMOS管的源极和所述的第十八PMOS管的源极连接，所述的第一PMOS管的栅极、所述的第一PMOS管的漏极、所述的第一NMOS管的漏极、所述的第三PMOS管的栅极、所述的第五PMOS管的栅极、所述的第八PMOS管的栅极、所述的第十PMOS管的栅极、所述的第十五PMOS管的栅极和所述的第十七PMOS管的栅极连接，所述的第二PMOS管的漏极和所述的第三PMOS管的源极连接，所述的第二PMOS管的栅极、所述的第四PMOS管的栅极、所述的第五PMOS管的漏极、所述的第四NMOS管的漏极、所述的第六PMOS管的栅极、所述的第七PMOS管的栅极、所述的第九PMOS管的栅极和所述的第十二PMOS管的栅极连接，所述的第三PMOS管的漏极、所述的第二NMOS管的漏极、所述的第一NMOS管的栅极、所述的第三NMOS管的栅极和所述的第五NMOS管的栅极连接，所述的第四PMOS管的漏极和所述的第五PMOS管的源极连接，所述的第六PMOS管的漏极、所述的第六NMOS管的漏极、所述的第六NMOS管的栅极、所述的第二NMOS管的栅极和所述的第四NMOS管的栅极连接，所述的第七PMOS管的漏极和所述的第八PMOS管的源极连接，所述的第八PMOS管的漏极、所述的第七NMOS管的漏极、所述的第八NMOS管的栅极、所述的第十二NMOS管的栅极、所述的第十四NMOS管的栅极和所述的第十六NMOS管的栅极连接，所述的第九PMOS管的漏极和所述的第十PMOS管的源极连接，所述的第十PMOS管的漏极、所述的第七NMOS管的栅极、所述的第九NMOS管的栅极、所述的第九NMOS管的漏极、所述的第十三NMOS管的栅极和所述的第十五NMOS管的栅极连接，所述的第十一PMOS管的源极、所述的第十二PMOS管的漏极和所述的第十三PMOS管的源极连接，所述的第十一PMOS管的栅极和所述的第十NMOS管的栅极连接且其连接端为所述的电压比较器的第二输入端，所述的第十一PMOS管的漏极、所述的第十三NMOS管的源极和所述的第十四NMOS管的漏极连接，所述的第十三PMOS管的漏极、所述的第十五NMOS管的源极、所述的第十六NMOS管的漏极和所述的第二电容的一端连接，所述的第十三PMOS管的栅极和所述的第十一NMOS管的栅极连接且其连接端为所述的电压比较器的第一输入端，所述的第十四PMOS管的漏极、所述的第十NMOS管的漏极和所述的第十五PMOS管的源极连接，所述的第十四PMOS管的栅极、所述的第十五PMOS管的漏极、所述的第十三NMOS管的漏极和所述的第十六PMOS管的栅极连接，所述的第十六PMOS管的漏极、所述的第十七PMOS管的源极、所述的第十一NMOS管的漏极和所述的第一电容的一端连接，所述的第十七PMOS管的漏极、所述的第十五NMOS管的漏极和所述的第十七NMOS管的栅极连接，所述的第十八PMOS管的漏极、所述的第十七NMOS管的漏极、所述的第一电容的另一端和所述的第二电容的另一端连接且其连接端为所述的电压比较器的输出端，所述的第一NMOS管的源极、所述的第三NMOS管的源极、所述的第五NMOS管的源极、所述的第六NMOS管的源极、所述的第八NMOS管的源极、所述的第九NMOS管的源极、所述的第十二NMOS管的源极、所述的第十四NMOS管的源极、所述的第十六NMOS管的源极和所述的第十七NMOS管的源极连接，所述的第二NMOS管的源极和所述的第三NMOS管的漏极连接，所述的第四NMOS管的源极和所述的第五NMOS管的漏极连接，所述的第七NMOS管的源极和所述的第八NMOS管的漏极连接，所述的第十NMOS管的源极、所述的第十一NMOS管的源极和所述的第十二NMOS管的漏极连接。该电压比较器中，第十NMOS管的栅极和第十一NMOS管的栅极分别作为电压比较器的第一输入端和第二输入端，其中第一NMOS管~第九NMOS管和第一PMOS管~第十PMOS管构成偏置电路，为电压比较器电路提供稳定的偏置电流和静态工作点，第十NMOS管~第十六NMOS管和第十一PMOS管~第十七PMOS管构成共源放大电路，用于将小电流信号放大，能够比较较小的信号偏差，由此提高了电压比较器信息采集的精度，第十七NMOS管、第十八PMOS管、第一电容和第二电容构成输出电路并将结果输出，输出电路中第一电容和第二电容作为负载电容，增强了输出信号的抗干扰能力。

每个所述的压控振荡器均包括37个VCO单元，每个所述的VCO单元均具有第一输入端、第二输入端、第一输出端、第二输出端和电源端，37个所述的VCO单元的电源端均接入电源，第1个所述的VCO单元的第一输入端和第37个所述的VCO单元的第一输出端连接且其连接端为所述的压控振荡器的输出端，第1个所述的VCO单元的第二输入端和第37个所述的VCO单元的第二输出端连接，第k个所述的VCO单元的第一输出端和第k+1个所述的VCO单元的第一输入端连接，第k个所述的VCO单元的第二输出端和第k+1个所述的VCO单元的第二输入端连接，k=1，2，…，36；每个所述的VCO单元均包括第十九PMOS管、第二十PMOS管、第十八NMOS管和第十九NMOS管，所述的第十九PMOS管的源极和所述的第二十PMOS管的源极连接且其连接端为所述的VCO单元的电源端，所述的第十九PMOS管的栅极、所述的第二十PMOS管的漏极和所述的第十九NMOS管的漏极连接且其连接端为所述的VCO单元的第一输出端，所述的第十九PMOS管的漏极、所述的第二十PMOS管的栅极和所述的第十八NMOS管的漏极连接且其连接端为所述的VCO单元的第二输出端，所述的第十八NMOS管的栅极为所述的VCO单元的第一输入端，所述的第十九NMOS管的栅极为所述的VCO单元的第二输入端，所述的第十八NMOS管的源极和所述的第十九NMOS管的源极均接地。

所述的老化检测电路包括第二十一PMOS管、第二十二PMOS管、第二十NMOS管、第二十一NMOS管、第二十二NMOS管、第一反相器、第二反相器、第三反相器和第一二输入与门；所述的第一二输入与门具有第一输入端、第二输入端和输出端，所述的第二十一PMOS管的源极和所述的第二十二PMOS管的源极均接入电源，所述的第二十一PMOS管的漏极、所述的第二十NMOS管的漏极、所述的第二十二PMOS管的栅极和所述的第一反相器的输入端连接，所述的第二十二PMOS管的漏极、所述的第一反相器的输出端、所述的第二十二NMOS管的漏极和所述的第二反相器的输入端连接，所述的第二十NMOS管的栅极和所述的第一二输入与门的输出端连接，所述的第二十NMOS管的源极和所述的第二十一NMOS管的漏极连接，所述的第二十一NMOS管的源极和所述的第二十二NMOS管的源极均接地，所述的第二十二NMOS管的栅极、所述的第二反相器的输出端和所述的第三反相器的输入端连接，所述的第三反相器的输出端为所述的老化检测电路的输出端，所述的第一二输入与门的第一输入端、所述的第二十一PMOS管的栅极和所述的第二十一NMOS管的栅极连接且其连接端为所述的老化检测电路的第一输入端，所述的第一二输入与门的第二输入端为所述的老化检测电路的第二输入端。

所述的串行数据检测器包括第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管、第三十PMOS管、第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四PMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三十一NMOS管、第三十二NMOS管、第三十三NMOS管、第三十四NMOS管、第二二输入与门、第三二输入与门、第四二输入与门、第一二输入与非门、第二二输入与非门、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第十三反相器、第十四反相器和第十五反相器；所述的第二二输入与门、所述的第三二输入与门、所述的第四二输入与门、所述的第一二输入与非门和所述的第二二输入与非门均具有第一输入端、第二输入端和输出端，所述的第二十三PMOS管的源极、所述的第二十四PMOS管的源极、所述的第二十九PMOS管的源极和所述的第三十PMOS管的源极均接入电源，所述的第二十三PMOS管的栅极、所述的第二十九PMOS管的栅极、所述的第二十四NMOS管的栅极、所述的第三十NMOS管的栅极、所述的第三十一NMOS管的栅极、所述的第十反相器的输出端、所述的第三十三NMOS管的栅极、所述的第三十二PMOS管的栅极和所述的第三十四PMOS管的栅极连接，所述的第二十三PMOS管的漏极和所述的第二十五PMOS管的源极连接，所述的第二十四PMOS管的栅极、所述的第四反相器的输出端、所述的第三十一PMOS管的漏极、所述的第三十一NMOS管的漏极和所述的第二十六NMOS管的栅极连接，所述的第二十四PMOS管的漏极和所述的第二十六PMOS管的源极连接，所述的第二十五PMOS管的栅极、所述的第二十三NMOS管的栅极和所述的第二二输入与门的输出端连接，所述的第二十五PMOS管的漏极、所述的第二十三NMOS管的漏极、所述的第二十六PMOS管的漏极、所述的第二十四NMOS管的漏极和所述的第四反相器的输入端连接，所述的第二十六PMOS管的栅极、所述的第二十五NMOS管的栅极、所述的第二十七NMOS管的栅极、所述的第二十八PMOS管的栅极、所述的第三十一PMOS管的栅极、所述的第九反相器的输出端、所述的第十反相器的输入端、所述的第三十三PMOS管的栅极、所述的第三十二NMOS管的栅极和所述的第三十四NMOS管的栅极连接，所述的第二十七PMOS管的栅极、所述的第二十九NMOS管的栅极和所述的第三二输入与门的输出端连接，所述的第二十七PMOS管的源极和所述的第二十九PMOS管的漏极连接，所述的第二十七PMOS管的漏极、所述的第二十九NMOS管的漏极、所述的第三十NMOS管的漏极、所述的第二十八PMOS管的漏极和所述的第十二反相器的输入端连接，所述的第二十八PMOS管的源极和所述的第三十PMOS管的漏极连接，所述的第三十PMOS管的栅极、所述的第十二反相器的输出端、所述的第二十八NMOS管的栅极、所述的第三十三NMOS管的漏极和所述的第三十三PMOS管的漏极连接，所述的第三十一PMOS管的源极、所述的第三十一NMOS管的源极、所述的第三十二PMOS管的漏极、所述的第三十二NMOS管的漏极和所述的第五反相器的输入端连接，所述的第三十二PMOS管的源极、所述的第三十二NMOS管的源极、所述的第六反相器的输出端和所述的第七反相器的输入端连接，所述的第三十三PMOS管的源极、所述的第三十三NMOS管的源极、所述的第三十四NMOS管的漏极、所述的第三十四PMOS管的漏极和所述的第十三反相器的输入端连接，所述的第三十四PMOS管的源极、第三十四NMOS管的源极、所述的第十四反相器的输出端和所述的第十五反相器的输入端连接，所述的第二十三NMOS管的源极和所述的第二十五NMOS管的漏极连接，所述的第二十四NMOS管的源极和所述的第二十六NMOS管的漏极连接，所述的第二十五 NMOS管的源极、所述的第二十六NMOS管的源极、所述的第二十七NMOS管的源极和所述的第二十八NMOS管的源极均接地，所述的第二十七NMOS管的漏极和所述的第二十九NMOS管的源极连接，所述的第二十八NMOS管的漏极和所述的第三十NMOS管的源极连接，所述的第一二输入与非门的第一输入端、所述的第八反相器的输出端和所述的第四二输入与门的第一输入端连接，所述的第一二输入与非门的第二输入端、所述的第二二输入与非门的第二输入端和所述的第十五反相器的输出端连接，所述的第一二输入与非门的输出端和所述的第二二输入与门的第二输入端连接，所述的第二二输入与非门的第一输入端和所述的第七反相器的输出端连接，所述的第二二输入与非门的输出端和所述的第三二输入与门的第二输入端连接，所述的第二二输入与门的第一输入端和所述的第三二输入与门的第一输入端连接且其连接端为所述的串行数据检测器的第一输入端，所述的第四二输入与门的第二输入端和所述的第十一反相器的输出端连接，所述的第四二输入与门的输出端为所述的串行数据检测器的输出端，所述的第五反相器的输出端、所述的第六反相器的输入端和所述的第八反相器的输入端连接，所述的第九反相器的输入端为所述的串行数据检测器的第二输入端，所述的第十一反相器的输入端、所述的第十三反相器的输出端和所述的第十四反相器的输入端连接。该串行数据检测器中，检测信号经第二二输入与门的第一输入端输入，基准频率信号经第九反相器的输入端输入，在基准频率信号作用下，串行数据检测器对Y信号处理，输出结果从第四二输入与门输出，通过与门设计，能够剔除边沿毛刺，实现将脉冲信号转化为电平信号，得到频率检测域的精确范围，使得8位计数器能够在该范围内能够准确计数基准频率周期个数。

所述的拍频器包括延迟链、第十六反相器和第一二输入或非门，所述的第一二输入或非门具有第一输入端、第二输入端和输出端，所述的延迟链的输入端和所述的第一二输入或非门的第一输入端连接且其连接端为所述的拍频器的输入端，所述的延迟链的输出端和所述的第一二输入或非门的第二输入端连接，所述的第一二输入或非门的输出端和所述的第十六反相器的输入端连接，所述的第十六反相器的输出端为所述的拍频器的输出端，所述的延迟链由40个反相器串联形成，其中第1个反相器的输入端为所述的延迟链的输入端，第40个反相器的输出端为所述的延迟链的输出端。

所述的8位计数器包括第十七反相器、第十八反相器、第十九反相器、第二十反相器、第二十一反相器、第二十二反相器、第二十三反相器、第二十四反相器、第一D触发器、第二D触发器、第三D触发器、第四D触发器、第五D触发器、第六D触发器、第七D触发器和第八D触发器；所述的第一D触发器、所述的第二D触发器、所述的第三D触发器、所述的第四D触发器、所述的第五D触发器、所述的第六D触发器、所述的第七D触发器和所述的第八D触发器均具有时钟端、输入端、输出端和复位端，所述的第一D触发器、所述的第二D触发器、所述的第三D触发器、所述的第四D触发器、所述的第五D触发器、所述的第六D触发器、所述的第七D触发器和所述的第八D触发器的复位端连接且其连接端为所述的8位计数器的复位端；所述的第一D触发器的时钟端为所述的8位计数器的输入端，所述的第一D触发器的输入端和所述的第十七反相器的输出端连接，所述的第一D触发器的输出端、所述的第十七反相器的输入端和所述的第二D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第1位；所述的第二D触发器的输入端和所述的第十八反相器的输出端连接，所述的第二D触发器的输出端、所述的第十八反相器的输入端和所述的第三D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第2位；所述的第三D触发器的输入端和所述的第十九反相器的输出端连接，所述的第三D触发器的输出端、所述的第十九反相器的输入端和所述的第四D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第3位；所述的第四D触发器的输入端和所述的第二十反相器的输出端连接，所述的第四D触发器的输出端、所述的第二十反相器的输入端和所述的第五D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第4位；所述的第五D触发器的输入端和所述的第二十一反相器的输出端连接，所述的第五D触发器的输出端、所述的第二十一反相器的输入端和所述的第六D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第5位；所述的第六D触发器的输入端和所述的第二十二反相器的输出端连接，所述的第六D触发器的输出端、所述的第二十二反相器的输入端和所述的第七D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第6位；所述的第七D触发器的输入端和所述的第二十三反相器的输出端连接，所述的第七D触发器的输出端、所述的第二十三反相器的输入端和所述的第八D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第7位；所述的第八D触发器的输入端和所述的第二十四反相器的输出端连接，所述的第二十四反相器的输入端和所述的第八D触发器的输出端连接且其连接端为所述的8位计数器的8位并行数据输出端的第8位。

所述的控制电路模块包括用于产生老化电压信号VDC的第一直流电源、用于产生基准电压信号VDD的第二直流电源和用于产生参考电压信号VREF的脉冲电源。

与现有技术相比，本发明的优点在于首先通过控制电路产生基准电压信号、老化电压信号和参考电压信号，第一压控振荡器和第二压控振荡器分别由老化电压信号和基准电压信号控制，以此产生老化频率信号和基准频率信号，老化检测电路通过比较老化频率信号和基准频率信号得到两者频率差，并由串行数据检测器将该频率差信号转化为电平信号，得到频率检测域，接着8位计数器通过在该频率检测域范围内计数基准频率的周期个数来对老化信息进行量化处理得到量化信号，数模转化器将量化信号转化为量化电压信号，以对其作进一步处理，最后通过电压比较电路对量化电压和参考电压比较，在信号交叉点产生跃变，进而输出高电平或低电平，以此实现对信号的检测，本发明将量化电压输入电压比较器比较器第一输入端，参考电压接第二输入端，参考电压信号对应保护带宽度，根据不同的测量要求，调节参考电压信号以得到不同的保护带宽度，实现保护带宽度连续可调，灵活性较好、同时在一定程度上也提高了检测精度，本发明不需预设额外的延迟单元，减小了电路的面积开销，由此本发明的传感器在不增加额外开销的同时，灵活性性较好、检测精度较高，可广泛应用于对高精度设备的老化检测中。

附图说明

图1为本发明的基于电压比较器的老化检测传感器的原理结构框图；

图2为本发明的基于电压比较器的老化检测传感器的电压比较器的电路图；

图3为本发明的基于电压比较器的老化检测传感器的压控振荡器的电路图；

图4为本发明的基于电压比较器的老化检测传感器的基准VCO单元的电路图；

图5为本发明的基于电压比较器的老化检测传感器的老化检测电路的电路图；

图6为本发明的基于电压比较器的老化检测传感器的串行数据检测器的电路图；

图7(a)为本发明的基于电压比较器的老化检测传感器的拍频器的电路图；

图7(b)为本发明的基于电压比较器的老化检测传感器的延迟链的电路图；

图8为本发明的基于电压比较器的老化检测传感器的8位计数器的电路图；

图9为本发明的基于电压比较器的老化检测传感器的控制电路的电路图;

图10为本发明的基于电压比较器的老化检测传感器的老化检测结果仿真图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例：如图1所示，一种基于电压比较器的老化检测传感器，包括控制电路、两个结构相同的压控振荡器、老化检测电路、串行数据检测器、拍频器、8位计数器、数模转化器和电压比较器，每个压控振荡器均具有输入端和输出端，两个压控振荡器分别被称为第一压控振荡器和第二压控振荡器，控制电路具有第一电压输出端、第二电压输出端和第三电压输出端，老化检测电路具有用于接入老化频率的第一输入端、用于接入基准频率的第二输入端和用于输出老化检测信号的输出端，串行数据检测器具有用于接入老化检测信号的第一输入端、用于接入基准频率的第二输入端和输出端，8位计数器具有输入端、复位端和8位并行数据输出端，数模转化器具有8位并行数据输入端和输出端，电压比较器具有第一输入端、第二输入端和输出端，拍频器具有输入端和输出端；控制电路的第一电压输出端和第一压控振荡器的输入端连接，控制电路的第二电压输出端和第二压控振荡器的输入端连接，控制电路的第三输出端和电压比较器的第一输入端连接，第一压控振荡器的输出端和老化检测电路的第一输入端连接，第二压控振荡器的输出端分别与老化检测电路的第二输入端、8位计数器的输入端和串行数据检测器的第二输入端连接，老化检测电路的输出端和串行数据检测器的第一输入端连接，串行数据检测器的输出端和拍频器的输入端连接，拍频器的输出端与8位计数器的复位端连接，8位计数器的8位并行数据输出端与数模转化器的8位并行数据输入端一一对应连接，数模转化器的输出端与电压比较器的第二输入端连接，电压比较器的输出端为老化检测传感器的输出端。控制电路产生三路电压信号，其中第一路电压信号为老化电压信号VDC，通过其第一电压输出端输出，第二路电压信号为基准电压信号VDD，通过其第二电压输出端输出，第三路电压信号为参考电压信号VREF，通过其第三电压输出端输出，老化电压信号VDC经过第一压控振荡器产生老化频率信号B，基准电压信号VDD经过第二压控振荡器产生基准频率信号A，基准频率信号A和老化频率信号B经过老化检测电路进行处理，老化检测电路产生基准频率信号A和老化频率信号B的频率差信号Y在其输出端输出，频率差信号Y与基准频率信号A分别输入串行数据检测器中，基准频率信号A为串行数据检测器提供工作频率，串行数据检测器对频率差信号Y进行处理，提取频率差信号Y的脉冲信号并将该脉冲信号转化为电平信号E，电平信号E即为频率检测域，电平信号E经拍频器产生信号RST来作为8位计数器的复位信号，8位计数器通过计数频率检测域范围内基准频率信号A的周期个数来对老化信息量化，然后经数模转化器将其转化为量化电压信号VAG，该量化电压信号VAG与参考电压信号VREF一起输入电压比较器中，电压比较器会在量化电压信号VAG与参考电压信号VREF的电压重合节点产生跳变信号，此时若电压比较器的输出端输出低电平，表明当前电路未老化，若电压比较器的输出端输出高电平，表明当前电路已老化。

如图2所示，本实施例中，电压比较器包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第十五PMOS管P15、第十六PMOS管P16、第十七PMOS管P17、第十八PMOS管P18、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第十四NMOS管N14、第十五NMOS管N15、第十六NMOS管N16、第十七NMOS管N17、第一电容C1和第二电容C2；第一PMOS管P1的源极、第二PMOS管P2的源极、第四PMOS管P4的源极、第六PMOS管P6的源极、第七PMOS管P7的源极、第九PMOS管P9的源极、第十二PMOS管P12的源极、第十四PMOS管P14的源极、第十六PMOS管P16的源极和第十八PMOS管P18的源极连接，第一PMOS管P1的栅极、第一PMOS管P1的漏极、第一NMOS管N1的漏极、第三PMOS管P3的栅极、第五PMOS管P5的栅极、第八PMOS管P8的栅极、第十PMOS管P10的栅极、第十五PMOS管P15的栅极和第十七PMOS管P17的栅极连接，第二PMOS管P2的漏极和第三PMOS管P3的源极连接，第二PMOS管P2的栅极、第四PMOS管P4的栅极、第五PMOS管P5的漏极、第四NMOS管N4的漏极、第六PMOS管P6的栅极、第七PMOS管P7的栅极、第九PMOS管P9的栅极和第十二PMOS管P12的栅极连接，第三PMOS管P3的漏极、第二NMOS管N2的漏极、第一NMOS管N1的栅极、第三NMOS管N3的栅极和第五NMOS管N5的栅极连接，第四PMOS管P4的漏极和第五PMOS管P5的源极连接，第六PMOS管P6的漏极、第六NMOS管N6的漏极、第六NMOS管N6的栅极、第二NMOS管N2的栅极和第四NMOS管N4的栅极连接，第七PMOS管P7的漏极和第八PMOS管P8的源极连接，第八PMOS管P8的漏极、第七NMOS管N7的漏极、第八NMOS管N8的栅极、第十二NMOS管N12的栅极、第十四NMOS管N14的栅极和第十六NMOS管N16的栅极连接，第九PMOS管P9的漏极和第十PMOS管P10的源极连接，第十PMOS管P10的漏极、第七NMOS管N7的栅极、第九NMOS管N9的栅极、第九NMOS管N9的漏极、第十三NMOS管N13的栅极和第十五NMOS管N15的栅极连接，第十一PMOS管P11的源极、第十二PMOS管P12的漏极和第十三PMOS管P13的源极连接，第十一PMOS管P11的栅极和第十NMOS管N10的栅极连接且其连接端为电压比较器的第二输入端，第十一PMOS管P11的漏极、第十三NMOS管N13的源极和第十四NMOS管N14的漏极连接，第十三PMOS管P13的漏极、第十五NMOS管N15的源极、第十六NMOS管N16的漏极和第二电容C2的一端连接，第十三PMOS管P13的栅极和第十一NMOS管N11的栅极连接且其连接端为电压比较器的第一输入端，第十四PMOS管P14的漏极、第十NMOS管N10的漏极和第十五PMOS管P15的源极连接，第十四PMOS管P14的栅极、第十五PMOS管P15的漏极、第十三NMOS管N13的漏极和第十六PMOS管P16的栅极连接，第十六PMOS管P16的漏极、第十七PMOS管P17的源极、第十一NMOS管N11的漏极和第一电容C1的一端连接，第十七PMOS管P17的漏极、第十五NMOS管N15的漏极和第十七NMOS管N17的栅极连接，第十八PMOS管P18的漏极、第十七NMOS管N17的漏极、第一电容C1的另一端和第二电容C2的另一端连接且其连接端为电压比较器的输出端，第一NMOS管N1的源极、第三NMOS管N3的源极、第五NMOS管N5的源极、第六NMOS管N6的源极、第八NMOS管N8的源极、第九NMOS管N9的源极、第十二NMOS管N12的源极、第十四NMOS管N14的源极、第十六NMOS管N16的源极和第十七NMOS管N17的源极连接，第二NMOS管N2的源极和第三NMOS管N3的漏极连接，第四NMOS管N4的源极和第五NMOS管N5的漏极连接，第七NMOS管N7的源极和第八NMOS管N8的漏极连接，第十NMOS管N10的源极、第十一NMOS管N11的源极和第十二NMOS管N12的漏极连接。

如图3和图4所示，本实施例中，每个压控振荡器均包括37个VCO单元，每个VCO单元均具有第一输入端、第二输入端、第一输出端、第二输出端和电源端，37个VCO单元的电源端均接入电源，第1个VCO单元的第一输入端和第37个VCO单元的第一输出端连接且其连接端为压控振荡器的输出端，第1个VCO单元的第二输入端和第37个VCO单元的第二输出端连接，第k个VCO单元的第一输出端和第k+1个VCO单元的第一输入端连接，第k个VCO单元的第二输出端和第k+1个VCO单元的第二输入端连接，k=1，2，…，36；每个VCO单元均包括第十九PMOS管P19、第二十PMOS管P20、第十八NMOS管N18和第十九NMOS管N19，第十九PMOS管P19的源极和第二十PMOS管P20的源极连接且其连接端为VCO单元的电源端，第十九PMOS管P19的栅极、第二十PMOS管P20的漏极和第十九NMOS管N19的漏极连接且其连接端为VCO单元的第一输出端，第十九PMOS管P19的漏极、第二十PMOS管P20的栅极和第十八NMOS管N18的漏极连接且其连接端为VCO单元的第二输出端，第十八NMOS管N18的栅极为VCO单元的第一输入端，第十九NMOS管N19的栅极为VCO单元的第二输入端，第十八NMOS管N18的源极和第十九NMOS管N19的源极均接地。

如图5所示，本实施例中，老化检测电路包括第二十一PMOS管P21、第二十二PMOS管P22、第二十NMOS管N20、第二十一NMOS管N21、第二十二NMOS管N22、第一反相器A1、第二反相器A2、第三反相器A3和第一二输入与门B1；第一二输入与门B1具有第一输入端、第二输入端和输出端，第二十一PMOS管P21的源极和第二十二PMOS管P22的源极均接入电源，第二十一PMOS管P21的漏极、第二十NMOS管N20的漏极、第二十二PMOS管P22的栅极和第一反相器A1的输入端连接，第二十二PMOS管P22的漏极、第一反相器A1的输出端、第二十二NMOS管N22的漏极和第二反相器A2的输入端连接，第二十NMOS管N20的栅极和第一二输入与门B1的输出端连接，第二十NMOS管N20的源极和第二十一NMOS管N21的漏极连接，第二十一NMOS管N21的源极和第二十二NMOS管N22的源极均接地，第二十二NMOS管N22的栅极、第二反相器A2的输出端和第三反相器A3的输入端连接，第三反相器A3的输出端为老化检测电路的输出端，第一二输入与门B1的第一输入端、第二十一PMOS管P21的栅极和第二十一NMOS管N21的栅极连接且其连接端为老化检测电路的第一输入端，第一二输入与门B1的第二输入端为老化检测电路的第二输入端。

如图6所示，本实施例中，串行数据检测器包括第二十三PMOS管P23、第二十四PMOS管P24、第二十五PMOS管P25、第二十六PMOS管P26、第二十七PMOS管P27、第二十八PMOS管P28、第二十九PMOS管P29、第三十PMOS管P30、第三十一PMOS管P31、第三十二PMOS管P32、第三十三PMOS管P33、第三十四PMOS管P34、第二十三NMOS管N23、第二十四NMOS管N24、第二十五NMOS管N25、第二十六NMOS管N26、第二十七NMOS管N27、第二十八NMOS管N28、第二十九NMOS管N29、第三十NMOS管N30、第三十一NMOS管N31、第三十二NMOS管N32、第三十三NMOS管N33、第三十四NMOS管N34、第二二输入与门B2、第三二输入与门B3、第四二输入与门B4、第一二输入与非门NB1、第二二输入与非门NB2、第四反相器A4、第五反相器A5、第六反相器A6、第七反相器A7、第八反相器A8、第九反相器A9、第十反相器A10、第十一反相器A11、第十二反相器A12、第十三反相器A13、第十四反相器A14和第十五反相器A15；第二二输入与门B2、第三二输入与门B3、第四二输入与门B4、第一二输入与非门NB1和第二二输入与非门NB2均具有第一输入端、第二输入端和输出端，第二十三PMOS管P23的源极、第二十四PMOS管P24的源极、第二十九PMOS管P29的源极和第三十PMOS管P30的源极均接入电源，第二十三PMOS管P23的栅极、第二十九PMOS管P29的栅极、第二十四NMOS管N24的栅极、第三十NMOS管N30的栅极、第三十一NMOS管N31的栅极、第十反相器A10的输出端、第三十三NMOS管N33的栅极、第三十二PMOS管P32的栅极和第三十四PMOS管P34的栅极连接，第二十三PMOS管P23的漏极和第二十五PMOS管P25的源极连接，第二十四PMOS管P24的栅极、第四反相器A4的输出端、第三十一PMOS管P31的漏极、第三十一NMOS管N31的漏极和第二十六NMOS管N26的栅极连接，第二十四PMOS管P24的漏极和第二十六PMOS管P26的源极连接，第二十五PMOS管P25的栅极、第二十三NMOS管N23的栅极和第二二输入与门B2的输出端连接，第二十五PMOS管P25的漏极、第二十三NMOS管N23的漏极、第二十六PMOS管P26的漏极、第二十四NMOS管N24的漏极和第四反相器A4的输入端连接，第二十六PMOS管P26的栅极、第二十五NMOS管N25的栅极、第二十七NMOS管N27的栅极、第二十八PMOS管P28的栅极、第三十一PMOS管P31的栅极、第九反相器A9的输出端、第十反相器A10的输入端、第三十三PMOS管P33的栅极、第三十二NMOS管N32的栅极和第三十四NMOS管N34的栅极连接，第二十七PMOS管P27的栅极、第二十九NMOS管N29的栅极和第三二输入与门B3的输出端连接，第二十七PMOS管P27的源极和第二十九PMOS管P29的漏极连接，第二十七PMOS管P27的漏极、第二十九NMOS管N29的漏极、第三十NMOS管N30的漏极、第二十八PMOS管P28的漏极和第十二反相器A12的输入端连接，第二十八PMOS管P28的源极和第三十PMOS管P30的漏极连接，第三十PMOS管P30的栅极、第十二反相器A12的输出端、第二十八NMOS管N28的栅极、第三十三NMOS管N33的漏极和第三十三PMOS管P33的漏极连接，第三十一PMOS管P31的源极、第三十一NMOS管N31的源极、第三十二PMOS管P32的漏极、第三十二NMOS管N32的漏极和第五反相器A5的输入端连接，第三十二PMOS管P32的源极、第三十二NMOS管N32的源极、第六反相器A6的输出端和第七反相器A7的输入端连接，第三十三PMOS管P33的源极、第三十三NMOS管N33的源极、第三十四NMOS管N34的漏极、第三十四PMOS管P34的漏极和第十三反相器A13的输入端连接，第三十四PMOS管P34的源极、第三十四NMOS管N34的源极、第十四反相器A14的输出端和第十五反相器A15的输入端连接，第二十三NMOS管N23的源极和第二十五NMOS管N25的漏极连接，第二十四NMOS管N24的源极和第二十六NMOS管N26的漏极连接，第二十五 NMOS管的源极、第二十六NMOS管N26的源极、第二十七NMOS管N27的源极和第二十八NMOS管N28的源极均接地，第二十七NMOS管N27的漏极和第二十九NMOS管N29的源极连接，第二十八NMOS管N28的漏极和第三十NMOS管N30的源极连接，第一二输入与非门NB1的第一输入端、第八反相器A8的输出端和第四二输入与门B4的第一输入端连接，第一二输入与非门NB1的第二输入端、第二二输入与非门NB2的第二输入端和第十五反相器A15的输出端连接，第一二输入与非门NB1的输出端和第二二输入与门B2的第二输入端连接，第二二输入与非门NB2的第一输入端和第七反相器A7的输出端连接，第二二输入与非门NB2的输出端和第三二输入与门B3的第二输入端连接，第二二输入与门B2的第一输入端和第三二输入与门B3的第一输入端连接且其连接端为串行数据检测器的第一输入端，第四二输入与门B4的第二输入端和第十一反相器A11的输出端连接，第四二输入与门B4的输出端为串行数据检测器的输出端，第五反相器A5的输出端、第六反相器A6的输入端和第八反相器A8的输入端连接，第九反相器A9的输入端为串行数据检测器的第二输入端，第十一反相器A11的输入端、第十三反相器A13的输出端和第十四反相器A14的输入端连接。

如图7所示，本实施例中，拍频器包括延迟链、第十六反相器A16和第一二输入或非门NR1，第一二输入或非门NR1具有第一输入端、第二输入端和输出端，延迟链的输入端和第一二输入或非门NR1的第一输入端连接且其连接端为拍频器的输入端，延迟链的输出端和第一二输入或非门NR1的第二输入端连接，第一二输入或非门NR1的输出端和第十六反相器A16的输入端连接，第十六反相器A16的输出端为拍频器的输出端，延迟链由40个反相器串联形成，其中第1个反相器的输入端为延迟链的输入端，第40个反相器的输出端为延迟链的输出端。

如图8所示，本实施例中，8位计数器包括第十七反相器A17、第十八反相器A18、第十九反相器A19、第二十反相器A20、第二十一反相器A21、第二十二反相器A22、第二十三反相器A23、第二十四反相器A24、第一D触发器DFF1、第二D触发器DFF2、第三D触发器DFF3、第四D触发器DFF4、第五D触发器DFF5、第六D触发器DFF6、第七D触发器DFF7和第八D触发器DFF8；第一D触发器DFF1、第二D触发器DFF2、第三D触发器DFF3、第四D触发器DFF4、第五D触发器DFF5、第六D触发器DFF6、第七D触发器DFF7和第八D触发器DFF8均具有时钟端、输入端、输出端和复位端，第一D触发器DFF1、第二D触发器DFF2、第三D触发器DFF3、第四D触发器DFF4、第五D触发器DFF5、第六D触发器DFF6、第七D触发器DFF7和第八D触发器DFF8的复位端连接且其连接端为8位计数器的复位端；第一D触发器DFF1的时钟端为8位计数器的输入端，第一D触发器DFF1的输入端和第十七反相器A17的输出端连接，第一D触发器DFF1的输出端、第十七反相器A17的输入端和第二D触发器DFF2的时钟端连接且其连接端为8位计数器的8位并行数据输出端的第1位；第二D触发器DFF2的输入端和第十八反相器A18的输出端连接，第二D触发器DFF2的输出端、第十八反相器A18的输入端和第三D触发器DFF3的时钟端连接且其连接端为8位计数器的8位并行数据输出端的第2位；第三D触发器DFF3的输入端和第十九反相器A19的输出端连接，第三D触发器DFF3的输出端、第十九反相器A19的输入端和第四D触发器DFF4的时钟端连接且其连接端为8位计数器的8位并行数据输出端的第3位；第四D触发器DFF4的输入端和第二十反相器A20的输出端连接，第四D触发器DFF4的输出端、第二十反相器A20的输入端和第五D触发器DFF5的时钟端连接且其连接端为8位计数器的8位并行数据输出端的第4位；第五D触发器DFF5的输入端和第二十一反相器A21的输出端连接，第五D触发器DFF5的输出端、第二十一反相器A21的输入端和第六D触发器DFF6的时钟端连接且其连接端为8位计数器的8位并行数据输出端的第5位；第六D触发器DFF6的输入端和第二十二反相器A22的输出端连接，第六D触发器DFF6的输出端、第二十二反相器A22的输入端和第七D触发器DFF7的时钟端连接且其连接端为8位计数器的8位并行数据输出端的第6位；第七D触发器DFF7的输入端和第二十三反相器A23的输出端连接，第七D触发器DFF7的输出端、第二十三反相器A23的输入端和第八D触发器DFF8的时钟端连接且其连接端为8位计数器的8位并行数据输出端的第7位；第八D触发器DFF8的输入端和第二十四反相器A24的输出端连接，第二十四反相器A24的输入端和第八D触发器DFF8的输出端连接且其连接端为8位计数器的8位并行数据输出端的第8位。

如图9所示，本实施例中，控制电路模块包括用于产生老化电压信号VDC的第一直流电源V1、用于产生基准电压信号VDD的第二直流电源V2和用于产生参考电压信号VREF的脉冲电源V3。

在TSMC 65nm工艺下，对本发明的基于电压比较器的老化检测传感器进行仿真验证，老化检测结果仿真图如图10所示。分析图10可知，本发明的基于电压比较器的老化检测传感器开始工作时，在某一时刻DAC输出电压1.17V，大于预设基准电压，电压比较器在电压重合节点产生跳变信号、输出低电平，表明当前电路未老化。仿真结果表明本发明的基于电压比较器的老化检测传感器功能的正确性。

Claims (7)

1.一种基于电压比较器的老化检测传感器，其特征在于包括控制电路、两个结构相同的压控振荡器、老化检测电路、串行数据检测器、拍频器、8位计数器、数模转化器和电压比较器，每个所述的压控振荡器均具有输入端和输出端，两个所述的压控振荡器分别被称为第一压控振荡器和第二压控振荡器，所述的控制电路具有第一电压输出端、第二电压输出端和第三电压输出端，所述的老化检测电路具有用于接入老化频率的第一输入端、用于接入基准频率的第二输入端和用于输出老化检测信号的输出端，所述的串行数据检测器具有用于接入老化检测信号的第一输入端、用于接入基准频率的第二输入端和输出端，所述的8位计数器具有输入端、复位端和8位并行数据输出端，所述的数模转化器具有8位并行数据输入端和输出端，所述的电压比较器具有第一输入端、第二输入端和输出端，所述的拍频器具有输入端和输出端；

所述的控制电路的第一电压输出端和所述的第一压控振荡器的输入端连接，所述的控制电路的第二电压输出端和所述的第二压控振荡器的输入端连接，所述的控制电路的第三输出端和所述的电压比较器的第一输入端连接，所述的第一压控振荡器的输出端和所述的老化检测电路的第一输入端连接，所述的第二压控振荡器的输出端分别与所述的老化检测电路的第二输入端、所述的8位计数器的输入端和所述的串行数据检测器的第二输入端连接，所述的老化检测电路的输出端和所述的串行数据检测器的第一输入端连接，所述的串行数据检测器的输出端和所述的拍频器的输入端连接，所述的拍频器的输出端与所述的8位计数器的复位端连接，所述的8位计数器的8位并行数据输出端与所述的数模转化器的8位并行数据输入端一一对应连接，所述的数模转化器的输出端与所述的电压比较器的第二输入端连接，所述的电压比较器的输出端为所述的老化检测传感器的输出端；

所述的控制电路产生三路电压信号，其中第一路电压信号为老化电压信号VDC，通过其第一电压输出端输出，第二路电压信号为基准电压信号VDD，通过其第二电压输出端输出，第三路电压信号为参考电压信号VREF，通过其第三电压输出端输出，老化电压信号VDC经过所述的第一压控振荡器产生老化频率信号B，基准电压信号VDD经过所述的第二压控振荡器产生基准频率信号A，基准频率信号A和老化频率信号B经过所述的老化检测电路进行处理，所述的老化检测电路产生基准频率信号A和老化频率信号B的频率差信号Y在其输出端输出，频率差信号Y与基准频率信号A分别输入所述的串行数据检测器中，基准频率信号A为所述的串行数据检测器提供工作频率，所述的串行数据检测器对频率差信号Y进行处理，提取频率差信号Y的脉冲信号并将该脉冲信号转化为电平信号E，电平信号E即为频率检测域，电平信号E经所述的拍频器产生信号RST来作为所述的8位计数器的复位信号，所述的8位计数器通过计数频率检测域范围内基准频率信号A的周期个数来对老化信息量化，然后经所述的数模转化器将其转化为量化电压信号VAG，该量化电压信号VAG与参考电压信号VREF一起输入所述的电压比较器中，所述的电压比较器会在量化电压信号VAG与参考电压信号VREF的电压重合节点产生跳变信号，此时若所述的电压比较器的输出端输出低电平，表明当前电路未老化，若所述的电压比较器的输出端输出高电平，表明当前电路已老化；

所述的电压比较器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第十八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第一电容和第二电容；

所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第四PMOS管的源极、所述的第六PMOS管的源极、所述的第七PMOS管的源极、所述的第九PMOS管的源极、所述的第十二PMOS管的源极、所述的第十四PMOS管的源极、所述的第十六PMOS管的源极和所述的第十八PMOS管的源极连接，所述的第一PMOS管的栅极、所述的第一PMOS管的漏极、所述的第一NMOS管的漏极、所述的第三PMOS管的栅极、所述的第五PMOS管的栅极、所述的第八PMOS管的栅极、所述的第十PMOS管的栅极、所述的第十五PMOS管的栅极和所述的第十七PMOS管的栅极连接，所述的第二PMOS管的漏极和所述的第三PMOS管的源极连接，所述的第二PMOS管的栅极、所述的第四PMOS管的栅极、所述的第五PMOS管的漏极、所述的第四NMOS管的漏极、所述的第六PMOS管的栅极、所述的第七PMOS管的栅极、所述的第九PMOS管的栅极和所述的第十二PMOS管的栅极连接，所述的第三PMOS管的漏极、所述的第二NMOS管的漏极、所述的第一NMOS管的栅极、所述的第三NMOS管的栅极和所述的第五NMOS管的栅极连接，所述的第四PMOS管的漏极和所述的第五PMOS管的源极连接，所述的第六PMOS管的漏极、所述的第六NMOS管的漏极、所述的第六NMOS管的栅极、所述的第二NMOS管的栅极和所述的第四NMOS管的栅极连接，所述的第七PMOS管的漏极和所述的第八PMOS管的源极连接，所述的第八PMOS管的漏极、所述的第七NMOS管的漏极、所述的第八NMOS管的栅极、所述的第十二NMOS管的栅极、所述的第十四NMOS管的栅极和所述的第十六NMOS管的栅极连接，所述的第九PMOS管的漏极和所述的第十PMOS管的源极连接，所述的第十PMOS管的漏极、所述的第七NMOS管的栅极、所述的第九NMOS管的栅极、所述的第九NMOS管的漏极、所述的第十三NMOS管的栅极和所述的第十五NMOS管的栅极连接，所述的第十一PMOS管的源极、所述的第十二PMOS管的漏极和所述的第十三PMOS管的源极连接，所述的第十一PMOS管的栅极和所述的第十NMOS管的栅极连接且其连接端为所述的电压比较器的第二输入端，所述的第十一PMOS管的漏极、所述的第十三NMOS管的源极和所述的第十四NMOS管的漏极连接，所述的第十三PMOS管的漏极、所述的第十五NMOS管的源极、所述的第十六NMOS管的漏极和所述的第二电容的一端连接，所述的第十三PMOS管的栅极和所述的第十一NMOS管的栅极连接且其连接端为所述的电压比较器的第一输入端，所述的第十四PMOS管的漏极、所述的第十NMOS管的漏极和所述的第十五PMOS管的源极连接，所述的第十四PMOS管的栅极、所述的第十五PMOS管的漏极、所述的第十三NMOS管的漏极和所述的第十六PMOS管的栅极连接，所述的第十六PMOS管的漏极、所述的第十七PMOS管的源极、所述的第十一NMOS管的漏极和所述的第一电容的一端连接，所述的第十七PMOS管的漏极、所述的第十五NMOS管的漏极和所述的第十七NMOS管的栅极连接，所述的第十八PMOS管的漏极、所述的第十七NMOS管的漏极、所述的第一电容的另一端和所述的第二电容的另一端连接且其连接端为所述的电压比较器的输出端，所述的第一NMOS管的源极、所述的第三NMOS管的源极、所述的第五NMOS管的源极、所述的第六NMOS管的源极、所述的第八NMOS管的源极、所述的第九NMOS管的源极、所述的第十二NMOS管的源极、所述的第十四NMOS管的源极、所述的第十六NMOS管的源极和所述的第十七NMOS管的源极连接，所述的第二NMOS管的源极和所述的第三NMOS管的漏极连接，所述的第四NMOS管的源极和所述的第五NMOS管的漏极连接，所述的第七NMOS管的源极和所述的第八NMOS管的漏极连接，所述的第十NMOS管的源极、所述的第十一NMOS管的源极和所述的第十二NMOS管的漏极连接。

2.根据权利要求1所述的一种基于电压比较器的老化检测传感器，其特征在于每个所述的压控振荡器均包括37个VCO单元，每个所述的VCO单元均具有第一输入端、第二输入端、第一输出端、第二输出端和电源端，37个所述的VCO单元的电源端均接入电源，第1个所述的VCO单元的第一输入端和第37个所述的VCO单元的第一输出端连接且其连接端为所述的压控振荡器的输出端，第1个所述的VCO单元的第二输入端和第37个所述的VCO单元的第二输出端连接，第k个所述的VCO单元的第一输出端和第k+1个所述的VCO单元的第一输入端连接，第k个所述的VCO单元的第二输出端和第k+1个所述的VCO单元的第二输入端连接，k=1，2，…，36；每个所述的VCO单元均包括第十九PMOS管、第二十PMOS管、第十八NMOS管和第十九NMOS管，所述的第十九PMOS管的源极和所述的第二十PMOS管的源极连接且其连接端为所述的VCO单元的电源端，所述的第十九PMOS管的栅极、所述的第二十PMOS管的漏极和所述的第十九NMOS管的漏极连接且其连接端为所述的VCO单元的第一输出端，所述的第十九PMOS管的漏极、所述的第二十PMOS管的栅极和所述的第十八NMOS管的漏极连接且其连接端为所述的VCO单元的第二输出端，所述的第十八NMOS管的栅极为所述的VCO单元的第一输入端，所述的第十九NMOS管的栅极为所述的VCO单元的第二输入端，所述的第十八NMOS管的源极和所述的第十九NMOS管的源极均接地。

3.根据权利要求1所述的一种基于电压比较器的老化检测传感器，其特征在于所述的老化检测电路包括第二十一PMOS管、第二十二PMOS管、第二十NMOS管、第二十一NMOS管、第二十二NMOS管、第一反相器、第二反相器、第三反相器和第一二输入与门；所述的第一二输入与门具有第一输入端、第二输入端和输出端，所述的第二十一PMOS管的源极和所述的第二十二PMOS管的源极均接入电源，所述的第二十一PMOS管的漏极、所述的第二十NMOS管的漏极、所述的第二十二PMOS管的栅极和所述的第一反相器的输入端连接，所述的第二十二PMOS管的漏极、所述的第一反相器的输出端、所述的第二十二NMOS管的漏极和所述的第二反相器的输入端连接，所述的第二十NMOS管的栅极和所述的第一二输入与门的输出端连接，所述的第二十NMOS管的源极和所述的第二十一NMOS管的漏极连接，所述的第二十一NMOS管的源极和所述的第二十二NMOS管的源极均接地，所述的第二十二NMOS管的栅极、所述的第二反相器的输出端和所述的第三反相器的输入端连接，所述的第三反相器的输出端为所述的老化检测电路的输出端，所述的第一二输入与门的第一输入端、所述的第二十一PMOS管的栅极和所述的第二十一NMOS管的栅极连接且其连接端为所述的老化检测电路的第一输入端，所述的第一二输入与门的第二输入端为所述的老化检测电路的第二输入端。

4.根据权利要求1所述的一种基于电压比较器的老化检测传感器，其特征在于所述的串行数据检测器包括第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管、第三十PMOS管、第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四PMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三十一NMOS管、第三十二NMOS管、第三十三NMOS管、第三十四NMOS管、第二二输入与门、第三二输入与门、第四二输入与门、第一二输入与非门、第二二输入与非门、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第十三反相器、第十四反相器和第十五反相器；

所述的第二二输入与门、所述的第三二输入与门、所述的第四二输入与门、所述的第一二输入与非门和所述的第二二输入与非门均具有第一输入端、第二输入端和输出端，所述的第二十三PMOS管的源极、所述的第二十四PMOS管的源极、所述的第二十九PMOS管的源极和所述的第三十PMOS管的源极均接入电源，所述的第二十三PMOS管的栅极、所述的第二十九PMOS管的栅极、所述的第二十四NMOS管的栅极、所述的第三十NMOS管的栅极、所述的第三十一NMOS管的栅极、所述的第十反相器的输出端、所述的第三十三NMOS管的栅极、所述的第三十二PMOS管的栅极和所述的第三十四PMOS管的栅极连接，所述的第二十三PMOS管的漏极和所述的第二十五PMOS管的源极连接，所述的第二十四PMOS管的栅极、所述的第四反相器的输出端、所述的第三十一PMOS管的漏极、所述的第三十一NMOS管的漏极和所述的第二十六NMOS管的栅极连接，所述的第二十四PMOS管的漏极和所述的第二十六PMOS管的源极连接，所述的第二十五PMOS管的栅极、所述的第二十三NMOS管的栅极和所述的第二二输入与门的输出端连接，所述的第二十五PMOS管的漏极、所述的第二十三NMOS管的漏极、所述的第二十六PMOS管的漏极、所述的第二十四NMOS管的漏极和所述的第四反相器的输入端连接，所述的第二十六PMOS管的栅极、所述的第二十五NMOS管的栅极、所述的第二十七NMOS管的栅极、所述的第二十八PMOS管的栅极、所述的第三十一PMOS管的栅极、所述的第九反相器的输出端、所述的第十反相器的输入端、所述的第三十三PMOS管的栅极、所述的第三十二NMOS管的栅极和所述的第三十四NMOS管的栅极连接，所述的第二十七PMOS管的栅极、所述的第二十九NMOS管的栅极和所述的第三二输入与门的输出端连接，所述的第二十七PMOS管的源极和所述的第二十九PMOS管的漏极连接，所述的第二十七PMOS管的漏极、所述的第二十九NMOS管的漏极、所述的第三十NMOS管的漏极、所述的第二十八PMOS管的漏极和所述的第十二反相器的输入端连接，所述的第二十八PMOS管的源极和所述的第三十PMOS管的漏极连接，所述的第三十PMOS管的栅极、所述的第十二反相器的输出端、所述的第二十八NMOS管的栅极、所述的第三十三NMOS管的漏极和所述的第三十三PMOS管的漏极连接，所述的第三十一PMOS管的源极、所述的第三十一NMOS管的源极、所述的第三十二PMOS管的漏极、所述的第三十二NMOS管的漏极和所述的第五反相器的输入端连接，所述的第三十二PMOS管的源极、所述的第三十二NMOS管的源极、所述的第六反相器的输出端和所述的第七反相器的输入端连接，所述的第三十三PMOS管的源极、所述的第三十三NMOS管的源极、所述的第三十四NMOS管的漏极、所述的第三十四PMOS管的漏极和所述的第十三反相器的输入端连接，所述的第三十四PMOS管的源极、第三十四NMOS管的源极、所述的第十四反相器的输出端和所述的第十五反相器的输入端连接，所述的第二十三NMOS管的源极和所述的第二十五NMOS管的漏极连接，所述的第二十四NMOS管的源极和所述的第二十六NMOS管的漏极连接，所述的第二十五 NMOS管的源极、所述的第二十六NMOS管的源极、所述的第二十七NMOS管的源极和所述的第二十八NMOS管的源极均接地，所述的第二十七NMOS管的漏极和所述的第二十九NMOS管的源极连接，所述的第二十八NMOS管的漏极和所述的第三十NMOS管的源极连接，所述的第一二输入与非门的第一输入端、所述的第八反相器的输出端和所述的第四二输入与门的第一输入端连接，所述的第一二输入与非门的第二输入端、所述的第二二输入与非门的第二输入端和所述的第十五反相器的输出端连接，所述的第一二输入与非门的输出端和所述的第二二输入与门的第二输入端连接，所述的第二二输入与非门的第一输入端和所述的第七反相器的输出端连接，所述的第二二输入与非门的输出端和所述的第三二输入与门的第二输入端连接，所述的第二二输入与门的第一输入端和所述的第三二输入与门的第一输入端连接且其连接端为所述的串行数据检测器的第一输入端，所述的第四二输入与门的第二输入端和所述的第十一反相器的输出端连接，所述的第四二输入与门的输出端为所述的串行数据检测器的输出端，所述的第五反相器的输出端、所述的第六反相器的输入端和所述的第八反相器的输入端连接，所述的第九反相器的输入端为所述的串行数据检测器的第二输入端，所述的第十一反相器的输入端、所述的第十三反相器的输出端和所述的第十四反相器的输入端连接。

5.根据权利要求1所述的一种基于电压比较器的老化检测传感器，其特征在于所述的拍频器包括延迟链、第十六反相器和第一二输入或非门，所述的第一二输入或非门具有第一输入端、第二输入端和输出端，所述的延迟链的输入端和所述的第一二输入或非门的第一输入端连接且其连接端为所述的拍频器的输入端，所述的延迟链的输出端和所述的第一二输入或非门的第二输入端连接，所述的第一二输入或非门的输出端和所述的第十六反相器的输入端连接，所述的第十六反相器的输出端为所述的拍频器的输出端，所述的延迟链由40个反相器串联形成，其中第1个反相器的输入端为所述的延迟链的输入端，第40个反相器的输出端为所述的延迟链的输出端。

6.根据权利要求1所述的一种基于电压比较器的老化检测传感器，其特征在于所述的8位计数器包括第十七反相器、第十八反相器、第十九反相器、第二十反相器、第二十一反相器、第二十二反相器、第二十三反相器、第二十四反相器、第一D触发器、第二D触发器、第三D触发器、第四D触发器、第五D触发器、第六D触发器、第七D触发器和第八D触发器；所述的第一D触发器、所述的第二D触发器、所述的第三D触发器、所述的第四D触发器、所述的第五D触发器、所述的第六D触发器、所述的第七D触发器和所述的第八D触发器均具有时钟端、输入端、输出端和复位端，所述的第一D触发器、所述的第二D触发器、所述的第三D触发器、所述的第四D触发器、所述的第五D触发器、所述的第六D触发器、所述的第七D触发器和所述的第八D触发器的复位端连接且其连接端为所述的8位计数器的复位端；所述的第一D触发器的时钟端为所述的8位计数器的输入端，所述的第一D触发器的输入端和所述的第十七反相器的输出端连接，所述的第一D触发器的输出端、所述的第十七反相器的输入端和所述的第二D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第1位；所述的第二D触发器的输入端和所述的第十八反相器的输出端连接，所述的第二D触发器的输出端、所述的第十八反相器的输入端和所述的第三D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第2位；所述的第三D触发器的输入端和所述的第十九反相器的输出端连接，所述的第三D触发器的输出端、所述的第十九反相器的输入端和所述的第四D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第3位；所述的第四D触发器的输入端和所述的第二十反相器的输出端连接，所述的第四D触发器的输出端、所述的第二十反相器的输入端和所述的第五D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第4位；所述的第五D触发器的输入端和所述的第二十一反相器的输出端连接，所述的第五D触发器的输出端、所述的第二十一反相器的输入端和所述的第六D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第5位；所述的第六D触发器的输入端和所述的第二十二反相器的输出端连接，所述的第六D触发器的输出端、所述的第二十二反相器的输入端和所述的第七D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第6位；所述的第七D触发器的输入端和所述的第二十三反相器的输出端连接，所述的第七D触发器的输出端、所述的第二十三反相器的输入端和所述的第八D触发器的时钟端连接且其连接端为所述的8位计数器的8位并行数据输出端的第7位；所述的第八D触发器的输入端和所述的第二十四反相器的输出端连接，所述的第二十四反相器的输入端和所述的第八D触发器的输出端连接且其连接端为所述的8位计数器的8位并行数据输出端的第8位。

7.根据权利要求1所述的一种基于电压比较器的老化检测传感器，其特征在于所述的控制电路模块包括用于产生老化电压信号VDC的第一直流电源、用于产生基准电压信号VDD的第二直流电源和用于产生参考电压信号VREF的脉冲电源。

Images