CN111366788A - 芯片电阻检测装置和芯片器件 - Google Patents

Abstract

本发明涉及一种芯片电阻检测装置和芯片器件，该装置包括电流产生电路、电压比较电路和输出转换电路：电流产生电路用于连接外接电阻，产生基准电流；基准电流为被测芯片器件的带隙参考电压与外接电阻的阻值之比。电压比较电路电流输入端连接电流产生电路的电流输出端，用于产生与基准电流对应的测试电压，并输出测试电压与带隙参考电压的比较结果。输出转换电路输入端连接电压比较电路的输出端，用于将比较结果转为数字信号输出至芯片器件的数字电路。通过电流产生电路、电压比较电路和输出转换电路的设计，内部电阻检测过程通过外接电阻产生基准电流，检测过程无需引入芯片器件内部的参考时钟与寄存器电路，达到大幅降低检测功耗的目的。

Description

芯片电阻检测装置和芯片器件

技术领域

本发明涉及电阻检测技术领域，特别是涉及一种芯片电阻检测装置和芯片器件。

背景技术

电阻检测技术常会应用到各类芯片器件上的电阻实际阻值的检测，例如但不限于ADC(Analog-to-digital converter，模拟数字转换器)和PLL(Phase Locked Loop，锁相环)等芯片器件。由于芯片生产工艺的局限和受温度的影响，芯片上的电阻等无源元件的精度较低，例如电阻的实际阻值通常相对其标称值要变化20％，甚至更多。因此，设计人员无法准确获知芯片内的电阻的实际阻值，以使之与标称值相等，进而保证芯片上电路的性能。

为了获知芯片内的电阻的实际阻值，传统的电阻检测技术是设计专门的电阻检测装置，并使用基准电阻和引入芯片内部参考时钟与寄存器电路，对芯片的内部电阻进行测试。然而，在实现发明过程中，发明人发现。传统的电阻检测技术至少存在着检测功耗较大的问题。

发明内容

基于此，有必要提供一种可以大幅降低检测功耗的芯片电阻检测装置。

为了实现上述目的，本发明实施例采用以下技术方案：

本发明实施例提供一种芯片电阻检测装置，包括：

电流产生电路，用于连接外接电阻，产生基准电流；基准电流为被测芯片器件的带隙参考电压与外接电阻的阻值之比；

电压比较电路，电流输入端连接电流产生电路的电流输出端，用于产生与基准电流对应的测试电压，并输出测试电压与带隙参考电压的比较结果；

输出转换电路，输入端连接电压比较电路的输出端，用于将比较结果转为数字信号输出至芯片器件的数字电路。

在其中一个实施例中，电压比较电路包括电阻网络单元和比较器；

电阻网络单元的输入端分别连接电流产生电路的电流输出端和比较器的正相输入端，电阻网络单元的输出端接地，比较器的反相输入端用于接入带隙参考电压，比较器的输出端连接输出转换电路的输入端。

在其中一个实施例中，电阻网络单元包括第一电阻网络和第一开关组；第一电阻网络包括依次串联的N个电阻R0，第一开关组包括与电阻R0一一对应的N个选通开关K1，N为大于或等于2的正整数；

第一电阻网络的输入端分别连接电流产生电路的电流输出端和比较器的正相输入端，第一电阻网络的输出端接地；

各选通开关K1一端均连接至第一电阻网络的输入端，各选通开关K1的另一端分别连接至相应电阻R0的输出端。

在其中一个实施例中，电阻网络单元还包括第二电阻网络和第二开关组；第二电阻网络包括M个依次串联的子网络，任一子网络均包括并联的若干电阻R1，第二开关组包括与子网络一一对应的M个选通开关K2，M为大于或等于1的正整数；

第二电阻网络的输入端连接第一电阻网络的输出端，第二电阻网络的输出端接地，各选通开关K2分别与相应子网络的电阻R1并联。

在其中一个实施例中，电阻网络单元还包括接地电阻R2，第二电阻网络的输出端通过接地电阻R2接地；各子网络中并联的电阻R1的数量不相同；选通开关K1为场效应管或开关三极管，选通开关K2为场效应管或开关三极管。

在其中一个实施例中，电流产生电路包括运算放大器、电流镜MP0、电流镜MP2、电流镜MP1和电流镜MP3和ESD保护电路；

运算放大器的反相输入端用于接入带隙参考电压，运算放大器的输出端分别连接电流镜MP0和电流镜MP2的栅极；

电流镜MP0和电流镜MP2的源极分别用于连接供电源，电流镜MP0的漏极连接电流镜MP1的源极，电流镜MP2的漏极连接电流镜MP3的源极；

电流镜MP1和电流镜MP3的栅极分别连接运算放大器的正相输入端，电流镜MP1的漏极用于接入外接电阻，电流镜MP3的漏极连接电压比较电路的电流输入端；

ESD保护电路并联在电流镜MP1的栅极和漏极之间，用于对电流镜MP1进行过压保护。

在其中一个实施例中，ESD保护电路包括保护电阻Rs和二级ESD保护管Q；二级ESD保护管Q为二极管或场效应管MN；

保护电阻Rs的一端连接电流镜MP1的栅极，保护电阻Rs的另一端连接电流镜MP1的漏极；

二级ESD保护管Q的负端连接保护电阻Rs的一端，二级ESD保护管Q的正端接地。

在其中一个实施例中，输出转换电路包括电流镜MP4、电流镜MP5、电流镜MP6、电流镜MN1、电流镜MN2和电流镜MN3；

电流镜MP4、电流镜MP5和电流镜MP6的集电极分别用于接入数模转换参考电压，电流镜MP4和电流镜MN1的栅极相连并连接至电压比较电路的输出端，电流镜MP6和电流镜MN3的漏极相连并用于连接被测芯片的数字电路；

电流镜MP4和电流镜MN1的漏极相连，且分别连接至电流镜MP5和电流镜MN2的栅极，电流镜MP5和电流镜MN2的漏极相连，且分别连接至电流镜MP6和电流镜MN3的栅极；

电流镜MN1、电流镜MN2和电流镜MN3的源极均接地。

在其中一个实施例中，输出转换电路还包括电流镜MN4；

电流镜MN4的源极分别连接电流镜MP4和电流镜MN1的栅极，电流镜MN4的栅极连接电压比较电路的输出端，电流镜MN4的漏极用于接入数模转换参考电压。

另一方面，还提供一种芯片器件，包括上述的芯片电阻检测装置。

上述技术方案中的一个技术方案具有如下优点和有益效果：

上述芯片电阻检测装置和芯片器件，通过电流产生电路、电压比较电路和输出转换电路的设计，电流产生电路外接电阻时产生的基准电流，已消除了寄生电阻带来的误差影响；基准电流输入电压比较电路后产生相应的测试电压，电压比较电路将该测试电压与被测芯片器件的带隙参考电压进行比较，输出的比较结果经过输出转换电路进行数字转换后即可输出给芯片器件的数字电路，从而使得该数字电路可以根据比较结果对应的数字信号输出该芯片器件的内部电阻的实际阻值。如此，内部电阻的检测过程中可通过外接电阻直接产生所需的基准电流，不再需要依赖芯片器件内部的带隙参考电压产生该基准电流，基准电流精度高且没有引入芯片器件内部的参考时钟与寄存器电路，能最大程度地降低检测成本和检测功耗，达到大幅降低检测功耗的目的。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中芯片电阻检测装置的结构示意图；

图2为另一实施例中芯片电阻检测装置的结构示意图；

图3为一实施例中电压比较电路的结构示意图；

图4为另一实施例中电压比较电路的结构示意图；

图5为一实施例中电流产生电路的结构示意图；

图6为另一实施例中电流产生电路的结构示意图；

图7为一实施例中输出转换电路的结构示意图；

图8为另一实施例中输出转换电路的结构示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。

如图1所示，在一个实施例中提供的一种芯片电阻检测装置100，包括电流产生电路12、电压比较电路14和输出转换电路16。电流产生电路12用于连接外接电阻，产生基准电流；其中，基准电流为被测芯片器件的带隙参考电压与外接电阻的阻值之比。电压比较电路14的电流输入端连接电流产生电路12的电流输出端，用于产生与基准电流对应的测试电压，并输出测试电压与带隙参考电压的比较结果。输出转换电路16输入端连接电压比较电路14的输出端，用于将比较结果转为数字信号输出至芯片器件的数字电路。

可以理解，外接电阻为用于检测芯片器件的内部电阻阻值的外部电阻，可以根据不同芯片器件的内部电阻的标称阻值选接相应阻值的外接电阻。外接电阻的接入方式可与传统电阻检测装置和方法中。外接电阻两端的电压保持与芯片器件内部的带隙参考电压一致，且电流产生电路12在接入外接电阻时，用于根据欧姆定律在外接电阻上产生基准电流。

在传统电阻检测装置和方法中的偏置电流产生电路12，其电路内的运放的正相输入端和电流镜的漏极直接连接。由于连接点至芯片器件的管脚(PAD)之间有一段金属连接线，当该金属连接线较长时，其产生的寄生电阻Rp的量级会达到欧姆量级，因此传统的偏置电流产生电路12产生的基准电流实际为带隙参考电压VREF除以寄生电阻的阻值与外接电阻的阻值之和，从而使得产生的基准电流存在误差。当外接电阻的阻值越小，这种误差就越明显，对芯片器件的内部电阻的阻值检测的误差也就越大。本申请中的外接电阻的接入方式可与传统电阻检测装置和方法中的一致。

在本申请中通过设计的电流产生电路12中考虑了这一寄生电阻的影响，确保产生的基准电流为被测芯片器件的带隙参考电压与外接电阻的阻值之比，避免寄生电阻的影响。例如通过电路设计使得电路内的运放的正相输入端和电流镜直接在芯片器件的PAD头进行连接，使得产生的基准电流为带隙参考电压VREF与外接电阻的阻值之比，不再包含寄生电阻的成分。

施加到电流产生电路12上的基准电压与芯片器件内部的带隙参考电压大小相等，可以采用外部电压源直接提供。电压比较电路14上接入的带隙参考电压为芯片器件内部的带隙参考电压，可以直接从芯片器件上接入。芯片器件的数字电路为芯片器件的控制器电路，承担芯片器件的计算、控制和输入输出等处理器功能，不同类型的芯片器件的数字电路具体实现的功能不同，本说明书中不做具体限定。

具体的，在需要对芯片器件进行内部电阻的检测时，在电流产生电路12上接入外接电阻以从芯片器件外部产生一套不依靠芯片器件内部的带隙参考电压所产生的基准电流。该基准电流输入电压比较电路14后，在电压比较电路14内部的电阻上产生相应压降，即测试电压。该测试电压会被电压比较电路14拿来与芯片器件内部的带隙参考电压进行比较，比较结果以模拟电信号的形式输出。模拟电信号经过输出转换电路16转换为对应的数字信号后送入芯片器件的数字电路，芯片器件的数字电路即可从该数字信号中判断芯片器件的内部电阻的实际阻值大小，确定芯片器件的内部电阻的实际阻值与其标称值之间的差距。同时，由于输出转换电路16的信号转换输出，还可以防止后级电路对前级电路的影响，从而可以起到很好的信号隔离作用。

上述的电压比较电路14，其内部的电阻可以是定值的，也可以是可变阻值的。当接入某个阻值的外接电阻时，可以通过调节电压比较电路14的内部电阻阻值大小，使得电压比较电路14对应输出不同的比较结果，直至输出的比较结果对应为测试电压与芯片器件内部的带隙参考电压相等，芯片器件的数字电路即可对应检测出芯片器件的内部电阻的实际阻值。相应的，可以选择固定电压比较电路14的内部电阻阻值，通过更换不同阻值的外接电阻，也可以使得电压比较电路14对应输出不同的比较结果，直至输出的比较结果对应为测试电压与芯片器件内部的带隙参考电压相等，芯片器件的数字电路即可对应检测出芯片器件的内部电阻的实际阻值。如此，前述两种检测操作方式，前一种检测方式可以快速获得芯片器件的内部电阻的实际阻值与其标称值之间的偏差，后一种检测方式则还可以反过来筛选外接电阻，从而使得上述的芯片电阻检测装置100利用外接电阻并产生相应基准电流的原理，同步产生了装置所需的电流偏置同时，还具备电阻遴选的功能。上述检测过程中，保障了外部产生的基准电流的精度，且没有引入芯片器件的内部参考时钟和寄存器电路，实现了检测的低成本与低功耗效果。

上述芯片电阻检测装置100，通过电流产生电路12、电压比较电路14和输出转换电路16的设计，电流产生电路12外接电阻时产生的基准电流，已消除了寄生电阻带来的误差影响；基准电流输入电压比较电路14后产生相应的测试电压，电压比较电路14将该测试电压与被测芯片器件的带隙参考电压进行比较，输出的比较结果经过输出转换电路16进行数字转换后即可输出给芯片器件的数字电路，从而使得该数字电路可以根据比较结果对应的数字信号输出该芯片器件的内部电阻的实际阻值。如此，内部电阻的检测过程中可通过外接电阻直接产生所需的基准电流，不再需要依赖芯片器件内部的带隙参考电压产生该基准电流，基准电流精度高且没有引入芯片器件内部的参考时钟与寄存器电路，能最大程度地降低检测成本和检测功耗，达到大幅降低检测功耗的目的。

如图2所示，在一个实施例中，电压比较电路14包括电阻网络单元142和比较器144。电阻网络单元142的输入端分别连接电流产生电路12的电流输出端和比较器144的正相输入端，电阻网络单元142的输出端接地。比较器144的反相输入端用于接入带隙参考电压，比较器144的输出端连接输出转换电路16的输入端。

可以理解，电压比较电路14内部供包括两个电路组成部分，其中，电阻网络单元142为若干电阻串联和/或并联构成的电阻网络，电阻网络单元142用于接入电流产生电路12产生的基准电流后产生对应的压降，也即产生对应的测试电压以施加到比较器144的正相输入端。电阻网络单元142接入的电阻阻值可以是固定的，也可以是多档阻值可调的，电阻网络单元142的总阻值(或最大阻值)大小，具体可以根据具备被测的芯片器件的内部电阻的实际阻值预估情况确定，只要能够满足芯片器件的内部电阻阻值检测需要即可。

比较器144为电压比较器CMP(comparator)，可以是本领域中各型电压比较器144，具体可以根据足芯片器件的内部电阻阻值检测需要和/或芯片电阻检测装置100的设计规格(如成本和体积大小等)进行选择。

具体的，电流产生电路12产生的基准电流经过电阻网络单元142而产生对应的压降，该压降即为比较器144正相输入端输入的测试电压，在比较器144上与反相输入端的带隙参考电压进行比较。当测试电压与带隙参考电压相等时，比较器144的输出将会发生翻转输出对的比较结果，该比较结果经过输出转换电路16进行电平转换后送入芯片器件的数字电路进行处理，以确定芯片器件的内部电阻的实际阻值与其标称值之间的偏差。

通过采用电阻网络单元142和比较器144，与电流产生电路12和输出转换电路16协调工作，可以实现测试电压与芯片器件内部的带隙参考电压的比较输出，以获取芯片器件准确的内部电阻的阻值，而不需要引入芯片器件的内部参考时钟和寄存器电路，电路结构简单、检测功耗得到有效的大幅降低。

如图3所示，在一个实施例中，电阻网络单元142包括第一电阻网络1422和第一开关组1424。第一电阻网络1422包括依次串联的N个电阻R0，第一开关组1424包括与电阻R0一一对应的N个选通开关K1；其中，N为大于或等于2的正整数。第一电阻网络1422的输入端分别连接电流产生电路12的电流输出端和比较器144的正相输入端，第一电阻网络1422的输出端接地。各选通开关K1一端均连接至第一电阻网络1422的输入端，各选通开关K1的另一端分别连接至相应电阻R0的输出端。

需要说明的是，图3中所示的仅为其中一种第一电阻网络1422结构的电路示例，实际应用中串联的电阻R0的数量可以是两个，也可以是三个及以上，具体接入的电阻R0的数量可以根据芯片器件的内部电阻阻值检测需要来确定。选通开关K1可以是手动操作的机械开关，也可以是电控开关，用于分别实现各相应电阻R0的接入与短路控制，从而改变第一电阻网络1422的总接入阻值，实现测试电压大小的调整。

具体的，基准电流IB输入后，通过选通不同的选通开关K1，可以产生不同的测试电压施加到比较器144上的正相输入端，用于与比较器144的反相输入端的带隙参考电压进行比较。当测试电压和带隙参考电压相等时，比较器144产生翻转而输出对应的比较结果(输出信号)。通过选通开关K1接入的电阻R0的总阻值即可获得外接电阻与芯片器件的内部电阻之间的真实阻值偏差。此时，外接电阻和第一电阻网络1422上通过选通开关K1接入的实际阻值对应的比较结果，即可准确反映芯片器件的内部电阻。

通过采用上述的第一电阻网络1422和第一开关组1424构成电阻可调节的电压比较电路14设计，可以有效实现芯片器件的内部电阻的准确检测，且检测适应性较强，可以支持不同内部电阻大小的芯片器件的检测以及不同阻值大小的外接电阻的遴选。

如图4所示，在一个实施例中，电阻网络单元142还包括第二电阻网络1426和第二开关组1428。第二电阻网络1426包括M个依次串联的子网络，任一子网络均包括并联的若干电阻R1。第二开关组1428包括与子网络一一对应的M个选通开关K2，M为大于或等于1的正整数。第二电阻网络1426的输入端连接第一电阻网络1422的输出端，第二电阻网络1426的输出端接地。各选通开关K2分别与相应子网络的电阻R1并联。

可以理解，在本实施例中，电阻R1可以与第一电阻网络1422中采用的电阻R0(阻值和/或类型)相同(芯片版图布局更高效)，也可以与电阻R0不相同；各电阻R1之间可以是相同阻值的电阻，也可以是阻值不同的电阻。每个子网络中并联的电阻R1的数量可以相同也可以不相同，各子网络中并联的电阻R1的具体数量可以根据芯片器件的内部电阻阻值检测需要来确定，只要能够使得测试电压与被检测的芯片器件的带隙参考电压相等，以获取芯片器件准确的内部电阻的阻值即可。需要说明的是，图4中所示的仅为其中一种第一电阻网络1422和第二电阻网络1426结构的电路示例，而不是唯一电路结构设计，本领域技术人员可以在本申请的设计精神指导下进行适当的器件拓展或缩减，以满足不同内部电阻阻值的芯片器件的检测需要。

选通开关K2可以是手动操作的机械开关，也可以是电控开关，用于分别实现各相应子网络的接入与短路控制，从而改变第二电阻网络1426的总接入阻值，配合第一电阻网络1422实现测试电压大小的调整。

具体的，在本实施例中，上述的第一电阻网络1422和第一开关组1424可以作为粗调部分，而第二电阻网络1426和第二开关组1428则可以作为细调部分。测试时，可以通过先分别选通各选通开关K1，从比较器144的输出翻转情况初步确定芯片器件的内部电阻的实际阻值范围。当选通某个选通开关K1对应的第一电阻网络1422的总阻值，为外接电阻的阻值与芯片器件的内部电阻的实际阻值之间偏差最小值时，进一步分别尝试选通各选通开关K2进行细调，直至比较器144上的测试电压和带隙参考电压相等而产生输出翻转；这时选通的选通开关K1和选通开关K2对应的两个电阻网络的总阻值即准确反映外接电阻与芯片器件的内部电阻之间的真实阻值偏差，对应的比较结果经过电平转换送入芯片器件的数字电路，数字电路即可获知芯片器件的内部电阻在当前检测时的实际阻值大小。

通过采用上述的第一电阻网络1422和第一开关组1424，以及第二电阻网络1426和第二开关组1428的多级设计结构，可以实现更精确的芯片器件的内部电阻的检测，而且更能适应芯片器件在不同使用时期下内部电阻的实际阻值变化检测；当固定两个电阻网络的总阻值时，反过来则可以实现不同阻值的外接电阻的精确遴选。

如图4所示，在一个实施例中，电阻网络单元142还包括接地电阻R2。第二电阻网络1426的输出端通过接地电阻R2接地。各子网络中并联的电阻R1的数量不相同。

可以理解，接地电阻R2的阻值大于电阻R0的阻值，通常但不限于选取接地电阻R2的阻值为12倍R0的阻值，即可实现整个电路的可靠与安全接地。本领域技术人员可以理解，接地电阻还可以采用电阻网络的形式设置，例如采用若干电阻通过串联和/并联的方式构成一个接地电阻网络，具体可以根据电压比较电路14的接地可靠性需要确定，只要能够有效提供所需的接地保护即可。通过接地电阻R2的设置，可以大幅提高整个电压比较电路14的可靠性和安全性，从而达到更好地提升整个芯片电阻检测装置100的可靠性的效果。

在一个实施例中，阻值R0可以是20KΩ的电阻，阻值R1与阻值R0相同。可以理解，在上述实施例中，阻值R0例如是20KΩ的电阻或者其他阻值的电阻，只要能够达到快速检测内部电阻阻值的效果均可。在本实施例中，两个电阻网络中的电阻均采用同一种阻值的电阻R0，电路设计与制作更高效。

在一个实施例中，如图4所示，选通开关K1为场效应管或开关三极管。选通开关K2为场效应管或开关三极管。

可以理解，在本实施例中，选通开关K1和选通开关K2可以采用同种电控开关，例如均可以是场效应管，或者均可以是开关三极管。如图4所示的是以场效应管作为选通开关K1和K2时的应用示例。这些开关器件的栅极(或基极)可以用于分别接入外部寄存器提供的控制电平(如0或1)，实现选通或关断控制，从而实现电阻网络单元142的阻值调整。如图4所示电路中以场效应管为例。

通过应用上述的场效应管或开关三极管，可以方便地实现电阻网络单元142的阻值调控，提升检测操作的响应速度，提高检测效率。

如图5所示，在一个实施例中，电流产生电路12包括运算放大器、电流镜MP0、电流镜MP2、电流镜MP1和电流镜MP3和ESD保护电路。运算放大器的反相输入端用于接入带隙参考电压，运算放大器的输出端分别连接电流镜MP0和电流镜MP2的栅极。电流镜MP0和电流镜MP2的源极分别用于连接供电源，电流镜MP0的漏极连接电流镜MP1的源极，电流镜MP2的漏极连接电流镜MP3的源极。电流镜MP1和电流镜MP3的栅极分别连接运算放大器的正相输入端。电流镜MP1的漏极用于接入外接电阻。电流镜MP3的漏极连接电压比较电路14的电流输入端。ESD保护电路并联在电流镜MP1的栅极和漏极之间，用于对电流镜MP1进行过压保护。

其中，运算放大器(即AMP)反相输入端用于接入参考电压VREF，该参考电压可以通过外部电压源提供，大小保持与芯片器件内部的带隙参考电压一致。ESD保护电路可以是本领域中常用的各类型ESD保护电路，具体可以根据电流镜MP1的工作环境进行选择，只要能够提供所需的有效保护，避免电流镜MP1出现击穿即可。

可以理解，运算放大器的正相输入端和电流镜MP0直接在芯片器件的PAD头连接，使得电流镜MP0与PAD之间连线的寄生电阻小到可忽略不计，从而保证产生的基准电流不受寄生电阻带来的误差影响，确保芯片器件的内部电阻的阻值检测的精确度。供电源是指各VDD，可以是芯片电阻检测装置100所在的电路基板上的器件电源，也可以是从被测的芯片器件上引出的器件电源，其具体的电压大小可以根据各器件的工作需要进行确定。

具体的，在需要对芯片器件进行内部电阻的检测时，在电流产生电路12上接入外接电阻(即电阻Rext)，通过运算放大器对各电流镜的控制，即可产生所需高精度基准电流IB。基准电流IB从电流镜MP3的漏极送至电压比较电路14进行处理。通过上述的电流产生电路12，即可通过接入外接电阻实现高精度基准电流的产生，还可以通过更换不同阻值的外接电阻，利用芯片电阻检测装置100实现对不同外接电阻的遴选。

如图6所示，在一个实施例中，ESD保护电路包括保护电阻Rs和二级ESD保护管Q。保护电阻Rs的一端连接电流镜MP1的栅极，保护电阻Rs的另一端连接电流镜MP1的漏极。二级ESD保护管Q的负端连接保护电阻Rs的一端，二级ESD保护管Q的正端接地。

可以理解，在本实施例中，提供一种具体的ESD保护电路，其中，二级ESD保护管Q可以是本领域中的各类型具有单向导通功能的半导体管，保护电阻Rs和二级ESD保护管Q共同构成一个两级的ESD保护电路。本领域技术人员可以理解，保护电阻Rs的另一端连接电流镜MP1的漏极是间接连接的，也即通过芯片器件的PAD引脚间接连接电流镜MP1的漏极。保护电阻Rs和二级ESD保护管Q的具体型号和电参数，可以根据电流产生电路12中各器件的工作环境的需要确定。

具体的，当电流产生电路12在工作期间，电流镜MP1栅极和漏极之间若电压过高，则可以直接通过保护电阻Rs和二级ESD保护管Q进行双重的电压泄放，避免电流镜MP1发生击穿。通过上述的两级保护电路设计，可以更加可靠地实现电流产生电路12的器件保护功能，从而进一步提升芯片电阻检测装置100的可靠性。

如图6所示，在一个实施例中，二级ESD保护管Q为二极管或场效应管MN。其中，场效应管MN的漏极连接保护电阻Rs的一端，场效应管MN的栅极和源极相连并接地。

可选的，在本实施例中，可以直接采用二极管作为所需的二级ESD保护管Q，二极管的负极连接至保护电阻Rs的一端，而二极管的负极接地即可。或者可以采用场效应管MN作为所需的二级ESD保护管Q，本领域技术人员可以理解如图6所述的电流产生电路12中，是以N沟通的场效应管MN作为应用示例的，在实际应用中也可以采用P沟道的场效应管并适应性调整接线极性即可。

通过应用二级换或者场效应管MN作为二级ESD保护管Q，电路保护效果较好、可靠性高且成本低，可以有效实现电流产生电路12所需的器件保护效果。

如图7所示，在一个实施例中，输出转换电路16包括电流镜MP4、电流镜MP5、电流镜MP6、电流镜MN1、电流镜MN2和电流镜MN3。电流镜MP4、电流镜MP5和电流镜MP6的集电极分别用于接入数模转换参考电压。电流镜MP4和电流镜MN1的栅极相连并连接至电压比较电路14的输出端。电流镜MP6和电流镜MN3的漏极相连并用于连接被测芯片的数字电路。电流镜MP4和电流镜MN1的漏极相连，且分别连接至电流镜MP5和电流镜MN2的栅极。电流镜MP5和电流镜MN2的漏极相连，且分别连接至电流镜MP6和电流镜MN3的栅极。电流镜MN1、电流镜MN2和电流镜MN3的源极均接地。

其中，上述的电流镜MP4和电流镜MN1为高压管，电流镜MP5、电流镜MP6、电流镜MN2和电流镜MN3则相对的为低压管，从而可以确保整个输出转换电路16的可靠运行并实现对电压比较电路14输出的比较结果进行模数转换。数模转换参考电压是指图7中所示的电压DVDD(即Digital VDD，数字电源)，其可以直接从被测的芯片器件上获取，也可以采用外接的器件电源提供，具体的电压大小可以根据各电流镜的工作需要进行确定。

通过采用上述典型的输出转换电路16结构设计，可以高效地实现对比较结果的模数转换输出，电路结构简单且成本不高，从而还可以降低芯片电阻检测装置100的生产成本并缩小电路体积。

如图8所示，在一个实施例中，输出转换电路16还包括电流镜MN4。电流镜MN4的源极分别连接电流镜MP4和电流镜MN1的栅极，电流镜MN4的栅极连接电压比较电路14的输出端，电流镜MN4的漏极用于接入数模转换参考电压。

可以理解，上述的电流镜MP4和电流镜MN1的栅极可以通过电流镜MN4间接连接电压比较电路14的输出端，通过电流镜MN4的加入，可以在整个芯片检测装置100刚上电启动时提供一个初始化状态，加快装置的电路启动速度，从而达到进一步提升芯片电阻检测效率的目的。

上述芯片电阻检测装置100可以应用于诸如ADC芯片或PLL芯片等芯片器件中，芯片电阻检测装置100可以集成至芯片器件内部使用，也可以与单独集成封装为一个独立检测器件，可以用于检测一种或多种类型的芯片器件的内部电阻阻值，具体的应用设置方式可以根据应用场景的所需进行灵活选择。需要说明的是，上述各实施例的附图中示出的半导体器件类型仅是示意性的，而非唯一限定，如各选通开关、电流镜和ESD保护电路等。本领域技术人员可以理解，半导体器件通常可以包括N沟道和P沟道两种类型，因此可以在本申请的设计精神指导下，根据需要选择采用N沟道或P沟道的器件，也可以实现同等或更优的效果。

在一个实施例中，本申请还提供一种芯片器件，其包括上述的芯片电阻检测装置100。

可以理解，本实施例中的芯片器件可以是但不限于ADC芯片或PLL芯片等芯片器件，这些芯片器件内集成有上述的芯片电阻检测装置100。关于本实施例中的芯片电阻检测装置100的解释说明，可以参照上述关于芯片电阻检测装置100的各实施例的解释说明同理理解，此处不再展开重复赘述。

通过应用上述的芯片电阻检测装置100，芯片器件在进行内部电阻检测时，只需接入外接电阻以产生需要依赖芯片器件的参考时钟和带隙基准电压的基准电流，消除了寄生电阻带来的误差；基准电流输入芯片电阻检测装置100的电压比较电路14后产生相应的测试电压，电压比较电路14将该测试电压与被测芯片器件的带隙参考电压进行比较，输出的比较结果经过输出转换电路16进行数字转换后即可输出给芯片器件的数字电路，从而使得该数字电路可以根据比较结果对应的数字信号输出该芯片器件的内部电阻的实际阻值。

如此，内部电阻的检测过程中可通过外接电阻直接产生所需的基准电流，不再需要依赖芯片器件内部的带隙参考电压产生该基准电流，基准电流精度高且没有引入芯片器件内部的参考时钟与寄存器电路，能最大程度地降低检测成本和检测功耗，达到了大幅降低检测功耗的目的，从而大大提高了芯片器件所在的整个控制器系统的稳定性和可靠性。

在本说明书的描述中，参考术语“其中一个实施例”、“另一实施例”、“一实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片电阻检测装置，其特征在于，包括：

电流产生电路，用于连接外接电阻，产生基准电流；所述基准电流为被测芯片器件的带隙参考电压与所述外接电阻的阻值之比；

电压比较电路，电流输入端连接所述电流产生电路的电流输出端，用于产生与所述基准电流对应的测试电压，并输出所述测试电压与所述带隙参考电压的比较结果；

输出转换电路，输入端连接所述电压比较电路的输出端，用于将所述比较结果转为数字信号输出至所述芯片器件的数字电路。

2.根据权利要求1所述的芯片电阻检测装置，其特征在于，所述电压比较电路包括电阻网络单元和比较器；

所述电阻网络单元的输入端分别连接所述电流产生电路的电流输出端和所述比较器的正相输入端，所述电阻网络单元的输出端接地，所述比较器的反相输入端用于接入所述带隙参考电压，所述比较器的输出端连接所述输出转换电路的输入端。

3.根据权利要求2所述的芯片电阻检测装置，其特征在于，所述电阻网络单元包括第一电阻网络和第一开关组；所述第一电阻网络包括依次串联的N个电阻R0，所述第一开关组包括与所述电阻R0一一对应的N个选通开关K1，N为大于或等于2的正整数；

所述第一电阻网络的输入端分别连接所述电流产生电路的电流输出端和所述比较器的正相输入端，所述第一电阻网络的输出端接地；

各所述选通开关K1一端均连接至所述第一电阻网络的输入端，各所述选通开关K1的另一端分别连接至相应所述电阻R0的输出端。

4.根据权利要求3所述的芯片电阻检测装置，其特征在于，所述电阻网络单元还包括第二电阻网络和第二开关组；所述第二电阻网络包括M个依次串联的子网络，任一所述子网络均包括并联的若干电阻R1，所述第二开关组包括与所述子网络一一对应的M个选通开关K2，M为大于或等于1的正整数；

所述第二电阻网络的输入端连接所述第一电阻网络的输出端，所述第二电阻网络的输出端接地，各所述选通开关K2分别与相应所述子网络的电阻R1并联。

5.根据权利要求4所述的芯片电阻检测装置，其特征在于，所述电阻网络单元还包括接地电阻R2，所述第二电阻网络的输出端通过所述接地电阻R2接地；各所述子网络中并联的所述电阻R1的数量不相同；所述选通开关K1为场效应管或开关三极管，所述选通开关K2为场效应管或开关三极管。

6.根据权利要求1至5任一项所述的芯片电阻检测装置，其特征在于，所述电流产生电路包括运算放大器、电流镜MP0、电流镜MP2、电流镜MP1和电流镜MP3和ESD保护电路；

所述运算放大器的反相输入端用于接入所述带隙参考电压，所述运算放大器的输出端分别连接所述电流镜MP0和所述电流镜MP2的栅极；

所述电流镜MP0和所述电流镜MP2的源极分别用于连接供电源，所述电流镜MP0的漏极连接所述电流镜MP1的源极，所述电流镜MP2的漏极连接所述电流镜MP3的源极；

所述电流镜MP1和所述电流镜MP3的栅极分别连接所述运算放大器的正相输入端，所述电流镜MP1的漏极用于接入所述外接电阻，所述电流镜MP3的漏极连接所述电压比较电路的电流输入端；

所述ESD保护电路并联在所述电流镜MP1的栅极和漏极之间，用于对所述电流镜MP1进行过压保护。

7.根据权利要求6所述的芯片电阻检测装置，其特征在于，所述ESD保护电路包括保护电阻Rs和二级ESD保护管Q；所述二级ESD保护管为二极管或场效应管MN；

所述保护电阻Rs的一端连接所述电流镜MP1的栅极，所述保护电阻Rs的另一端连接所述电流镜MP1的漏极；

所述二级ESD保护管Q的负端连接所述保护电阻Rs的一端，所述二级ESD保护管Q的正端接地。

8.根据权利要求6所述的芯片电阻检测装置，其特征在于，所述输出转换电路包括电流镜MP4、电流镜MP5、电流镜MP6、电流镜MN1、电流镜MN2和电流镜MN3；

所述电流镜MP4、所述电流镜MP5和所述电流镜MP6的集电极分别用于接入数模转换参考电压，所述电流镜MP4和所述电流镜MN1的栅极相连并连接至所述电压比较电路的输出端，所述电流镜MP6和所述电流镜MN3的漏极相连并用于连接所述被测芯片的数字电路；

所述电流镜MP4和所述电流镜MN1的漏极相连，且分别连接至所述电流镜MP5和所述电流镜MN2的栅极，所述电流镜MP5和所述电流镜MN2的漏极相连，且分别连接至所述电流镜MP6和所述电流镜MN3的栅极；

所述电流镜MN1、所述电流镜MN2和所述电流镜MN3的源极均接地。

9.根据权利要求8所述的芯片电阻检测装置，其特征在于，所述输出转换电路还包括电流镜MN4；

所述电流镜MN4的源极分别连接所述电流镜MP4和所述电流镜MN1的栅极，所述电流镜MN4的栅极连接所述电压比较电路的输出端，所述电流镜MN4的漏极用于接入所述数模转换参考电压。

10.一种芯片器件，其特征在于，包括权利要1至9任一项所述的芯片电阻检测装置。

Images