CN111929522A - 状态检测电路及控制检测方法 - Google Patents

Abstract

本发明公开了一种状态检测电路及控制检测方法，状态检测电路包括：IO接口电路，计数电路，分时采样电路；所述计数电路主要用于产生从00到11的计数，并在00到11的四个状态过程中对IO接口电路进行采样控制；所述IO接口电路主要用于在不同的计数状态对电阻的连接信息进行采样，然后转换成逻辑信号输出到所述采样电路中；所述采样电路包括主要用于针对电阻的不同连接的状态，分别进行锁存，然后经过编码，产生内部状态控制信号。本发明的技术方案通过简单的时序控制和电压检测相结合的方式，实现了多达五种不同外接方式的状态检测，省去了比较器的应用，缩小了芯片的面积。

Description

状态检测电路及控制检测方法

技术领域

本发明属于集成电路设计技术领域，涉及一种状态检测电路及控制检测方法。

背景技术

在电子产品中，随着集成化的高度发展，芯片设计希望在同一管脚上通过一些简单的方式来实现不同的控制方式，例如在管脚上接不同阻值的电阻，直接接地，浮空，直接接电源等。传统的检测方式中检测电路面积较大，越来越不适合于集成电路设计的发展需求。

传统控制模式如图1所示，通过外接不同的电阻改变内部电阻节点的分压值，芯片对该节点电压值进行判断，不同的电压值对应不同的工作模式。

内部电路实现如图2所示，通过IO口外部直接接地，接电阻到地，悬空，接电阻到电源，直接接电源等五种不同的外部连接方式，可实现内部五种不同模式的选择。这种检测方式优点是设计结构简单，不需要复杂的时序设计；缺点是IO口需要较多的比较器对不同接法的电压进行比较，耗费了大量的面积资源：五种状态就需要五个比较器，而比较器面积相对较大。

发明内容

本发明的目的在于提供一种状态检测电路及控制检测方法，至少可以实现多种不同外接方式的状态检测，减少芯片的面积。

根据本发明的第一方面，提供一种状态检测电路，包括：

IO接口电路，计数电路，分时采样电路；

所述计数电路主要用于产生从00到11的计数，并在00到11的四个状态过程中对IO接口电路进行采样控制；

所述IO接口电路主要用于在不同的计数状态对电阻的连接信息进行采样，然后转换成逻辑信号输出到所述采样电路中；

所述采样电路包括主要用于针对电阻的不同连接的状态，分别进行锁存，然后经过编码，产生内部状态控制信号。

可选的，所述计数电路包括第一触发器、第二触发器、第一与非门和第二与非门，使能信号PD分别连接第一触发器和第二触发器的reset端，第一与非门的第一输入端连接CLK信号，第二输入端与第二与非门的输出端相连接，第一与非门的输出端输出CKIN并连接第一触发器的clk端，第一触发器的D端与自身Q非端连接，第一触发器的Q端输出控制信号Q0连接第二与非门的第一输入端，第一触发器的Q非端还连接第二触发器的clk端，第二触发器的D端与自身Q非端连接，第二触发器的Q端输出控制信号Q1连接第二与非门的第二输入端。

可选的，所述IO接口电路包括一个与门，一个或门，电阻R0，电阻R1，PMOS管MP，NMOS管MN，下拉电路，施密特触发器SmitH，施密特触发器SmitL，所述与门和或门分别用于产生控制信号SWN和SWP，SWN接至MN的栅极，SWP接至MP的栅极，MP源极接电源电压，漏极接R1的一端，R1的另一端连接至R0的一端，R0的另一端连接至MN的源极，MN漏极接地，IO口连接至R1的另一端，下拉电路输出端连接至R1的另一端，输入端连接至第一与非门的第一输入端，接收第二与非门的输出端输出的检测信号MROK，施密特触发器SmitH和施密特触发器SmitL的输入端连接至R1的另一端，分别输出信号VH和VL。

可选的，所述采样电路包括第一或非门，第二或非门，第三触发器、第四触发器、第五触发器和第六触发器，所述第一或非门的第一输入端接SWP，第二输入端接CKIN，输出端连接第三触发器和第四触发器的clk端，第二或非门的第一输入端接SWN_N，第二输入端接CKIN，输出端连接第五触发器和第六触发器的clk端，第三触发器、第四触发器、第五触发器和第六触发器的reset端接至使能信号PD，第三触发器和第五触发器的D端连接信号VH，第四触发器和第六触发器的D端连接信号VL，第三触发器、第四触发器、第五触发器和第六触发器的Q端和Q非端连接至逻辑转换电路进行编码，产生内部状态控制信号，输出到后续其他电路中，控制后续其他电路的工作状态。

可选的，施密特触发器对可以由反相器，比较器等进行替代。

根据本发明的第二方面，提供一种控制检测方法，包括：

当使能信号PD使能后，计数器开始计数，控制信号Q1Q0从00开始计数，当Q1Q0=01时，MP打开，MN关闭，此时采样电阻R1与外部连接之间的信息，锁存到PH0_DATA中；当Q1Q0=10时，MP关闭，MN打开，此时采样电阻R0与外部连接之间的信息，锁存到PH1_DATA中，当Q1Q0=11时，MROK变低，此时关闭计数器，将IO口下拉到地。

可选的，采样电阻R1与外部连接之间的信息包括检测IO通过电阻R1接地的状态；采样电阻R0与外部连接之间的信息包括检测IO通过电阻R0接电源的状态。

可选的，若Q1Q0=01时，VH=0，VL=0，PH0_DATA采样保存信号为PH0H=0，PH0L=0；若Q1Q0=10时，VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0；则IO口直接接地。

可选的，若Q1Q0=01时，MP打开，VH=0，VL=1，PH0_DATA采样保存信号为PH0H=0，PH0L=1；若Q1Q0=10时，MN打开，IO下拉到地，VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0；则IO口接外部电阻后接地。

可选的，若Q1Q0=01时，MP打开，IO上拉到电源，VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；若Q1Q0=10时，MN打开，IO下拉到地，VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0；则IO口悬空。

可选的，若Q1Q0=01时，MP打开，IO上拉到电源，VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；若Q1Q0=10时，MN打开，VH=0，VL=1，PH1_DATA采样保存信号为PH1H=0，PH1L=1；则IO口接外部电阻后接电源。

可选的，若Q1Q0=01时，VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；若Q1Q0=10时，VH=1，VL=1，PH1_DATA采样保存信号为PH1H=1，PH1L=1；则IO口直接接电源。

相对于现有技术，本发明的技术方案通过简单的时序控制和电压检测相结合的方式，实现了多达五种不同外接方式的状态检测，省去了比较器的应用，大大缩小了芯片的面积；同时芯片中存在状态锁存，提升了IO口状态的抗干扰能力和鲁棒性。

附图说明

图1是一种常见的控制模式的示意图。

图2是一种常见的状态检测所用的内部电路的示意图。

图3是本发明一实施例中一种状态检测电路的示意图。

图4是本发明一实施例中控制检测方法的工作时序图。

图5是本发明一实施例中IO接地的示意图。

图6是本发明一实施例中IO接电阻到地的示意图。

图7是本发明一实施例中IO悬空的示意图。

图8是本发明一实施例中IO接电阻到电源的示意图。

图9是本发明一实施例中IO接电源的示意图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本发明而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本发明各项权利要求所要求保护的技术方案。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。

实施例1

本实施例1提供一种状态检测电路，下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。所述状态检测电路，包括：

IO接口电路，计数电路，分时采样电路；

所述计数电路主要用于产生从00到11的计数，并在00到11的四个状态过程中对IO接口电路进行采样控制；

所述IO接口电路主要用于在不同的计数状态对电阻的连接信息进行采样，然后转换成逻辑信号输出到所述采样电路中；

所述采样电路包括主要用于针对电阻的不同连接的状态，分别进行锁存，然后经过编码，产生内部状态控制信号。

由此，本发明提出的状态检测电路为实现多种不同外接方式的状态检测，降低芯片面积提供了理论和结构上的保障。

实施例2

本实施例2可以是在实施例1的基础上进一步完善，相同或相似部分省略其描述。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。具体的，如图3所示，本实施例包括：

所述计数电路包括第一触发器、第二触发器、第一与非门和第二与非门，使能信号PD分别连接第一触发器和第二触发器的reset端，第一与非门的第一输入端连接CLK信号，第二输入端与第二与非门的输出端相连接，第一与非门的输出端输出CKIN并连接第一触发器的clk端，第一触发器的D端与自身Q非端连接，第一触发器的Q端输出控制信号Q0连接第二与非门的第一输入端，第一触发器的Q非端还连接第二触发器的clk端，第二触发器的D端与自身Q非端连接，第二触发器的Q端输出控制信号Q1连接第二与非门的第二输入端。

所述IO接口电路包括一个与门，一个或门，电阻R0，电阻R1，PMOS管MP，NMOS管MN，下拉电路，施密特触发器SmitH，施密特触发器SmitL，所述与门和或门分别用于产生控制信号SWN和SWP，SWN接至MN的栅极，SWP接至MP的栅极，MP源极接电源电压，漏极接R1的一端，R1的另一端连接至R0的一端，R0的另一端连接至MN的源极，MN漏极接地，IO口连接至R1的另一端，下拉电路输出端连接至R1的另一端，输入端连接至第一与非门的第一输入端，接收第二与非门的输出端输出的检测信号MROK，施密特触发器SmitH和施密特触发器SmitL的输入端连接至R1的另一端，分别输出信号VH和VL。

所述采样电路包括第一或非门，第二或非门，第三触发器、第四触发器、第五触发器和第六触发器，所述第一或非门的第一输入端接SWP，第二输入端接CKIN，输出端连接第三触发器和第四触发器的clk端，第二或非门的第一输入端接SWN_N（本发明中“_N”表示“非”），第二输入端接CKIN，输出端连接第五触发器和第六触发器的clk端，第三触发器、第四触发器、第五触发器和第六触发器的reset端接至使能信号PD，第三触发器和第五触发器的D端连接信号VH，第四触发器和第六触发器的D端连接信号VL，第三触发器、第四触发器、第五触发器和第六触发器的Q端和Q非端连接至逻辑转换电路进行编码，产生内部状态控制信号。

逻辑转换电路作用是将PH0H，PH0L，PH1H，PH1L等不同的信号转换成不同的内部电路控制信号Q<0:2>（亦可写作Q0Q2，Q2为逻辑转换后获得的控制信号），Q<0:2>输出到后续其他电路中，控制后续其他电路的工作状态。

实施例3

本实施例3可以是在实施例1或实施例2的基础上进一步完善，相同或相似部分省略其描述。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。具体的，本实施例中采用反相器或者比较器替代施密特触发器对IO口电压进行采样。

在采用比较器时，可以是比较器的一端连接一固定参考电压，另一端连接R1的另一端，如此两个比较器实现施密特触发器SmitH，施密特触发器SmitL的替换。

在采用反相器时，直接替换施密特触发器SmitH，施密特触发器SmitL即可。

实施例4

本实施例4可以是在实施例1、实施例2或实施例3的基础上进一步实现，也可以不局限于本发明所记载的状态检测电路。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。具体的，可参考图3和图4，本实施例包括：

一种控制检测方法，包括：

当使能信号PD使能后，计数器开始计数，控制信号Q1Q0（亦可写作Q<1:0>，表示控制信号Q1和控制信号Q0，是控制信号Q1和控制信号Q0组合在一起的简写）从00开始计数，当Q1Q0=01时，MP打开，MN关闭，此时采样电阻R1与外部连接之间的信息，锁存到PH0_DATA中，PH0_DATA包括PH0H，PH0H_N，PH0L，PH0L_N；当Q1Q0=10时，MP关闭，MN打开，此时采样电阻R0与外部连接之间的信息，锁存到PH1_DATA中，PH1_DATA包括PH1H，PH1H_N，PH1L，PH1L_N，当Q1Q0=11时，MROK变低，此时关闭计数器，将IO口下拉到地。

具体的，采样电阻R1与外部连接之间的信息包括检测IO通过电阻R1接地的状态；采样电阻R0与外部连接之间的信息包括检测IO通过电阻R0接电源的状态。

实施例5

本实施例提供一种控制检测方法，可以是在实施例4的基础上进一步实现。具体的，本实施例的方法包括：

若Q1Q0=01时，VH=0，VL=0，PH0_DATA采样保存信号为PH0H=0，PH0L=0；若Q1Q0=10时，VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0；则IO口直接接地；

若Q1Q0=01时，MP打开，VH=0，VL=1，PH0_DATA采样保存信号为PH0H=0，PH0L=1；若Q1Q0=10时，MN打开，IO下拉到地，VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0；则IO口接外部电阻后接地；

若Q1Q0=01时，MP打开，IO上拉到电源，VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；若Q1Q0=10时，MN打开，IO下拉到地，VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0；则IO口悬空；

若Q1Q0=01时，MP打开，IO上拉到电源，VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；若Q1Q0=10时，MN打开，VH=0，VL=1，PH1_DATA采样保存信号为PH1H=0，PH1L=1；则IO口接外部电阻后接电源；

若Q1Q0=01时，VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；若Q1Q0=10时，VH=1，VL=1，PH1_DATA采样保存信号为PH1H=1，PH1L=1；则IO口直接接电源。

假设电阻R0和R1相同且电阻值为100kΩ，外部IO五种连接方式为直接接地，接100kΩ电阻到地，浮空，接100kΩ电阻到电源，直接接电源；SmitH翻转电压为0.8VDD（输入小于0.8VDD时，输出为低电平；输入大于0.8VDD时，输出为高电平；VDD为电源电压），SmitL翻转电压0.2VDD（输入小于0.2VDD时，输出为低电平；输入大于0.2VDD时，输出为高电平）。

则有：

（1）IO接地

如图5所示，IO接地时，IO口的电压VIO始终为0，当Q1Q0=01时，MP打开，MN关闭，VIO=0，则VH=0，VL=0，PH0_DATA采样保存信号为PH0H=0，PH0L=0；当Q1Q0=10时，VIO仍为0，则VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0。

（2）IO接100kΩ电阻到地

如图6所示，IO口接R2（例如为100kΩ）到地时，当Q1Q0=01时，MP打开，MN关闭，则VIO电压为R1和外接的R2到地的电阻分压，若R1和R2相同，则VIO为VDD/2，则VH=0，VL=1，PH0_DATA采样保存信号为PH0H=0，PH0L=1；当Q1Q0=10时，MN打开，MP关闭，IO下拉到地，VIO为0，则VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0。

（3）IO悬空

如图7所示，IO悬空时，当Q1Q0=01时，MP打开，MN关闭，则IO上拉到电源，VIO=VDD，则VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；当Q1Q0=10时，MN打开，MP关闭，IO下拉到地，VIO=0，则VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0。

（4）IO接100kΩ电阻到电源

如图8所示，IO接100kΩ电阻到电源时，即R2=100kΩ，Q1Q0=01时，MP打开，MN关闭，IO上拉到电源，VIO为VDD，则VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；Q1Q0=10时，MN打开，MP关闭，IO分压电压为内部R0和外接R2到电源的电阻分压，若R2和R0相同，VIO=VDD/2，则VH=0，VL=1，PH1_DATA采样保存信号为PH1H=0，PH1L=1。

（5）IO接电源

如图9所示，IO接电源时，当Q1Q0=01时，MP打开，MN关闭，VIO直接被拉到VDD，则VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；Q1Q0=10时，同样VIO被拉到VDD，则VH=1，VL=1，PH1_DATA采样保存信号为PH1H=1，PH1L=1。

可知上述五种方式，在不同外接模式下，所采样的PH0_DATA和PH1_DATA如下表1所示，再通过电路中的逻辑转换电路将该信号转换成内部逻辑控制信号即可。

可以理解的是，以上仅100kΩ电阻限于举例说明，此处并不作为对本发明的限制，根据实际情况，还可以是其他阻值的电阻。

在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

Claims (7)

1.一种状态检测电路，其特征在于，包括：

IO接口电路，计数电路，分时采样电路；

所述计数电路主要用于产生从00到11的计数，并在00到11的四个状态过程中对IO接口电路进行采样控制；

所述IO接口电路主要用于在不同的计数状态对电阻的连接信息进行采样，然后转换成逻辑信号输出到所述采样电路中；

所述采样电路包括主要用于针对电阻的不同连接的状态，分别进行锁存，然后经过编码，产生内部状态控制信号。

2.根据权利要求1所述的状态检测电路，其特征在于：所述计数电路包括第一触发器、第二触发器、第一与非门和第二与非门，使能信号PD分别连接第一触发器和第二触发器的reset端，第一与非门的第一输入端连接CLK信号，第二输入端与第二与非门的输出端相连接，第一与非门的输出端输出CKIN并连接第一触发器的clk端，第一触发器的D端与自身Q非端连接，第一触发器的Q端输出控制信号Q0连接第二与非门的第一输入端，第一触发器的Q非端还连接第二触发器的clk端，第二触发器的D端与自身Q非端连接，第二触发器的Q端输出控制信号Q1连接第二与非门的第二输入端。

3.根据权利要求2所述的状态检测电路，其特征在于：所述IO接口电路包括一个与门，一个或门，电阻R0，电阻R1，PMOS管MP，NMOS管MN，下拉电路，施密特触发器SmitH，施密特触发器SmitL，所述与门和或门分别用于产生控制信号SWN和SWP，SWN接至MN的栅极，SWP接至MP的栅极，MP源极接电源电压，漏极接R1的一端，R1的另一端连接至R0的一端，R0的另一端连接至MN的源极，MN漏极接地，IO口连接至R1的另一端，下拉电路输出端连接至R1的另一端，输入端连接至第一与非门的第一输入端，接收第二与非门的输出端输出的检测信号MROK，施密特触发器SmitH和施密特触发器SmitL的输入端连接至R1的另一端，分别输出信号VH和VL。

4.根据权利要求2所述的状态检测电路，其特征在于：所述采样电路包括第一或非门，第二或非门，第三触发器、第四触发器、第五触发器和第六触发器，所述第一或非门的第一输入端接SWP，第二输入端接CKIN，输出端连接第三触发器和第四触发器的clk端，第二或非门的第一输入端接SWN_N，第二输入端接CKIN，输出端连接第五触发器和第六触发器的clk端，第三触发器、第四触发器、第五触发器和第六触发器的reset端接至使能信号PD，第三触发器和第五触发器的D端连接信号VH，第四触发器和第六触发器的D端连接信号VL，第三触发器、第四触发器、第五触发器和第六触发器的Q端和Q非端连接至逻辑转换电路进行编码，产生内部状态控制信号，输出到后续其他电路中，控制后续其他电路的工作状态。

5.一种控制检测方法，其特征在于，包括：

当使能信号PD使能后，计数器开始计数，控制信号Q1Q0从00开始计数，当Q1Q0=01时，MP打开，MN关闭，此时采样电阻R1与外部连接之间的信息，锁存到PH0_DATA中；当Q1Q0=10时，MP关闭，MN打开，此时采样电阻R0与外部连接之间的信息，锁存到PH1_DATA中，当Q1Q0=11时，MROK变低，关闭计数器，将IO口下拉到地。

6.根据权利要求5所述的控制检测方法，其特征在于：采样电阻R1与外部连接之间的信息包括检测IO通过电阻R1接地的状态；采样电阻R0与外部连接之间的信息包括检测IO通过电阻R0接电源的状态。

7.根据权利要求5所述的控制检测方法，其特征在于：

若Q1Q0=01时，VH=0，VL=0，PH0_DATA采样保存信号为PH0H=0，PH0L=0；若Q1Q0=10时，VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0；则IO口直接接地；

若Q1Q0=01时，MP打开，VH=0，VL=1，PH0_DATA采样保存信号为PH0H=0，PH0L=1；若Q1Q0=10时，MN打开，IO下拉到地，VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0；则IO口接外部电阻后接地；

若Q1Q0=01时，MP打开，IO上拉到电源，VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；若Q1Q0=10时，MN打开，IO下拉到地，VH=0，VL=0，PH1_DATA采样保存信号为PH1H=0，PH1L=0；则IO口悬空；

若Q1Q0=01时，MP打开，IO上拉到电源，VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；若Q1Q0=10时，MN打开，VH=0，VL=1，PH1_DATA采样保存信号为PH1H=0，PH1L=1；则IO口接外部电阻后接电源；

若Q1Q0=01时，VH=1，VL=1，PH0_DATA采样保存信号为PH0H=1，PH0L=1；若Q1Q0=10时，VH=1，VL=1，PH1_DATA采样保存信号为PH1H=1，PH1L=1；则IO口直接接电源。

Images