CN113258925B - 一种电压信号上升沿到达先后顺序判断电路及判断方法 - Google Patents

一种电压信号上升沿到达先后顺序判断电路及判断方法 Download PDF

Info

Publication number
CN113258925B
CN113258925B CN202110675114.6A CN202110675114A CN113258925B CN 113258925 B CN113258925 B CN 113258925B CN 202110675114 A CN202110675114 A CN 202110675114A CN 113258925 B CN113258925 B CN 113258925B
Authority
CN
China
Prior art keywords
trigger
input
gate
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110675114.6A
Other languages
English (en)
Other versions
CN113258925A (zh
Inventor
吴佳
李礼
吴叶楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Weigu Information Technology Co ltd
Original Assignee
Zhejiang Weigu Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Weigu Information Technology Co ltd filed Critical Zhejiang Weigu Information Technology Co ltd
Priority to CN202110675114.6A priority Critical patent/CN113258925B/zh
Publication of CN113258925A publication Critical patent/CN113258925A/zh
Application granted granted Critical
Publication of CN113258925B publication Critical patent/CN113258925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种电压信号上升沿到达先后顺序判断电路，包括：第一或非门3，其中一个输入端经第一反相器2与输入信号A相连，另一个输入端与输入信号B相连，所述第一或非门3的输出端与第一触发器7的输入端相连；第二或非门5，其中一个输入端经第二反相器4与输入信号B相连，另一个输入端与输入信号A相连，所述第二或非门5的输出端与第二触发器8的输入端相连；第一与非门1，其中一个输入端与输入信号A相连，另一个输入端与输入信号B相连，所述第一与非门1的输出端Q连接第三反相器6的输入端。本发明能够提升电压信号上升沿到达先后顺序判断电路的分辨率，整个电路简单易实现。

Description

一种电压信号上升沿到达先后顺序判断电路及判断方法
技术领域
本发明涉及集成电路技术领域，具体涉及一种电压信号上升沿到达先后顺序判断电路及判断方法。
背景技术
在核磁共振、抢答器等设备中，往往需要判断两个电压信号上升沿到达的先后顺序。如图1所示，电压信号A上升沿先于电压信号B到达。
有从业者提出一种电压信号上升沿到达先后顺序的判断电路，如图2所示，其原理是利用单片机对两路信号进行快速采样，每次采样后进行一次比较，判断最先从0变成1的信号。该方法简便易行，但对于在同一个采样时钟周期内先后到达的信号则无法完成先后顺序判断，其信号先后的分辨能力一般不会优于十纳秒级。
类似的，另有从业者提出用触发器对两路信号进行快速采样，在每次采样后进行一次比较，判断最先从0变成1的信号。通过集成电路片内高速锁相环提供高速时钟，其信号先后的分辨能力可以达到百皮秒级。
但是，随着科学技术的进一步发展，在众多应用领域中，例如核磁共振等设备，目前对距离的分辨率需求在不断提升，其对信号先后顺序的分辨要求达到了十皮秒量级。显然，传统电压信号上升沿到达先后顺序的判断电路分辨率不高，上述各类传统方式的分辨率已经无法满足应用的实际需求。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，提供一种结构简单紧凑、制作方便、判断精确度高的电压信号上升沿到达先后顺序判断电路及判断方法。
为解决上述技术问题，本发明采用以下技术方案：
一种电压信号上升沿到达先后顺序判断电路，包括：
第一或非门，其中一个输入端经第一反相器与输入信号A相连，另一个输入端与输入信号B相连，所述第一或非门的输出端与第一触发器的输入端相连；
第二或非门，其中一个输入端经第二反相器与输入信号B相连，另一个输入端与输入信号A相连，所述第二或非门的输出端与第二触发器的输入端相连；
第一与非门，其中一个输入端与输入信号A相连，另一个输入端与输入信号B相连，所述第一与非门的输出端Q连接第三反相器的输入端。
所述第三反相器的输出端连接判断完成标志ACK；
所述第一触发器的输出端连接信号A先到标志QA；
所述第二触发器的输出端Q连接信号B先到标志QB。
优选的，在第一或非门的输出端与第一触发器的输入端之间设置有第一电容。
优选的，在第二或非门的输出端与第二触发器的输入端之间设置有第二电容。
优选的，所述第一触发器和第二触发器可采用带复位端的CMOS结构D触发器电路。
优选的，所述第一触发器和第二触发器均设有复位信号R的连接端。
优选的，所述第一触发器和第二触发器均设有与自身一个输出端~Q相连的输入端。
本发明进一步提供一种基于上述判断电路的电压信号上升沿到达先后顺序判断方法，其步骤包括：
步骤S1：复位信号R、输入信号A和输入信号B均置为低电平，复位信号R为低电平时，第一触发器和第二触发器的输出端Q输出低电平，输出~Q输出高电平；
步骤S2：复位信号R置为高电平，此时第一触发器和第二触发器的输出端Q保持输出低电平，输出~Q保持输出高电平，等待完成标志ACK变为高电平；
步骤S3：如果完成标志ACK为高电平，转步骤S4，否则转步骤S3；
步骤S4：如果QA为高电平且QB为低电平，则输入信号A先于输入信号B到达；如果QA为低电平且QB为高电平，则输入信号B先于输入信号A到达；如果QA和QB均为低电平，则表明输入信号A和输入信号B的到达时间差异小于反相器的延迟。
与现有技术相比，本发明的优点在于：
本发明的电压信号上升沿到达先后顺序判断电路及判断方法，具有结构简单紧凑、制作方便、判断精确度高等优点，本发明能够提升电压信号上升沿到达先后顺序判断电路的分辨率，整个电路简单易实现。
附图说明
图1为现有技术中判断电压信号先后的原理示意图。
图2为现有技术中电压信号先后顺序判断电路的原理示意图。
图3为本发明电路的结构原理示意图。
在图3中：1第一与非门、2第一反相器、3第一或非门、4第二反相器、5第二或非门、6第三反相器、7第一触发器、8第二触发器。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图3所示，一种电压信号上升沿到达先后顺序判断电路，包括：
第一或非门3，其中一个输入端经第一反相器2与输入信号A相连，另一个输入端与输入信号B相连，所述第一或非门3的输出端与第一触发器7的输入端相连；
第二或非门5，其中一个输入端经第二反相器4与输入信号B相连，另一个输入端与输入信号A相连，所述第二或非门5的输出端与第二触发器8的输入端相连；
第一与非门1，其中一个输入端与输入信号A相连，另一个输入端与输入信号B相连，所述第一与非门1的输出端Q连接第三反相器6的输入端；
所述第三反相器6的输出端连接判断完成标志ACK；
所述第一触发器7的输出端连接信号A先到标志QA；
所述第二触发器8的输出端Q连接信号B先到标志QB。
作为一种优选的实施方式，本发明进一步在第一或非门3与第一触发器7之间设置有第一电容。
作为一种优选的实施方式，本发明进一步在第二或非门5与第二触发器8之间设置有第二电容。
作为一种优选的实施方式，本发明的触发器电路可采用带复位端的CMOS结构D触发器电路。
作为一种优选的实施方式，第一触发器7和第二触发器8均设有复位信号R的连接端。
作为一种优选的实施方式，第一触发器7和第二触发器8均设有与自身一个输出端~Q相连的输入端。
实施例2
本发明在一个具体应用实例中，参见图3，其具体的详细结构为：
第一反相器2的输入端连接输入信号A，输出端连接或非门的输入端IN1。
第二反相器4的输入端连接输入信号B，输出端连接或非门的输入端IN2。
第三反相器6的输入端连接与非门1的输出端口Q，输出端连接判断完成标志ACK。
第一或非门3的输入端IN1连接第一反相器2的输出端，输入端IN2连接输入信号B，输出端连接电容C1的一端和第一触发器7的输入端CLK。
第二或非门5的输入端IN1连接输入信号A，输入端IN2连接第二反相器4的输出端，输出端连接电容C2的一端和第二触发器8的输入端CLK。
第一与非门1的输入端IN1连接输入信号A，输入端IN2连接输入信号B，输出端Q连接第三反相器6的输入端。
第一电容C1的一端连接第一或非门3的输出端Q和第一触发器7的输入端CLK，另一端接地。
第二电容C2的一端连接第二或非门5的输出端Q和第二触发器8的输入端CLK，另一端接地。
第一触发器7的输入端D连接第一触发器7的输出端~Q，输入端R连接复位信号R，输入端CLK连接第一或非门3的输出端Q和电容C1的一端。输出端Q连接信号A先到标志QA。
第二触发器8的输入端D连接第二触发器8的输出端~Q，输入端R连接复位信号R，输入端CLK连接第二或非门5的输出端Q和电容C2的一端。输出端Q连接信号B先到标志QB。
进一步，本发明还提供一种基于上述电压信号上升沿到达先后顺序判断电路的电压信号上升沿到达先后顺序判断方法，结合图3，其步骤包括：
步骤S1：输入复位信号R、输入信号A和输入信号B均置为低电平，复位信号R为低电平时，第一触发器7和第二触发器8的输出端Q输出低电平，输出~Q输出高电平；
步骤S2：输入复位信号R置为高电平，此时第一触发器7和第二触发器8的输出端Q保持输出低电平，输出~Q保持输出高电平，等待完成标志ACK变为高电平；
步骤S3：如果完成标志ACK为高电平，转步骤S4，否则转步骤S3；
步骤S4：如果QA为高电平且QB为低电平，则输入信号A先于输入信号B到达；如果QA为低电平且QB为高电平，则输入信号B先于输入信号A到达；如果QA和QB均为低电平，则表明输入信号A和输入信号B的到达时间差异小于反相器的延迟。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (7)

1.一种高分辨率的电压信号上升沿到达先后顺序判断电路，其特征在于，包括：
第一或非门（3），其中一个输入端经第一反相器（2）与输入信号A相连，另一个输入端与输入信号B相连，所述第一或非门（3）的输出端与第一触发器（7）的输入端相连；
第二或非门（5），其中一个输入端经第二反相器（4）与输入信号B相连，另一个输入端与输入信号A相连，所述第二或非门（5）的输出端与第二触发器（8）的输入端相连；
第一与非门（1），其中一个输入端与输入信号A相连，另一个输入端与输入信号B相连，所述第一与非门（1）的输出端Q连接第三反相器（6）的输入端；
所述第一或非门（3）的输出端Q与第一触发器（7）的输入端CLK连接，第二或非门（5）的输出端Q和第二触发器（8）的输入端CLK连接，第一触发器（7）的输入端D连接第一触发器（7）的输出端～Q，第二触发器（8）的输入端D连接第二触发器（8）的输出端～Q；
所述第三反相器的输出端连接判断完成标志ACK；
所述第一触发器的输出端Q连接信号A先到标志QA；
所述第二触发器的输出端Q连接信号B先到标志QB。
2.根据权利要求1所述的判断电路，其特征在于：所述第一或非门（3）与第一触发器（7）之间设置有第一电容。
3.根据权利要求1所述的判断电路，其特征在于：所述第二或非门（5）与第二触发器（8）之间设置有第二电容。
4.根据权利要求1所述的判断电路，其特征在于：所述第一触发器和第二触发器采用带复位端的CMOS结构D触发器电路。
5.根据权利要求4所述的判断电路，其特征在于：所述第一触发器和第二触发器均设有复位信号R的连接端。
6.根据权利要求5所述的判断电路，其特征在于：所述第一触发器和第二触发器均设有与自身一个输出端~Q相连的输入端。
7.一种基于权利要求1-6任一项所述的判断电路的电压信号上升沿到达先后顺序判断方法，其特征在于，包括如下步骤：
步骤S1：复位信号R、输入信号A和输入信号B均置为低电平，复位信号R为低电平时，第一触发器（7）和第二触发器（8）的输出端Q输出低电平，输出端~Q输出高电平；
步骤S2：复位信号R置为高电平，此时第一触发器（7）和第二触发器（8）的输出端Q保持输出低电平，输出端~Q保持输出高电平，等待完成标志ACK变为高电平；
步骤S3：如果完成标志ACK为高电平，转步骤S4，否则转步骤S3；
步骤S4：如果QA为高电平且QB为低电平，则输入信号A先于输入信号B到达；如果QA为低电平且QB为高电平，则输入信号B先于输入信号A到达；如果QA和QB均为低电平，则表明输入信号A和输入信号B的到达时间差异小于反相器的延迟。
CN202110675114.6A 2021-06-18 2021-06-18 一种电压信号上升沿到达先后顺序判断电路及判断方法 Active CN113258925B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110675114.6A CN113258925B (zh) 2021-06-18 2021-06-18 一种电压信号上升沿到达先后顺序判断电路及判断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110675114.6A CN113258925B (zh) 2021-06-18 2021-06-18 一种电压信号上升沿到达先后顺序判断电路及判断方法

Publications (2)

Publication Number Publication Date
CN113258925A CN113258925A (zh) 2021-08-13
CN113258925B true CN113258925B (zh) 2021-10-19

Family

ID=77188582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110675114.6A Active CN113258925B (zh) 2021-06-18 2021-06-18 一种电压信号上升沿到达先后顺序判断电路及判断方法

Country Status (1)

Country Link
CN (1) CN113258925B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101468347A (zh) * 2007-12-28 2009-07-01 北京奥麦特科技有限公司 超声换能器的自动频率跟踪方法及其系统
CN101860251A (zh) * 2010-04-29 2010-10-13 山东大学 一种插入可变死区时间的pwm互补输出方法
CN102970028A (zh) * 2012-11-16 2013-03-13 北京青云航空仪表有限公司 用于高压晶闸管阀串触发的脉冲驱动数字逻辑电路
CN103607112A (zh) * 2013-12-01 2014-02-26 西安电子科技大学 自适应开关频率调整电路
CN105656472A (zh) * 2015-12-30 2016-06-08 中国电力科学研究院 一种优先权判断电路
CN207966260U (zh) * 2017-11-28 2018-10-12 北海职业学院 一种用于d触发器教学的四路抢答器
CN108880531A (zh) * 2018-07-09 2018-11-23 电子科技大学 一种偶数次格雷码计数器电路
CN111382093A (zh) * 2018-12-29 2020-07-07 格科微电子（上海）有限公司 数据传输接口的源同步电路
CN111929522A (zh) * 2020-09-11 2020-11-13 上海海栎创微电子有限公司 状态检测电路及控制检测方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0013790D0 (en) * 2000-06-06 2000-07-26 Texas Instruments Ltd Improvements in or relating to flip-flop design
CN108900182A (zh) * 2018-06-27 2018-11-27 重庆湃芯入微科技有限公司 一种具有高频限制功能的脉冲调制电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101468347A (zh) * 2007-12-28 2009-07-01 北京奥麦特科技有限公司 超声换能器的自动频率跟踪方法及其系统
CN101860251A (zh) * 2010-04-29 2010-10-13 山东大学 一种插入可变死区时间的pwm互补输出方法
CN102970028A (zh) * 2012-11-16 2013-03-13 北京青云航空仪表有限公司 用于高压晶闸管阀串触发的脉冲驱动数字逻辑电路
CN103607112A (zh) * 2013-12-01 2014-02-26 西安电子科技大学 自适应开关频率调整电路
CN105656472A (zh) * 2015-12-30 2016-06-08 中国电力科学研究院 一种优先权判断电路
CN207966260U (zh) * 2017-11-28 2018-10-12 北海职业学院 一种用于d触发器教学的四路抢答器
CN108880531A (zh) * 2018-07-09 2018-11-23 电子科技大学 一种偶数次格雷码计数器电路
CN111382093A (zh) * 2018-12-29 2020-07-07 格科微电子（上海）有限公司 数据传输接口的源同步电路
CN111929522A (zh) * 2020-09-11 2020-11-13 上海海栎创微电子有限公司 状态检测电路及控制检测方法

Also Published As

Publication number Publication date
CN113258925A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
US8686773B1 (en) In-system margin measurement circuit
US8644439B2 (en) Circuits and methods for signal transfer between different clock domains
JP2760284B2 (ja) 半導体集積回路装置
CN105629159B (zh) D触发器的数据建立时间的测量电路
CN113917830B (zh) 循环游标延时链电路、时间数字转换器和信号选取方法
CN109274376B (zh) 一种可压缩最大转换耗时的游标环型时间数字转换器
CN113258925B (zh) 一种电压信号上升沿到达先后顺序判断电路及判断方法
CN105187053B (zh) 一种用于tdc的亚稳态消除电路
CN107068192B (zh) 用于存储器的时序测量的本地时钟信号产生电路
US8327307B2 (en) Method and system for eliminating implementation timing in synchronization circuits
CN103675383B (zh) 一种量测波形的电路
CN116405034A (zh) 一种基于自定时环的高精度低开销的两级差分tdc电路
AU2008200035A1 (en) A communication apparatus
CN114967411A (zh) 一种具备自动复位机制的多级时间数字转换器
US8058902B1 (en) Circuit for aligning input signals
CN111741235B (zh) 基于fpga的多路视频切换方法
CN105245209B (zh) 一种延时线电路及其盲区的避开方法
CN111477149B (zh) 数据输出电路及数据输出方法、显示装置
CN107993606B (zh) 驱动电路及其驱动方法、电子装置
JPH04351118A (ja) カウンタ回路
CN205263743U (zh) 异步复位同步释放带宽可控的复位电路
CN100361388C (zh) 可编程异步触发延时器及其使用方法
CN108471306A (zh) 一种任意整数倍数分频器
TWI572146B (zh) 適用於脈衝縮減法時間量測之偏移時間消除方法及其系統
CN216699984U (zh) 一种同异步混合计数器及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant