CN1993823A - 半导体器件及使用它的电源装置和电子设备 - Google Patents

半导体器件及使用它的电源装置和电子设备 Download PDF

Info

Publication number
CN1993823A
CN1993823A CNA2005800266517A CN200580026651A CN1993823A CN 1993823 A CN1993823 A CN 1993823A CN A2005800266517 A CNA2005800266517 A CN A2005800266517A CN 200580026651 A CN200580026651 A CN 200580026651A CN 1993823 A CN1993823 A CN 1993823A
Authority
CN
China
Prior art keywords
signal
semiconductor device
electrode terminal
low
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800266517A
Other languages
English (en)
Other versions
CN100505213C (zh
Inventor
石野勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1993823A publication Critical patent/CN1993823A/zh
Application granted granted Critical
Publication of CN100505213C publication Critical patent/CN100505213C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种降低噪声信号绕入的半导体器件。半导体器件(100)具有BGA结构，用于与外部进行信号输入输出的多个电极端子成矩阵状设置。半导体器件(100)包含用于输入输出信号的噪声产生源电极端子(10)和低阻抗电极端子(12、14)。噪声产生源电极端子(10)上，被输入输出成为噪声的产生源的信号。低阻抗电极端子(12)与噪声产生源电极端子(10)在纵或横方向上相邻。另外，低阻抗电极端子(14)与噪声产生源电极端子(10)在斜方向上相邻。为了使低阻抗电极端子(12)、(14)为低阻抗，这些端子被连接到接地电位或者通过电容量值大的电容器而与接地电位相连接。根据需要，还在抗噪性低的信号用电极端子(18)周围配置低阻抗的电极端子(12′)、(14′)。

Description

半导体器件及使用它的电源装置和电子设备
技术领域
本发明涉及半导体器件，特别涉及半导体器件的电极端子的配置。
背景技术
近年移动电话和PDA(Personal Digital Assistance)等小型信息终端的小型化发展过程中，对内部使用的半导体电路的小型化要求不断提高。在这种状况下，被称作BGA(Ball Grid Array)结构的封装技术引人注目。
所谓BGA结构，如以往的QFP(Quad Flat Package)那样，不是通过使用了引线框的引线端子与衬底连接，而是通过设置在被称为凸点(bump)的半导体电路底面侧的端子与衬底连接。根据该BGA结构，半导体电路的底面全部都可以设置端子，不需要半导体电路外侧扩展的引线框，从而可以大幅度削减安装面积。
利用这样的BGA结构的被称为CSP(Chip Size Package：芯片尺寸封装)技术的半导体芯片面积和安装面积变成相同程度的封装技术正在开发。并且，在半导体芯片上直接形成凸点的、被称为WL-CSP(Wafer Level CSP)的技术也正在被开发，半导体器件小型化正在被推进。
在应用了CSP技术的半导体器件中，可以减少安装面积，但另一方面各端子间的距离变得接近了。特别是在WL-CSP技术中，从半导体芯片表面的电极通过重新布线至凸点的位置进行信号的引出，通过称为接线端子的电极部分与凸点连接，因此不能忽略各电极之间寄生电容的存在，各电极端子之间的串扰(cross talk)和噪声的绕入等也成为问题。例如在专利文献1中，公开了使与有可能串扰的信号用的端子相邻的端子为接地电位，由此实现减少串扰的技术。
专利文献1：特开2000-349192号公报
发明内容
发明要解决的课题
根据上述专利文献中公开的技术，在接地用的电极端子数量能够充分确保的情况下，可以实现减少串扰，但是根据半导体器件，由于电极端子数量的限制，有时只能确保围绕可能串扰的信号周围的接地端子。另外，封装的小型化发展，端子间的距离越来越近，只用接地端子围绕成为噪声产生源的端子，在进行电路的稳定工作上也有不充分的情况。例如，在开关电源或其控制电路等中应用了具有上述BGA结构的CSP技术的情况下，如果对在内部生成基准电压的电路绕入无用的噪声信号，则有电路特性恶化的危险。
本发明是鉴于该问题而完成的，其目的在于提供更加容易并且可靠地降低了无用信号绕入的半导体器件。
用于解决问题的方案
本发明的一个方案涉及半导体器件。该半导体器件具有用于输入输出信号的多个电极端子，在用于输入输出成为噪声产生源的信号的电极端子周围，配置了低阻抗的电极端子。所谓“成为噪声的产生源的信号”是指，除了包含着无用的噪声分量的信号之外，其信号本身不含有噪声，但对其它的信号而言其信号成为噪声这样的信号。另外，所谓“周围”是指，电极端子成矩阵状配置的情况下，在纵、横方向上相邻配置电极端子的部位，并且也包含在斜方向上相邻配置电极端子的部位。
根据该方式，通过阻抗低的电极端子除去噪声分量，降低向阻抗低的电极端子外侧的无用信号绕入。
用于输入输出抗噪性低的信号的电极端子、用于输入输出成为所述噪声产生源的信号的电极端子，也可以通过低阻抗的电极端子进行隔离来配置。
所谓“抗噪性低的信号”是指其信号中混入噪声，由此半导体器件误动作或特性恶化这样的信号。成为噪声产生源的信号的噪声分量，通过低阻抗的电极端子被降低，因此可以降低向抗噪性低的信号的混入。
在用于输入输出抗噪性低的信号的电极端子周围，也可以配置低阻抗的电极端子。分别利用低阻抗的电极端子隔断成为噪声产生源的信号和抗噪性低的信号，由此可以更有效地降低两个信号之间的串扰或噪声混入。
也可以使用于输入输出成为噪声产生源的信号的电极端子和用于输入输出抗噪性低的信号的电极端子的间隔，隔开相邻的电极端子的单位间隔2倍以上来进行配置。所谓“相邻的电极端子的单位间隔”是指由焊料凸点等构成的电极端子的端面之间的距离。使上述两个信号用的电极端子离开该单位间隔2倍以上，由此可以有效减少串扰或噪声混入。
低阻抗的电极端子的至少一个也可以通过设置在连接半导体器件的衬底上的电容器而被设定为低阻抗。
通过旁路电容器等容量大的电容器将电极端子和接地电位连接，由此可以将该电极端子的阻抗降低。
半导体器件包含生成开关信号的电路，成为噪声产生源的信号也可以是开关信号。
所谓“开关信号”是指例如反复高电平和低电平的信号，包括时钟信号、PWM(Pulse Width Modulation)信号、锯齿波信号等。
在生成这样的开关信号的电路中，用低阻抗的电极端子包围输出开关信号的电极端子周围，由此可以降低开关信号作为噪声信号绕入阻抗低的电极端子外侧。
半导体器件包含生成开关信号的电路，成为噪声产生源的信号是开关信号，抗噪性低信号是用于生成半导体器件内的基准电压所需要的信号。
在半导体器件内，用于生成基准电压的电路模块和用于生成开关信号的模块，考虑信号的绕入，有时分别对其供给电源电压。在这样的半导体器件中，将用于生成基准电压所需要的信号用的电极端子和开关信号用电极端子通过低阻抗电极端子进行电遮蔽，由此可以实现电路工作稳定、低噪声化。
半导体器件具备开关调节器的控制电路，成为噪声产生源的信号也可以是从该开关调节器的开关晶体管输出的开关信号。
这里，所谓“开关调节器”是指通过导通/断开与输入电压源串联或并联连接的开关晶体管，控制对电感及电容器提供的电流，从而进行能量变换，对输入电压进行升压或降压的电路。用于进行能量变换、平滑输出电压的电感及电容器，作为外配部件而设置的情况居多，在半导体器件内部有甚至集成了开关晶体管的电路。在这样的开关调节器控制电路中，在从开关晶体管输出的开关信号周围配置反馈输出电压的端子、使同步整流晶体管或整流用二极管接地的端子、向主晶体管施加输入电压的输入端子等，由此可以有效除去从开关晶体管输出的噪声。
另外，半导体器件是生成导通/断开开关调节器的开关晶体管的开关信号的控制电路，成为噪声产生源的信号也可以是导通/断开开关元件的控制信号。
在开关调节器中，作为开关元件的开关晶体管也有被设置在半导体器件外部的情况，这种情况，在输出用于导通/断开开关晶体管的控制信号的电极端子周围，最好配置低阻抗的端子。
半导体器件也可以具有芯片尺寸封装结构。在电极端子间的距离如芯片尺寸封装、甚至晶片级芯片尺寸封装这样接近的半导体器件中，通过应用上述的电极端子配置，可以更有效地减少信号绕入。
此外，在方法、装置、系统等之间相互置换了以上构成要素的任意组合或者本发明的构成要素、表现方式的方案也作为本发明的方式也有效。
发明的效果
根据本发明的半导体器件，可以降低成为噪声产生源的信号向周围的绕入以及来自周围的混入。
附图说明
图1是从电极端子侧观察本发明的实施方式中的半导体器件的平面图。
图2是图1的2-2线剖面图。
图3是表示电极端子的等效模式的电路图的图。
图4是表示电源装置结构的电路图。
图5是表示图4的电源装置中使用的半导体器件的电极端子配置的图。
图6是表示搭载了图4的电源装置的电子设备的结构的方块图。
符号说明
C1电容器、SW1主开关、SW2同步整流开关、10噪声产生源电极端子、12低阻抗电极端子、14低阻抗电极端子、16噪声产生源、18抗噪性低信号用的电极端子、20硅晶片、22钝化层(passivation)、24焊盘、26绝缘树脂层、28重新布线、30接线端子、32凸点、34密封树脂、40开关谓节器控制电路、42误差放大器、44电压比较器、46驱动电路、48锯齿波振荡器、50线性调节器、60反相器(inverter)、70基准电压源、80电池、82旁路电容器、84旁路电容器、90控制单元、100半导体器件、200电源装置
具体实施方式
图1是从电极端子侧观察本发明实施方式的半导体器件100的平面图。半导体器件100，具有BGA结构，用于与外部进行信号输入输出的多个电极端子成矩阵状设置。
噪声产生源电极端子10是用于进行输入输出成为噪声产生源的信号的电极端子。低阻抗电极端子12与噪声产生源电极端子10在纵方向或横方向上相邻，是将阻抗设得较低的电极端子。低阻抗电极端子14和噪声产生源电极端子10在斜方向上相邻，是将阻抗设置得较低的电极端子。
图2是图1的2-2线的剖面图。该半导体器件100具有在半导体晶片上直接形成与外部的连接电极的WL-CSP结构。半导体器件100包含硅晶片20、钝化层22、焊盘24、绝缘树脂层26、重新布线28、接线端子30、焊料凸点32、密封树脂34。在硅晶片20上形成了包含晶体管等元件的半导体集成电路，设置着信号输入输出用的焊盘24。焊盘24通常由铝等材料形成。
钝化层22是氮化硅膜等，对焊盘24的上部开口而形成。重新布线28从焊盘24的位置至成为最终的电极端子形成位置的焊料凸点32的位置引出信号，与接线端子30连接。接线端子30由铜等形成，电连接焊料凸点32和重新布线28。
这里，在WL-CSP结构中，相邻的接线端子30a和接线端子30b之间的距离近，所以存在寄生电容。为了估计该寄生电容，作为简单的模型，假定接线端子30a、30b都是高h、宽x、进深x的长方体，2个接线端子相向面之间的距离为d。接线端子30a和接线端子30b相向面的面积S为S＝x×h，接线端子之间的寄生电容由C＝ε×S/d得到。这里，ε是密封树脂34的电容率。电极端子之间距离越近该寄生电容越增大。在图1所示的WL-CSP结构的半导体器件100中，这样的寄生电容存在于各电极端子之间。寄生电容除了在接线端子之间，连接在各电极端子上的重新布线之间也存在。
图3表示电极端子的等效模型的电路图。在噪声产生源电极端子10和低阻抗电极端子12之间，存在所述的接线端子之间的寄生电容C，假设低阻抗电极端子12的复阻抗作为频率ω的函数以Z(ω)来提供。在用于输入输出成为噪声产生源信号的噪声产生源电极端子10中，连接着噪声产生源16，将其电压设为V1，频率设为ω。
如果将低阻抗电极端子12上出现的电压写为V2，则V2＝Z(ω)/(1/jωC+Z(ω))×V1的关系式成立。因此，使低阻抗电极端子12的阻抗Z(ω)的值越小，即越形成低阻抗，则低阻抗电极端子12上出现的电压V2变得越小，从噪声产生源16绕入相邻的低阻抗电极端子12中的信号越小。
返回图1。在本实施方式的半导体器件100中，与噪声产生源电极端子10在纵方向和横方向相邻的低阻抗电极端子12被形成为低阻抗。所谓电极端子的阻抗，是指将半导体器件100安装在印制电路板上，将周边的电路部件安装并达到工作状态时，观察该电极端子的阻抗。因此，通过接地的电极端子或容量大的电容器和接地电位连接的电极端子成为低阻抗。一般在电子电路中，输入阻抗设计得高、输出阻抗设计得低，但即使某个电路模块的输入端子被设计成高阻抗的情况下，在通过旁路电容器等容量大的电容器和接地电位连接时，也可以说是低阻抗。此外，这里的阻抗是指复阻抗。因此，低阻抗电极端子12特别期望较低地设定要降低绕入的信号的频带中的交流阻抗。
如以上那样，使与用于输入输出成为噪声产生源信号的噪声产生源电极端子10在纵或横方向上相邻的低阻抗电极端子12为低阻抗，由此图3电路图中低阻抗电极端子12上出现的电压V2变小，从而可以降低向其它电极端子的信号绕入。
并且，根据需要将与噪声产生源电极端子10在斜方向上相邻的低阻抗电极端子14置为低阻抗。低阻抗电极端子14与用于输入输出成为噪声产生源信号的电极端子在斜方向上相邻。电极端子之间的寄生电容由接线端子之间的距离d决定，因此在这样电极端子密集配置的半导体器件中，通过将低阻抗电极端子14的阻抗设得低，可以更加有效降低噪声绕入。
接着，对用于使半导体器件更稳定工作的配置进行说明。图1的电极端子18是抗噪性低的信号用的电极端子，在其周围与电极端子18在纵方向或横方向上相邻，并配置了阻抗被设得低的低阻抗电极端子12′。并且，根据需要将与抗噪性低信号用的电极端子18在斜方向上相邻的电极端子14′的阻抗设得低。
这样，通过在抗噪性低信号用的电极端子18的周围设置低阻抗的电极端子12′、14′，可以降低来自外部的噪声混入，使半导体器件100稳定地工作。另外，噪声产生源电极端子10和抗噪性低信号用的电极端子18的间隔，确保与图中用d表示的相邻电极端子的单位间隔d相比长得多的距离，可以更有效的降低噪声混入或串扰。虽然噪声产生源电极端子10和信号用电极端子18的间隔也依赖噪声的频率，但如图1所示那样，只要是电极端子的单位间隔d两倍以上，就可以看到噪声混入降低这一效果。
接着，对在电源装置中应用了本发明的情况进行说明。电源装置是通过开关调节器和线性调节器两个系统输出定电压的电源电路。图4是表示该电源装置200的结构的电路图。图5表示图4的半导体器件100的电极端子的配置。图6是表示搭载了图4的电源装置200的电子设备300的结构的方块图。
图6的电子设备300是例如携带电话终端或PDA、CD播放器等电池驱动型的小型信息终端设备，具备电源装置200，负载电路310。电源装置200包含电池80和电压生成电路110。电池80是例如锂离子电池，输出3～4V左右的电池电压Vbat。电压生成电路110具有开关调节器和线性调节器，稳定被输入的电池电压Vbat，提供给负载电路310。负载电路310是即使在电子设备300内使用的电路模块中电池消耗了的情况下，也应该总是提供一定电源电压的电路，例如对应有需要电源电压Vdd＝3V的数字IC或模拟IC等。
参照图4说明有关电源装置200的结构。电源装置200包含半导体器件100、旁路电容器82、电池80、电感L1、电容器C1、旁路电容器84、86。该电源装置200从输出端子VOUT输出规定的直流电压。电源装置200中使用的半导体器件100是开关调节器控制电路40、反相器60、线性调节器50、基准电压源70、控制单元90被集成到1个半导体衬底上的功能IC。开关调节器控制电路40和电感L1、电容器C1一起构成降压型开关调节器。半导体器件100作为和外部进行信号输入输出用的端子，包含GND2端子、MODE端子、BATP端子、LDOOUT端子、SWOUT端子、GNDP端子、FBIN端子、VREF1端子、VREF2端子、CNT1端子～CNT3端子。
从电池80对BATP端子施加着电池电压Vbat。BATP端子和电池80之间具备旁路电容器82。旁路电容器82为了使提供给BATP端子的电压稳定或消除噪声而设置。从BATP端子输入的电池电压Vbat被提供给开关调节器控制电路40和线性调节器50。通过GND2端子在电源装置200中的各接地电位和外部的接地电位连接，电位被固定。MODE端子被输入用于切换线性调节器50和开关调节器控制电路40的信号。该信号被输入线性调节器50和开关调节器控制电路40的能动端子，输入通过反相器分别将高、低电平反相后的信号，因而其中一个接通时另一个被断开。
开关调节器控制电路40包含误差放大器42、电压比较器44、驱动电路46、锯齿波振荡器48、主开关SW1、同步整流开关SW2。主开关SW1的源极端子连接在BATP端子、漏极端子连接在同步整流开关SW2的漏极。同步整流开关SW2的源极端子连接在GNDP端子。主开关SW1和同步整流开关SW2连接点的电压从SWOUT端子输出。SWOUT端子连接在外部的电感L1。主开关SW1、同步整流开关SW2交替地接通关断，通过电感L1及电容C1进行能量转换，由此使电池电压Vbat降压。电感L1和电容器C1构成低通滤波器，VOUT端子输出被平滑了的输出电压Vout。
VOUT端子连接到FBIN端子，输出电压Vout被反馈。输出电压Vout由电阻R1、R2进行电阻分割后与基准电压Vref比较。基准电压源70生成基准电压Vref。旁路电容器84、86为了稳定基准电压源70而与VREF1端子、VREF2端子连接。
误差放大器42上被输入R1/(R1+R2)倍的输出电压Vout和基准电压Vref。误差放大器42调整其输出信号以使两个电压相等。电压比较器44基于由锯齿波振荡器48生成的信号和误差放大器42的输出信号生成脉宽调制信号。驱动电路46基于脉宽调制信号使主开关SW1和同步整流开关SW2接通/断开。如上进行，输出电压Vout被稳定而接近规定的电压值(R1+R2)/R1×Vref。此外，为了产生脉宽调制信号，也可以使用三角波发生器代替锯齿波振荡器48。
线性调节器50是使输入到BATP端子的电池电压降压Vbat并输出的3端子调节器。线性调节器50的输出电压从LDOOUT端子输出。LDOOUT端子连接着VOUT端子。
控制单元90是用于控制半导体器件100整体动作的电路，通过输入到CNT1～CNT3端子的控制信号而切换电源装置的接通/断开等状态。输入到MODE端子及CNT1～CNT3端子的信号是取得高电平或低电平的电平信号。
根据图5说明如上构成的半导体器件100的电极端子的配置。在该半导体器件100中，成为噪声产生源的信号是从SWOUT端子输出的开关信号。因此，为了降低噪声绕入，在SWOUT端子周围配置低阻抗的电极端子。GNDP端子及GND2端子连接在接地电位，因此阻抗非常低。另外，连接在电池80上的BATP端子的阻抗也因为电池内部阻抗都低，或者通过旁路电容器82接地，所以变得低。
线性调节器50的电压被输出的LDOOUT端子通过在外部的布线与电容器C1连接着。电容器C1的容量值为了平滑输出电压Vout而设置，所以其容值非常大。因此，LDOOUT端子也变成低阻抗。同样，反馈输出电压Vout的FBIN端子也和电容器C1相连，因此其阻抗也变得低。
这样，在输出成为噪声产生源的开关信号的SWOUT端子周围配置作为低阻抗电极端子的BATP端子、GND2端子、GNDP端子、LDOOUT端子、FBIN端子，由此可以降低来自开关信号的噪声信号绕入。
基准电压源70生成在半导体器件100内部使用的基准电压Vref，基于该基准电压Vref稳定输出电压Vout。因此，基准电压Vref给电源装置的特性带来很大影响，从而要求高稳定度。如果连接着用于稳定该基准电压源70的旁路电容器的VREF1端子、VREF2端子中混入噪声，则妨碍正确的基准电压Vref生成。因此，VREF1、VREF2端子可以称为用于输入输出抗噪性低的信号的电极端子。如图5所示那样，该VREF1端子、VREF2端子通过低阻抗的端子和SWOUT端子隔离开。另外，这些端子尽可能疏远配置。
相对于VREF1端子、VREF2端子是抗噪性低的端子，可以说MODE端子、CNT1～CNT3端子的信号抗噪性强。这些端子，因为取高电平或低电平的其中一个值，即使噪声混入，给电路工作带来的影响也极其小。因此，在SWOUT端子周围配置低阻抗的电极端子，通过在其周围配置MODE端子、CNT1～CNT3端子，可以使VREF 1端子、VREF2端子远离SWOUT端子，可以降低信号的绕入。
SWOUT端子也可以配置在成为半导体器件100顶点的四角的任何一个位置。能够置成为低阻抗的电极端子少的情况下，通过配置在四角的一处，可以使信号的绕入方向减少为2个方向。
此外，通过将抗噪性低的VREF1端子、VREF2端子和成为噪声产生源的信号用的SWOUT端子对角配置，由此距离变为最长，从而可以进一步降低信号的绕入。
根据图4及图5所示的电源装置200，可以有效地抑制向基准电压源70的噪声混入，因此可以高精度地生成基准电压Vref。电源装置200的输出电压Vout通过反馈被稳定在(R1+R2)/R1×Vref，因此通过高精度地生成基准电压Vref，由此可以提高电源装置200输出电压Vout的稳定性。
本技术领域人员能够理解，上述实施方式是个例示，对这些各构成要素或各处理流程的组合能形成各种变形例，并且这样的变形例也在本发明的范围内。
在本实施方式中，说明了有关成为噪声产生源的信号是由半导体器件生成的信号的情况，但不限于此。例如，在输入到半导体器件的时钟信号等给其它信号带来影响的情况下，也可以用低阻抗的焊盘包围被输入时钟信号的电极端子周围。
作为噪声产生源的信号，可列举在振幅大的信号、时钟信号这样边沿上升的信号中含有很多高谐波分量的信号等。
作为抗噪性低的信号是除了为生成实施方式中的基准电压而必需的信号之外，应该和规定的阈值电压比较的信号，可以列举和阈值电压的差数(margin)少的信号、被边沿触发的信号、振幅调制信号等这样振幅分量有意义的信号等。通过对这些信号降低噪声混入，可以使电路更稳定地工作。
在本实施方式中，说明了有关具有WL-CSP结构的半导体器件，但即使关于采用了硅芯片被安装在树脂衬底，树脂衬底上具有形成焊料凸点这样的CSP结构的BGA的半导体器件，也可以得到同样的效果。并且，接线端子及焊料凸点的种类，也可以是实施方式中记述以外的金等其它材料。
在本实施方式中，以降压型开关调节器和线性调节器混载的电源装置为例进行了说明，但也可以是降压型开关调节器单个的电源装置。在这种情况下，也至少可以在SWOUT端子周围配置BATP端子、GNDP端子、FBIN端子和其它的接地端子等。此外，代替降压型，也可以是升压型开关调节器。此外，时钟信号发生器等也可以应用于其它的电路。
产业上的可利用性
本发明可以利用于在半导体衬底上形成的半导体器件。

Claims (10)

1、一种半导体器件，具有用于输入输出信号的多个电极端子，其特征在于：在用于输入输出成为噪声产生源的信号的电极端子周围，配置了低阻抗的电极端子。
2、如权利要求1所述的半导体器件，其特征在于：用于输入输出抗噪性低的信号的电极端子、用于输入输出成为所述噪声的产生源信号的电极端子，通过所述低阻抗的电极端子进行隔离配置。
3、如权利要求1所述的半导体器件，其特征在于：在用于输入输出抗噪性低的信号的电极端子周围，配置了低阻抗的电极端子。
4、如权利要求1到3中任意一项所述的半导体器件，其特征在于：使用于输入输出成为所述噪声的产生源的信号的电极端子和用于输入输出所述抗噪性低的信号的电极端子的间隔，隔开相邻的电极端子的单位间隔2倍以上来配置。
5、如权利要求1至3中任意一项所述的半导体器件，其特征在于：所述低阻抗的电极端子的至少一个，通过设置在连接所述半导体器件的衬底上的电容器而被设定为低阻抗。
6、如权利要求1所述的半导体器件，其特征在于：所述半导体器件包含用于生成开关信号的电路，成为所述噪声的产生源的信号是所述开关信号。
7、如权利要求2所述的半导体器件，其特征在于：所述半导体器件包含用于生成开关信号的电路，成为所述噪声的产生源的信号是所述开关信号，所述抗噪性低的信号是用于生成所述半导体器件内的基准电压所需的信号。
8、如权利要求1所述的半导体器件，其特征在于：所述半导体器件包含开关调节器的控制电路，成为噪声的产生源的信号是从该开关调节器的开关晶体管输出的开关信号。
9、如权利要求1到8中任意一项所述的半导体器件，其特征在于：所述半导体器件具有芯片尺寸封装结构。
10、一种电子设备，其特征在于，具备：
电池；以及
权利要求8所述的半导体器件，该半导体器件包含将所述电池的电压升压或降压后提供给规定的负载的开关调节器。
CNB2005800266517A 2004-08-20 2005-07-07 半导体器件及使用它的电源装置和电子设备 Active CN100505213C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004240382 2004-08-20
JP240382/2004 2004-08-20

Publications (2)

Publication Number Publication Date
CN1993823A true CN1993823A (zh) 2007-07-04
CN100505213C CN100505213C (zh) 2009-06-24

Family

ID=35907331

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800266517A Active CN100505213C (zh) 2004-08-20 2005-07-07 半导体器件及使用它的电源装置和电子设备

Country Status (7)

Country Link
US (1) US20070262448A1 (zh)
EP (1) EP1796160A1 (zh)
JP (1) JPWO2006018939A1 (zh)
KR (1) KR20070048248A (zh)
CN (1) CN100505213C (zh)
TW (1) TW200616221A (zh)
WO (1) WO2006018939A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405321B2 (en) 2007-07-26 2013-03-26 Rohm Co., Ltd. Drive unit, smoothing circuit, DC/DC converter
US7436159B1 (en) 2008-03-31 2008-10-14 International Business Machines Corporation Compound power supply
JP5688251B2 (ja) * 2010-08-31 2015-03-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー モータ制御用半導体装置
ITMI20131283A1 (it) 2013-07-31 2015-02-01 St Microelectronics Srl Dispositivo elettronico di potenza con caratteristiche di efficienza e radiazione elettromagnetica migliorate.
JP6799430B2 (ja) 2016-10-04 2020-12-16 株式会社Ｊｏｌｅｄ 半導体装置及び表示装置
JP7138261B1 (ja) 2022-06-30 2022-09-15 旭化成エレクトロニクス株式会社 半導体パッケージ、及び駆動装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS615549A (ja) * 1984-06-20 1986-01-11 Hitachi Micro Comput Eng Ltd 半導体装置
JPH01293558A (ja) * 1988-05-23 1989-11-27 Hitachi Ltd 半導体装置
JPH04123466A (ja) * 1990-09-14 1992-04-23 Hitachi Ltd 半導体装置
JP3014503B2 (ja) * 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
JPH06104260A (ja) * 1992-09-18 1994-04-15 Tanaka Kikinzoku Kogyo Kk ノイズ防止バンプ
JP3507300B2 (ja) * 1997-09-19 2004-03-15 キヤノン株式会社 Ｉｃパッケージ、プリント基板、ｉｃパッケージが実装されたプリント基板
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP2000349192A (ja) * 1999-06-07 2000-12-15 Canon Inc 半導体集積回路およびプリント配線板
JP2001338836A (ja) * 2000-03-24 2001-12-07 Sumitomo Metal Ind Ltd コンデンサ付き接続部材、その接続構造と製造方法
TW200408091A (en) * 2001-11-13 2004-05-16 Koninkl Philips Electronics Nv Device for shielding transmission lines from ground or power supply
JP4499985B2 (ja) * 2002-12-13 2010-07-14 株式会社リコー 電源用ｉｃ及びその電源用ｉｃを使用した通信装置
JP3666749B2 (ja) * 2003-01-07 2005-06-29 沖電気工業株式会社 半導体装置
JP2004327633A (ja) * 2003-04-23 2004-11-18 Kyocera Corp 配線基板
US7080337B2 (en) * 2003-06-05 2006-07-18 Texas Instruments Incorporated Non-uniform decoupling capacitor distribution for providing more uniform noise reduction across chip

Also Published As

Publication number Publication date
TW200616221A (en) 2006-05-16
EP1796160A1 (en) 2007-06-13
WO2006018939A1 (ja) 2006-02-23
KR20070048248A (ko) 2007-05-08
CN100505213C (zh) 2009-06-24
JPWO2006018939A1 (ja) 2008-05-08
US20070262448A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
US9136761B2 (en) Semiconductor device and power supply device
Reusch et al. Gallium Nitride based 3D integrated non-isolated point of load module
US7071550B2 (en) Semiconductor module having heat sink serving as wiring line
US8237493B2 (en) Semiconductor device and power supply device using the same
CN101976951B (zh) 多相功率开关模式电压调节器
CN1993823A (zh) 半导体器件及使用它的电源装置和电子设备
CN111181391B (zh) 半导体装置
TW586211B (en) Semiconductor device and electronic device
Ji et al. High frequency high power density 3D integrated Gallium Nitride based point of load module
US9257907B2 (en) Semiconductor integrated circuit and method for operating the same
TW201251291A (en) Dual-stage power conversion
TWI753996B (zh) 電子裝置
CN1835232A (zh) 多芯片型半导体装置及其制造方法
CN102842564B (zh) 集成开关电源的倒装封装装置及其倒装封装方法
CN1829056A (zh) 电荷泵电路以及用于电荷泵电路的升压方法
CN1467844A (zh) 半导体集成电路器件
US11011612B2 (en) Semiconductor device
GB2466775A (en) Charge pump circuit having protection leakage elements
US20240178749A1 (en) Voltage convertor module including a lead-frame, a unitary bare die and a molding body
CN1510835A (zh) 具有开关调节器和串联调节器的电源集成电路
CN100336425C (zh) 混合集成电路装置
CN1426109A (zh) 半导体集成电路装置
US10978403B2 (en) Package structure and method for fabricating the same
US20090166856A1 (en) Semiconductor Device
JP2006296170A (ja) 表面実装タイプチャージポンプ方式昇圧回路。

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant