CN1992528B - 具有省电模式的锁相回路装置及执行该装置的方法 - Google Patents

具有省电模式的锁相回路装置及执行该装置的方法 Download PDF

Info

Publication number
CN1992528B
CN1992528B CN2006101714818A CN200610171481A CN1992528B CN 1992528 B CN1992528 B CN 1992528B CN 2006101714818 A CN2006101714818 A CN 2006101714818A CN 200610171481 A CN200610171481 A CN 200610171481A CN 1992528 B CN1992528 B CN 1992528B
Authority
CN
China
Prior art keywords
signal
phase
power save
detection signal
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101714818A
Other languages
English (en)
Other versions
CN1992528A (zh
Inventor
陈尚斌
徐哲祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN1992528A publication Critical patent/CN1992528A/zh
Application granted granted Critical
Publication of CN1992528B publication Critical patent/CN1992528B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明有关于一种具有省电模式的锁相回路装置以及执行该装置的方法，包括一相位检测器、一控制单元、一电荷泵、一回路滤波器和一压控振荡器。所述相位检测器产生两个检测信号以显示其接收到参考信号和回授信号之间的一相位差。当有一省电信号被设定在一特定的逻辑电位时，该控制单元会分别将该两检测信号更改成各自预设的逻辑电位，以令电荷泵对回路滤波器的一输入节点持续进行充电/放电，从而增加/降低该回路滤波器输出的控制电压。在此控制电压的驱动下，压控振荡器会产生一低于正常工作频率的振动信号以实现省电的功能。

Description

具有省电模式的锁相回路装置及执行该装置的方法
技术领域
本发明是关于一种锁相回路装置以及执行该锁相回路装置的方法，特别是一种具有省电模式的锁相回路装置以及使该锁相回路装置执行省电的方法。
背景技术
在公知技术中，一锁相回路(Phase lock Loop，PLL)电路通常包括一相位比较单元(Phase Comparing unit)，一回路滤波器(Loop Filter)，一压控振荡器(Voltage Control Oscillator，VCO)和一个可选用的除频器(Frequency Divider)。所述相位比较单元通常包括一相位频率检测器(Phase Frequency Detector，PFD)或一相位检测器(Phase Detector，PD)，以及一电荷泵(Charge pump)。为熟悉本技术领域者容易理解到的是，所述相位频率检测器或相位检测器对接收到的一回授信号和一参考信号，产生第一和第二检测信号，以显示所述回授信号和参考信号之间的一相位差(Phase Difference)。
图6A和图6B分别显示两种案例的波形图，其皆以所述参考信号和回授信号对应第一和第二检测信号。在这些案例中，相位(频率)检测器是基于参考信号和回授信号的波形上升边缘而对应产生该第一和第二检测信号。如图6A所示的一个案例的波形图中，参考信号的波形上升边缘超前于回授信号的上升边缘，因此在参考信号的波形上升边缘对应的一时间始点上产生的第一检测信号将变成高电位，然后在回授信号的波形上升边缘对应的另一时间始点上恢复为低电位，而第二检测信号将维持为低电位。在如图6B所示的另一案例的波形图中，参考信号的波形上升边缘延迟于回授信号的波形上升边缘，因此在回授信号的波形上升边缘对应的一时间始点上所产生的第二检测信号将变为高电位，然后在参考信号的波形上升边缘对应的另一时间始点将恢复为低电位，但第一检测信号则维持低电位。
正如众所周知，其中一前述检测信号，像是这第一检测信号，可用于指示电荷泵对一输出节点进行充电或停止充电；而另一前述检测信号正如该第二检测信号，是用于指示电荷泵对该输出节点进行放电或停止放电；因此在电荷泵的输出节点会产生一相位差信号。所述回路滤波器，如一常见的一低通滤波器(Low Pass Filter)，用于去除该相位差信号中的高频成分以产生一控制电压。之后，该控制电压驱动此压控振荡器输出一振荡信号，其信号频率是对应所述控制电压。一般而言，所述振荡信号的频率可以设计成正比或反比于该控制电压的大小。然后，所述振荡信号会被回授到所述相位比较单元以作为一回授信号。在一些案例中，亦可通过增加一个除频器，将所述振荡信号分频后得到一分频的振荡信号，再将该分频信号回授到所述相位比较单元以作为回授信号。
在更多的应用中，压控振荡器输出的振荡信号的正常工作频率通常是非常高的。而众所周知，高频信号往往会导致较多的能源消耗。因此，如果振荡信号的频率可以被降低，即可大幅度的减少能源消耗，这对于一些在电源供应上会经常受限的电子组件而言将是一个重点。
发明内容
本发明的一主要目的即提供一种具有省电模式的锁相回路装置以及方法以执行省电功能。
为达到前述目的，根据本发明的一种实施例揭示一种具有省电模式的锁相回路装置，包括：一相位比较单元、一回路滤波器、一压控振荡器和一除频器。所述相位比较单元接收一参考信号、一回授信号和一省电信号，并对应输出一相位差信号以显示所述参考信号与回授信号之间的一相位差。
于本发明的第一实施例中，所述相位比较单元包括一相位(频率)检测器(PD或PFD)、一控制单元和一电荷泵。同时，所述相位(频率)检测器用以检测所述参考信号和回授信号之间的相位差并输出两个检测信号。
该控制单元包括一反相器、一AND逻辑门和一OR逻辑门，并接收前述两检测信号。当该省电信号是被设在一第一逻辑电位以执行省电模式时，所述控制单元会修改该两检测信号成两个修正检测信号，所述的两修正检测信号会被分别保持在预设的逻辑电位，而不论该检测信号的逻辑电位高低为何。一旦该省电信号是设在一第二逻辑电位以执行普通操作模式时，该控制单元所输出的两个修正检测信号会分别被设定成与前述的两个检测信号一致。
根据保持在预设逻辑电位的修正检测信号，使电荷泵对所述回路滤波器的一输入节点持续进行充电或放电，从而增加或降低一控制电压至一饱和值，以驱动该压控振荡器输出一低于正常工作频率的振荡信号，并使所述振荡信号作为回授给该相位频率检测器的一回授信号。
此外，根据本发明的一实施例，提供了一种具有省电模式的锁相方法，包括步骤：
利用此锁相回路装置的一相位比较单元接收一参考信号、一回授信号和一省电信号；
依据接收到的该省电信号、该参考信号及该回授信号，产生一电荷泵的一第一输入信号与一第二输入信号；
使该相位比较单元的一相位检测器为对应该省电信号，产生一第一检测信号及一第二检测信号，以显示该参考信号和回授信号之间的一相位差，其中该第一与第二修正检测信号为该第一与第二输入信号；
当该省电信号处于一第一电位时，对该第一检测信号和被反相的省电信号进行一AND逻辑运算，以修正第一检测信号处于一预设的逻辑电位；同时，对该第二检测信号和该省电信号进行一OR逻辑运算，以修正该第二检测信号处于另一预设的逻辑电位；
根据前述修正的检测信号，自该相位比较单元输出一相位差信号到一回路滤波器的一输入节点上；以及
持续对该回路滤波器的输入节点进行充电或放电，以增加或降低一控制电压，从而驱动一压控振荡器输出一低于正常工作频率的振荡信号，并使该振荡信号作为前述的回授信号，进而达成该锁相回路装置的省电功能。
附图说明
图1为根据本发明第一实施例的一种具有省电模式的锁相回路装置的示意图，其中显示一位于相位(频率)检测器外的控制单元；
图2为根据本发明第二实施例的一种具有省电模式的锁相回路装置的示意图，其中显示控制单元不同于如图1所示的控制单元；
图3为根据本发明第三实施例的一种具有省电模式的锁相回路装置的示意图，其中显示一位在相位频率检测器前面的逻辑门单元；
图4为根据本发明第四实施例的一种具有省电模式的锁相回路装置的示意图，其中显示该逻辑门单元不同于图3所示的逻辑门单元的配置；
图5为一种依据本发明的执行锁相回路装置的方法流程图；
图6A和图6B为的波形时序图，以显示参考信号、回授信号和相应的第一、二检测信号的变化。
符号说明：
10    锁相回路装置        1100  参考信号
1102  省电信号            12    相位比较单元
122   相位(频率)检测器    1222  第一检测信号
1224  第二检测信号        124   控制单元
126   反相器              1262  反相后的省电信号
128   AND逻辑门           1280  第一修正检测信号
130   “OR”逻辑门        1300  第二修正检测信号
132  电荷泵          1322   相位差信号
14   回路滤波器      1400   控制电压
16   压控振荡器      1600   输出信号
18   除频器          1800   回授信号
20   锁相回路装置    2100   参考信号
2102 省电信号        22     相位比较单元
222  相位检测器      2222   第一检测信号
2224 第二检测信号    224    控制单元
226  反相器          2262   反相后的省电信号
228  OR逻辑门        2282   第一修正检测信号
230  “AND”逻辑门   2302   第二修正检测信号
232  电荷泵          2322   相位差信号
24   路滤波器        2400   控制电压
26   压控振荡器      2600   输出信号
28   除频器          2800   回授信号
30   锁相回路装置    3100   参考信号
3102 省电信号        32     比较单元
322  逻辑门单元      3260   修正参考信号
330  相位检测器      3300   第一检测信号
3302 第二检测信号    332    电荷泵
3322 相位差信号      34     回路滤波器
3400 控制电压        36     压控振荡器
3600 振荡信号        38     除频器
3800 回授信号        40     锁相回路装置
4100 参考信号        4102   省电信号
42   相位比较单元    422    逻辑门单元
4280  修正回授信号      430   相位检测器
4300  第一检测信号      4302  第二检测信号
432   电荷泵            4322  相位差信号
44    回路滤波器        4400  控制电压
46    压控振荡器        4600  振荡信号
48    除频器            4800  回授信号
具体实施方式
如图1所示，根据本发明第一实施例的一种具有省电模式的锁相回路装置10，包括一相位比较单元12、一回路滤波器14、一压控振荡器(VCO)16和一除频器18。在本实施例中，压控振荡器16的输出频率是与控制电压1400大小成正比。然而，就熟悉本项技术者而言，可依锁相回路装置10的实际设计考量来选用除频器18。该相位比较单元12用于接收一参考信号1100、一回授信号1800和一省电信号1102，并根据接收的前述信号1100，1800和1102对应输出一相位差信号1322在一节点NA上。
该相位比较单元12还包括一相位(频率)检测器122、一控制单元124和一电荷泵132。前述相位(频率)检测器122用于检测该参考信号1100和回授信号1800之间的一相位差，并对应输出一第一检测信号1222及一第二检测信号1224。为响应该省电信号1102，连接前述相位(频率)检测器122的控制单元124会修正第一、第二检测信号1222和1224以向电荷泵132以分别输出一第一修正检测信号1280和一第二修正检测信号1300。当该第一修正信号1280处于一高电位时，电荷泵132会对节点NA进行充电；反之则停止充电。当该第二修正信号1300处于一高电位时，电荷泵132对节点NA进行放电；反之则停止放电。该控制单元124包括一反相器126、一AND逻辑门128和一OR逻辑门130。该反相器126接收前述省电信号1102以输出一反相的省电信号1262。该AND逻辑门128接收该反相的省电信号1262和第一检测信号1222，借以产生该第一修正检测信号1280予电荷泵132。该OR逻辑门130接收省电信号1102和第二检测信号1224，借以产生第二修正检测信号1300予电荷泵132。
当此该省电信号1102处于一低电位时，则表示为正常工作模式，此时第一及二修正检测信号1280和1300的电位会分别与第一及二检测信号1222和1224的电位高低相同。相反的，一旦省电信号1102处于一高电位时，则表示为省电模式，此时控制单元124会分别将第一、二修正检测信号1280和1300保持在一低电位和一高电位，而完全不考虑该两个检测信号1222和1224的电位高低。根据前述两修正检测信号1280和1300的指示，电荷泵132将持续对节点NA放电；简言之，即对回路滤波器14进行放电，以致一对应的控制电压1400会持续降低，直到受到硬件电路上物理性质限制的缘故，该控制电压1400会下降到一特定的最小饱和值。借此，使该压控振荡器16的一输出信号1600的频率将可低于一正常工作频率，故能达成锁相回路装置的省电目的。
进一步参照图2，根据本发明第二实施例的一种具有省电模式的锁相回路装置20，包括一相位比较单元22、一回路滤波器24、一压控振荡器26和一可选择的除频器28。然而需注意的是，对熟悉该项技术者而言，可依照锁相回路装置的设计考量选用除频器18。图2所示的第二实施例中除了压控振荡器26和控制单元224之外，其余组件皆与如图1所示的第一实施例类似。在本第二实施例中，压控振荡器26的输出频率2600是被设计为与一控制电压2400的高低成反比。该控制单元224包括一反相器226、一OR逻辑门228和一AND逻辑门230。所述反相器226接收省电信号2102并将其反相成一反相的省电信号2262。该OR逻辑门228接收省电信号2102和由相位检测器222所产生的一第一检测信号2222，然后产生一第一修正检测信号2282予电荷泵232。该AND逻辑门230接收前述反相的省电信号2262和由相位检测器222所产生的一第二检测信号2224，然后产生一第二修正检测信号2302予电荷泵232。
当该省电信号2102为低电位时，则代表为一正常工作模式，此时第一及二修正检测信号2282和2302的电位高低分别与第一、二检测信号2222和2224相同。反之，一旦此省电信号2102转变为高电位时，则代表为一省电模式，此时控制单元224会将第一、二修正检测信号2282和2302分别保持在高电位和低电位，而完全不考虑该两检测信号2222和2224的电位高低；借此使电荷泵232将持续对节点NA充电，亦即对回路滤波器24进行充电，以致该控制电压2400会持续升高，直到受到硬件电路上物理性质的限制缘故，该控制电压2400将升高至一最大饱和值。借此，使压控振荡器26的一输出信号2600的频率将低于一正常工作频率，故而达成锁相回路装置的省电目的。
如图3所示，依据本发明第三实施例的一种具有省电模式的锁相回路装置30，包括一相位比较单元32、一回路滤波器34、一压控振荡器36和一除频器38。于本实施例中，压控振荡器36输出频率的大小是被设计为与控制电压3400的高低成正比。需注意的是，对熟悉本项技术者而言，可依锁相回路装置的设计考量选用除频器38。所述相位比较单元32用于接收一参考信号3100、一回授信号3800(如由除频器38所分出的一振荡信号)，和一省电信号3102，并根据所接收的信号3100，3800和3102，在节点NA对应输出一相位差信号3322。
所述相位比较单元32包括一逻辑门单元322、一相位(频率)检测器330和一电荷泵332。该逻辑门单元322接收参考信号3100和省电信号3102，并产生一修正参考信号3260以对应该省电信号3102。该相位检测器330接收修正参考信号3260和回授信号3800，并产生一第一检测信号3300及一第二检测信号3302以显示该修正参考信号3260与回授信号之间的一相位差。该电荷泵332连接于相位检测器330和节点NA之间，用于接收第一、二检测信号3300和3302并对节点NA产生一相位差信号3322。当省电信号3102为一第一电位以显示为省电模式时，该逻辑门单元322将使该修正参考信号3260保持在一预设的逻辑电位，像是高电位或低电位，以响应省电信号3102；反之，该逻辑门单元322将使该修正参考信号3260与参考信号3100一致。该逻辑门单元322可以为一简易型的逻辑门，如省电信号3102为一高电位以显示省电模式，所述的逻辑门单元322可为一OR逻辑门或NOR逻辑门，借此可将该修正参考信号326保持在一高电位或一低电位。于本案中，相位检测器330输出的第一及二检测信号3300和3302将分别被保持在低电位和高电位，借以控制电荷泵36持续对节点NA进行放电以降低控制电压3400，使控制电压3400驱动该压控振荡器36输出一低于正常工作频率的振荡信号3600，从而达成锁相回路装置的省电目的。
请参考图4，为依据本发明第四实施例的一种具有省电模式的锁相回路装置40，包括一相位比较单元42、一回路滤波器44、一压控振荡器46和一除频器48。于本实施例中，压控振荡器46的输出频率大小是被设计成与控制电压4400的高低成反比。需注意的是，对熟悉本项技术者而言，可以依照锁相回路装置的设计考量选用除频器48。该相位比较单元42用于接收一参考信号4100、一回授信号4800(例如由除频器48所分出的一振荡信号)和一省电信号4102，并基于前述信号4100，4800和4102对节点NA输出一相位差信号4322。
该相位比较单元42包括一逻辑门单元422、一相位(频率)检测器430和一电荷泵432。该逻辑门单元422用于接收该回授信号4800和省电信号4102，并产生一修正回授信号4280以响应该省电信号4102。所述相位检测器430接收该参考信号4100和修正回授信号4280，并产生一第一检测信号4300和一第二检测信号4302以显示该参考信号4100和修正回授信号4280之间的一相位差。该电荷泵432接收该第一及二检测信号4300和4302以在节点NA产生一相位差信号4322。当该省电信号4102处于一第一逻辑电位以代表一省电模式时，该逻辑门单元422将修正回授信号4280保持在一预设的逻辑电位，像是一高电位或低电位；反之，该逻辑门单元422将使该修正回授信号4280和回授信号4800一致。该逻辑门单元422可以为一简易型的逻辑门，如该省电信号4102可以被设为一高电位以显示省电模式，而所述逻辑门单元422可以为一OR逻辑门或一NOR逻辑门，借此可以将修正参考信号3260保持在一高电位或低电位。于本案中，该相位检测器430输出的第一及二检测信号4300和4302将分别被保持在高电位和低电位，借以控制电荷泵46对其节点NA持续进行充电以增加一控制电压4400，使该控制电压4400得以驱动该压控振荡器46输出一低于正常工作频率的振荡信号4600，进而达成锁相回路装置的省电功能。
此外，如图5所示，为依据本发明的一种执行锁相回路装置的方法流程图，其具体步骤如下：
步骤500，接收一省电信号，其中当省电信号处于一第一逻辑电位(如低电位)时，代表一正常工作模式；反之，当省电信号处于一第二逻辑电位(如高电位)时，则代表一省电模式；
步骤510，当省电信号处于第一逻辑电位时，可通过以下两种途径持续对一回路滤波器的一输入节点进行充/放电。其中一种途径为利用AND逻辑门或OR逻辑门，修正一相位比较单元的输出信号(如检测信号)，使其达到预设的状态以响应该省电信号，借此修正后的检测信号将指示一电荷泵对该回路滤波器进行充电/放电；另一种途径为利用AND逻辑门或OR逻辑门，修正该相位比较单元的其中一输入信号，使其达到一预设的状态，以响应省电信号，借此该相位比较单元产生的两检测信号将指示电荷泵对回路滤波器持续进行充电/放电。
步骤520，借由该回路滤波器将电荷泵的输出信号中的高频成分滤掉以产生一控制电压，其中如果电荷泵持续对回路滤波器放电，控制电压将会降低到一下限电位；反之，如果电荷泵持续对回路滤波器充电，则该控制电压会增加到一上限电位；以及
步骤530，提供前述控制电压予一压控振荡器，以产生一低于正常工作频率的振荡信号，从而实现该锁相回路装置的省电功能。利用此压控振荡器的输出频率大小是与控制电压高低成正比(或反比)的原理，本发明提供了数种方法使控制电压调整至一下限电位或上限电位以产生较低的输出频率，故能大幅度降低压控振荡器的电源消耗。
以上所述，仅为本发明的较佳实施例，举凡熟悉此项技艺的人士，在依本发明精神架构下所做的等效修饰或变化，皆应包含于权利要求范围内。

Claims (32)

1.一种具有省电模式的锁相回路装置，包括：
一相位比较单元，接收一参考信号、一回授信号和一省电信号，并根据接收到的前述信号，在一节点上输出一相位差信号；
一回路滤波器，耦合至前述节点并依据该相位差信号对应产生一控制电压；以及
一压控振荡器，耦合至前述回路滤波器并根据前述控制电压产生一振荡信号，其中该相位比较单元包含一电荷泵，该电荷泵具有第一输入信号与第二输入信号，如果该省电信号被设在一第一电位时，该第一输入信号与该第二输入信号被保持在预设的逻辑电位，以使该电荷泵对所述节点持续进行充电或放电，以使所述回路滤波器产生的控制电压得以驱动该压控振荡器输出一低于正常工作频率的振荡信号。
2.如权利要求1所述的锁相回路装置，其中所述相位比较单元包括：
一相位检测器，接收该参考信号和回授信号，并输出一第一检测信号及一第二检测信号，以显示该参考信号与回授信号之间的一相位差；以及
一控制单元，连接前述相位检测器，并接收该第一及二检测信号和该省电信号以分别产生一第一修正检测信号及一第二修正检测信号；
其中该电荷泵，连接于所述控制单元和所述节点之间，并且该第一与第二输入信号分别为该第一及二修正检测信号，以在该节点产生相位差信号。
3.如权利要求2所述的锁相回路装置，其中当该省电信号被设为第一电位时，该控制单元分别将前述第一及二修正检测信号保持在预设的逻辑电位，以使电荷泵对该节点持续进行放电，故而降低该控制电压以降低振荡信号的频率。
4.如权利要求2所述的锁相回路装置，其中当该省电信号被设为第一电位，该控制单元分别将该第一及二修正检测信号保持在预设的逻辑电位，以使电荷泵对该节点进行充电，故而增加控制电压以降低振荡信号的频率。
5.如权利要求2所述的锁相回路装置，其中该控制单元包括：
一反相器，接收该省电信号并输出一反相的省电信号；
一第一逻辑门，接收前述反相的省电信号和该第一检测信号以产生第一修正检测信号；以及
一第二逻辑门，接收该省电信号和第二检测信号以产生第二修正检测信号。
6.如权利要求5所述的锁相回路装置，其中所述第一逻辑门为一AND逻辑门，以及该第二逻辑门为一OR逻辑门。
7.如权利要求2所述的锁相回路装置，其中所述控制单元包括：
一反相器，接收该省电信号并输出一反相的省电信号；
一第一逻辑门，接收该省电信号和第一检测信号，以产生该第一修正检测信号；以及
一第二逻辑门，接收该反相后的省电信号和第二检测信号以产生第二修正检测信号。
8.如权利要求7所述的锁相回路装置，其中所述第一逻辑门为一OR逻辑门，以及该第二逻辑门为一AND逻辑门。
9.如权利要求1所述的锁相回路装置，其中所述相位比较单元包括：
一逻辑门单元，接收该参考信号和省电信号，并产生一修正参考信号；以及
一相位检测器，接收前述修正参考信号和回授信号，并输出一第一检测信号及一第二检测信号，以显示该修正参考信号和回授信号之间的一相位差；
其中该电荷泵，连接于所述相位检测器和所述节点之间，该第一输入信号与第二输入信号分别为该第一及二检测信号，以在该节点产生相位差信号，如果省电信号处于第一电位，所述的逻辑门单元将该修正参考信号保持在一预设的逻辑电位，否则逻辑门单元将使该修正参考信号与该参考信号一致。
10.如权利要求9所述的锁相回路装置，其中该逻辑门单元具有一逻辑门。
11.如权利要求1所述的锁相回路装置，其中所述相位比较单元包括：
一逻辑门单元，接收该回授信号和省电信号，并产生一修正的回授信号；以及
一相位检测器，接收该参考信号和前述修正回授信号，并输出一第一检测信号及一第二检测信号以显示该参考信号和修正回授信号之间的一相位差；其中该电荷泵，连接于所述相位检测器和所述节点之间，并且该第一与第二输入信号分别为该第一及第二检测信号，以在该节点上产生该相位差信号，如果该省电信号处于第一电位，该逻辑门单元将使所述修正回授信号保持在一预设的逻辑电位，否则该逻辑门单元将使该修正回授信号与回授信号一致。
12.如权利要求11所述的锁相回路装置，其中该逻辑门单元具有一逻辑门。
13.如权利要求1所述的锁相回路装置，其中使该振荡信号作为一回授予该相位比较单元的回授信号。
14.如权利要求1所述的锁相回路装置，进一步包括：
一除频器，耦合于该压控振荡器与相位检测器之间，用于将该振荡信号分频，产生一个分频的振荡信号，以作为一回授给相位检测器的回授信号。
15.一种具有省电模式的锁相方法，包括下列步骤：
接收一省电信号、一参考信号及一回授信号；
依据接收到的该省电信号、该参考信号及该回授信号，产生一电荷泵的一第一输入信号与一第二输入信号；
当该省电信号处于第一电位时，该第一输入信号与该第二输入信号被保持在预设的逻辑电位，以使该电荷泵持续对一回路滤波器的一输入节点进行充电或放电；
利用该回路滤波器产生一控制电压；以及
将前述控制电压提供给一压控振荡器，以输出一低于正常工作频率的振荡信号。
16.如权利要求15所述的具有省电模式的锁相方法，其中持续对该回路滤波器的输入节点进行充电或放电的步骤进一步包括：
产生一第一检测信号及一第二检测信号以显示该参考信号和回授信号之间的一相位差；
分别修正该第一及二检测信号成为一第一修正检测信号及一第二修正检测信号以对应该省电信号，其中该第一与第二修正检测信号分别为该第一与第二输入信号；以及
依据该第一及二修正检测信号，利用该电荷泵对该回路滤波器的输入节点进行充电或放电。
17.如权利要求16所述的具有省电模式的锁相方法，其中当该省电信号处于第一电位时，分别将该第一及二修正检测信号保持在预设的逻辑电位，以对所述回路滤波器的输入节点持续进行放电，进而降低控制电压以降低此振荡信号的频率。
18.如权利要求16所述的具有省电模式的锁相方法，其中当该省电信号处于第一电位时，分别将第一及二修正检测信号保持在预设逻辑电位，以对所述回路滤波器的输入节点持续进行充电，进而增加控制电压以降低振荡信号的频率。
19.如权利要求16所述的具有省电模式的锁相方法，其中修正第一及二检测信号的步骤进一步包括：
对该省电信号进行反相，以产生一反相的省电信号；
对该第一检测信号和该反相后的省电信号执行一第一逻辑运算，以产生该第一修正检测信号；以及
对该第二检测信号和省电信号执行一第二逻辑运算，以产生该第二修正检测信号。
20.如权利要求19所述的具有省电模式的锁相方法，其中该第一逻辑运算为一AND逻辑运算，以及该第二逻辑运算为一OR逻辑运算。
21.如权利要求16所述的具有省电模式的锁相方法，其中修正第一及二检测信号的步骤包括：
对该省电信号进行反相，以产生一反相的省电信号；
对该第一检测信号和省电信号执行一第一逻辑运算，以产生第一修正检测信号；以及
对该第二检测信号和该反相后的省电信号执行一第二逻辑运算，以产生第二修正检测信号。
22.如权利要求21所述的具有省电模式的锁相方法，其中该第一逻辑运算为一OR逻辑运算，以及该第二逻辑运算为一AND逻辑运算。
23.如权利要求16所述的具有省电模式的锁相方法，其中使该振荡信号作为回授信号。
24.如权利要求16所述的具有省电模式的锁相方法，其中使所述回授信号为振荡信号的一分频信号。
25.如权利要求15所述的具有省电模式的锁相方法，其中持续对回路滤波器的输入节点进行充电或放电的步骤包括：
修正一回授信号成为一修正回授信号以对应该省电信号；
产生一第一检测信号及一第二检测信号以显示该参考信号和修正回授信号之间的一相位差，其中该第一与第二检测信号分别为该第一与第二输入信号；
依据前述第一及二检测信号，使用该电荷泵对该回路滤波器的输入节点进行充电或放电，其中
如果省电信号处于第一电位，保持该修正回授信号在一预设逻辑电位，否则使该修正回授信号与所述回授信号一致。
26.如权利要求25所述的具有省电模式的锁相方法，其中对省电信号和回授信号进行一逻辑运算，以获得该修正回授信号。
27.如权利要求25所述的具有省电模式的锁相方法，其中使该振荡信号作为回授信号。
28.如权利要求25所述的具有省电模式的锁相方法，其中使该回授信号为振荡信号的一分频信号。
29.如权利要求15所述的具有省电模式的锁相方法，其中持续对回路滤波器的输入节点进行充电或放电的步骤包括：
修正该参考信号成为一修正参考信号以对应该省电信号；
产生一第一检测信号及一第二检测信号以显示该修正参考信号和回授信号之间的一相位差，其中该第一与第二检测信号分别为该第一与第二输入信号；
依据该第一及二检测信号，利用该电荷泵对该回路滤波器的输入节点进行充电或放电，其中
如果省电信号处于第一电位，保持该修正参考信号在一预设的逻辑电位，否则使该修正参考信号与所述参考信号一致。
30.如权利要求29所述的具有省电模式的锁相方法，其中对省电信号和参考信号执行一逻辑运算，以获得该修正参考信号。
31.如权利要求29所述的具有省电模式的锁相方法，其中使该振荡信号作为回授信号。
32.如权利要求29所述的具有省电模式的锁相方法，其中使该回授信号为振荡信号的一分频信号。
CN2006101714818A 2005-12-29 2006-12-28 具有省电模式的锁相回路装置及执行该装置的方法 Expired - Fee Related CN1992528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/321,921 2005-12-29
US11/321,921 US20070153949A1 (en) 2005-12-29 2005-12-29 PLL apparatus with power saving mode and method for implementing the same

Publications (2)

Publication Number Publication Date
CN1992528A CN1992528A (zh) 2007-07-04
CN1992528B true CN1992528B (zh) 2011-04-20

Family

ID=38214518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101714818A Expired - Fee Related CN1992528B (zh) 2005-12-29 2006-12-28 具有省电模式的锁相回路装置及执行该装置的方法

Country Status (3)

Country Link
US (1) US20070153949A1 (zh)
CN (1) CN1992528B (zh)
TW (1) TW200726092A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929648B2 (en) * 2006-03-31 2011-04-19 Ati Technologies Inc. Clock error detection apparatus and method
US7830212B2 (en) 2007-07-30 2010-11-09 Mediatek Inc. Phase locked loop, voltage controlled oscillator, and phase-frequency detector
US7612589B2 (en) * 2007-10-12 2009-11-03 Mediatek Inc. Phase-locked loop and control method utilizing the same
US9605995B2 (en) 2013-11-08 2017-03-28 Apple Inc. Wobble detection via software defined phase-lock loops

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190291A (zh) * 1997-02-05 1998-08-12 三菱电机株式会社 锁相环电路
US5864572A (en) * 1996-08-26 1999-01-26 Sun Microsystems, Inc. Oscillator runaway detect and reset circuit for PLL clock generator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128632A (en) * 1991-05-16 1992-07-07 Motorola, Inc. Adaptive lock time controller for a frequency synthesizer and method therefor
US5389899A (en) * 1991-08-30 1995-02-14 Fujitsu Limited Frequency synthesizer having quick frequency pull in and phase lock-in
JPH0613898A (ja) * 1992-06-29 1994-01-21 Nec Corp 周波数シンセサイザ
US5548249A (en) * 1994-05-24 1996-08-20 Matsushita Electric Industrial Co., Ltd. Clock generator and method for generating a clock
US5949261A (en) * 1996-12-17 1999-09-07 Cypress Semiconductor Corp. Method and circuit for reducing power and/or current consumption
JPH10308667A (ja) * 1997-05-02 1998-11-17 Nec Corp Ｐｌｌ周波数シンセサイザ
US5978425A (en) * 1997-05-23 1999-11-02 Hitachi Micro Systems, Inc. Hybrid phase-locked loop employing analog and digital loop filters
US9455722B2 (en) * 2005-11-30 2016-09-27 Ati Technologies Ulc Method and apparatus for fast locking of a clock generating circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864572A (en) * 1996-08-26 1999-01-26 Sun Microsystems, Inc. Oscillator runaway detect and reset circuit for PLL clock generator
CN1190291A (zh) * 1997-02-05 1998-08-12 三菱电机株式会社 锁相环电路

Also Published As

Publication number Publication date
TW200726092A (en) 2007-07-01
CN1992528A (zh) 2007-07-04
US20070153949A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
EP0482823B1 (en) PLL frequency synthesizer capable of changing an output frequency at a high speed
CN102195641B (zh) 锁相回路启动电路
CN104903963B (zh) 低噪声低参考毛刺的倍频延迟锁定环
US7558311B2 (en) Spread spectrum clock generator and method for generating a spread spectrum clock signal
US7728675B1 (en) Fast lock circuit for a phase lock loop
CN101877589A (zh) 锁相环电路
CN1992528B (zh) 具有省电模式的锁相回路装置及执行该装置的方法
JPH1065530A (ja) チャージポンプ回路及びそれを用いたｐｌｌ回路
US7990192B2 (en) Phase locked loop and method for charging phase locked loop
KR100940622B1 (ko) 주파수 합성기
US20040251970A1 (en) Method for clock generator lock-time reduction during speedstep transition
US9374038B2 (en) Phase frequency detector circuit
US6873670B1 (en) Automatic pre-scaler control for a phase-locked loop
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
CN203504532U (zh) 一种扩展频谱控制的锁相环电路
CN108449085A (zh) 锁相环和电子系统
JP4343246B2 (ja) 周波数シンセサイザおよびこれに用いるチャージポンプ回路
KR101901321B1 (ko) 클럭 발생기 및 클럭 발생 방법
CN107425849A (zh) 一种可锁相恒定频率的多相操作电路
CN207782771U (zh) 一种锁相环
CN108566199A (zh) 一种锁相环及频率控制方法
US10819358B2 (en) Phase-frequency detector with frequency doubling logic
CN205249185U (zh) 锁相环
KR100761127B1 (ko) 위상동기루프 회로.
CN100477484C (zh) 电压控制振荡器以及具有其的锁相环

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20161228