CN1992156A - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN1992156A
CN1992156A CNA2006101515509A CN200610151550A CN1992156A CN 1992156 A CN1992156 A CN 1992156A CN A2006101515509 A CNA2006101515509 A CN A2006101515509A CN 200610151550 A CN200610151550 A CN 200610151550A CN 1992156 A CN1992156 A CN 1992156A
Authority
CN
China
Prior art keywords
pattern
reflective film
antireflection
photoresist
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101515509A
Other languages
English (en)
Other versions
CN100477081C (zh
Inventor
李晟求
郑载昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1992156A publication Critical patent/CN1992156A/zh
Application granted granted Critical
Publication of CN100477081C publication Critical patent/CN100477081C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种制造半导体装置的方法，其包括在形成包含Si的抗反射膜之后进行O2等离子体处理步骤。

Description

制造半导体装置的方法
技术领域
概括而言，本发明涉及一种制造半导体装置的方法。更具体而言，本发明涉及一种形成图案的方法，其可以克服制造半导体装置的光刻法的分辨率限制。
背景技术
最近已进行双重曝光法来形成半导体装置的精细图案，以克服曝光设备的分辨率限制。此常规方法描述如下。
参见图1a和1b，在半导体基板11上依序形成底层12、第一硬掩模层13、第一抗反射膜14、第一光致抗蚀剂膜15。使用第一曝光掩模16将整个表面的第一区域加以曝光，并且将曝光的光致抗蚀剂膜15显影以形成第一光致抗蚀剂图案15’。硬掩模层13通常是非晶碳层和无机硬掩模层所构成的双层。
参见图1c和1d，以第一光致抗蚀剂图案15’作为掩模来蚀刻第一抗反射膜14，藉此形成第一抗反射图案14’。再以第一抗反射图案14’作为掩模来蚀刻第一硬掩模层13，遂形成第一硬掩模图案13’。
参见图1e和1f，在第一硬掩模图案13’上依序形成第二硬掩模层17、第二抗反射膜18、第二光致抗蚀剂膜19。使用第二曝光掩模20将整个表面的第二区域以与第一区域交错的方式加以曝光，并且将曝光的光致抗蚀剂膜19显影以形成第二光致抗蚀剂图案19’。第二硬掩模层17优选具有不同于第一硬掩模层13的蚀刻选择性。
参见图1g和1h，以第二光致抗蚀剂图案19’作为掩模来蚀刻第二抗反射膜18，藉此形成第二抗反射图案18’。再以第二抗反射图案18’作为掩模来蚀刻第二硬掩模层17，遂形成第二硬掩模图案17’。
参见图1i，以第一和第二硬掩模图案13’、17’作为掩模来蚀刻底层12，藉以获得精细的图案12’。
然而，在上述的常规方法中，光致抗蚀剂膜、抗反射膜、硬掩模层必须分别涂覆和蚀刻两次，以便形成精细的图案。因此，整体工艺变得复杂，导致总生产率下降。
发明内容
本发明提出了一种制造半导体装置的方法，其包括在包含硅(Si)的抗反射膜上进行O2等离子体处理步骤。本发明的优点在于制备硬掩模层的涂覆和蚀刻步骤只需要进行一次，故简化和减少了常规工艺的整体时间和成本。
为了更完全地了解本发明，应该参考以下详细说明和附图。虽然揭示的方法容许有各种形式的具体实施方式，但是图式所示范的(之后将会叙述)是本发明的特定具体实施方式；要理解的是本揭示内容乃示范性的，而并非要将本发明限制于在此所述和示范的特定具体实施方式。
附图说明
图1a到1i是示范形成半导体装置的常规方法的截面图解；
图2a到2i是示范形成半导体装置的本发明方法的截面图解。
主要装置符号说明
11半导体基板
12底层
12’底层图案
13第一硬掩模层
13’第一硬掩模图案
14第一抗反射膜
14’第一抗反射图案
15第一光致抗蚀剂膜
15’第一光致抗蚀剂图案
16第一曝光掩模
17第二硬掩模层
17’第二硬掩模图案
18第二抗反射膜
18’第二抗反射图案
19第二光致抗蚀剂膜
19’第二光致抗蚀剂图案
20第二曝光掩模
110半导体基板
120底层
120’底层图案
130第一硬掩模层
130’第一硬掩模图案
140第一抗反射膜
140’第一抗反射图案
145包含SiO2的第一抗反射图案
150第一光致抗蚀剂膜
150’第一光致抗蚀剂图案
160第一曝光掩模
180第二抗反射膜
180’第二抗反射图案
190第二光致抗蚀剂膜
190’第二光致抗蚀剂图案
200第二曝光掩模
具体实施方式
在此揭示的是制造半导体装置的方法，其包括在半导体基板上依序形成底层、硬掩模层、包含Si的第一抗反射膜、第一光致抗蚀剂膜。此方法也包括使用第一曝光掩模将第一光致抗蚀剂膜加以曝光和显影而形成第一光致抗蚀剂图案，以及以第一光致抗蚀剂图案作为掩模来蚀刻第一抗反射膜，藉此形成第一抗反射图案。此方法还包括在第一抗反射图案上进行O2等离子体处理，然后在于O2等离子体处理的第一抗反射图案上依序形成第二抗反射膜和第二光致抗蚀剂膜，以及使用第二曝光掩模将相对于第一抗反射图案的交错区域加以曝光和显影，而形成第二光致抗蚀剂图案。此方法也包括以第二光致抗蚀剂图案作为掩模来蚀刻第二抗反射膜，藉此形成第二抗反射图案，并且以第一和第二抗反射图案作为掩模来蚀刻硬掩模层而形成硬掩模图案，以及以硬掩模图案作为掩模来蚀刻底层，藉此形成底图案。
根据所揭示的方法，第一抗反射图案是使用包含硅元素的抗反射膜所形成。然后，进行O2等离子体处理以氧化第一抗反射图案里的硅，如此则第一抗反射图案就不会在形成第二抗反射膜之后的后续显影步骤中显影。硅存在的含量范围占第一抗反射膜总重量的重量百分比为大约30wt％到大约40wt％。
在揭示的方法中，第二抗反射膜可以使用与第一抗反射膜相同或不同的材料来形成。不同的材料意指任何不含硅元素的抗反射组成物，而不像第一抗反射膜。第二抗反射膜可以使用常规的抗反射组成物来形成而无限制。
同时，对于包含硅元素的抗反射组成物而言，可以使用任何常规的有机抗反射组成物，其包括能够交联的聚合物、吸光剂、有机溶剂，而无限制。包含Si的抗反射组成物可以进一步包括交联剂，以便于热处理时活化交联反应。
在此之后，揭示的制造半导体装置的方法会参考图2a到2i详细描述，图2a到2i是示范本方法的截面图解。
参见图2a和2b，在半导体基板110上依序形成底层120、硬掩模层130、第一抗反射膜140、第一光致抗蚀剂膜150。使用第一曝光掩模160将整个表面的第一区域加以曝光，以及将曝光的光致抗蚀剂膜150显影以形成第一光致抗蚀剂图案150’。第一抗反射膜140包含硅(Si)，其含量范围优选占第一抗反射膜140总重量的重量百分比为大约30wt％到大约40wt％。硬掩模层130通常是非晶碳层和无机硬掩模层所构成的双层。此外，曝光步骤的光源可以是任何能够提供光线波长小于400纳米的来源。具体而言，光源优选是选自由ArF(193纳米)、KrF(248纳米)、EUV(extreme ultraviolet、远紫外线)、VUV(vacuum ultraviolet、真空紫外线)、电子束、X射线、离子束所构成的群组。在这些之中，更优选为ArF、KrF或VUV，最优选则是ArF。曝光步骤通常是以大约每平方厘米70毫焦耳到大约每平方厘米150毫焦耳的曝光能量范围来进行，优选大约每平方厘米100毫焦耳，此视光致抗蚀剂膜的类型而定。
参见图2c和2d，以第一光致抗蚀剂图案150’作为掩模将第一抗反射膜140加以蚀刻，藉此形成第一抗反射图案140’。在此之后，在第一抗反射图案140’上进行O2等离子体处理，以氧化当中包含的硅，藉此形成包含SiO2的第一抗反射图案145。
参见图2e和2f，在包含SiO2的第一抗反射图案145上形成第二抗反射膜180和第二光致抗蚀剂膜190。使用第二曝光掩模200将整个表面的第二区域加以曝光(其交错于第一区域)，以及将曝光的光致抗蚀剂膜190显影以形成第二光致抗蚀剂图案190’。
参见图2g和2h，以第二光致抗蚀剂图案190’作为掩模来蚀刻第二抗反射膜180，藉此形成第二抗反射图案180’。尽管有此蚀刻步骤，由于Si因O2等离子体处理而氧化成SiO2，故第一抗反射图案145仍在。再以第一和第二抗反射图案145、180’作为掩模来蚀刻硬掩模层130，遂形成硬掩模图案130’。
参见图2i，以硬掩模图案130’作为掩模来蚀刻底层120，以及移除硬掩模图案130’，藉以获得精细的图案120’。
如上所述，揭示的制造半导体装置的方法包括在形成包含Si的抗反射膜之后进行O2等离子体处理步骤。

Claims (9)

1.一种制造半导体装置的方法，此方法包括：
(a)在半导体基板上依序形成底层、硬掩模层、包含Si的第一抗反射膜、第一光致抗蚀剂膜；
(b)使用第一曝光掩模将第一光致抗蚀剂膜加以曝光和显影而形成第一光致抗蚀剂图案，并且以第一光致抗蚀剂图案作为掩模来蚀刻第一抗反射膜，藉此形成第一抗反射图案；
(c)在第一抗反射图案上进行O2等离子体处理；
(d)在O2等离子体处理的第一抗反射图案上依序形成第二抗反射膜和第二光致抗蚀剂膜，以及使用第二曝光掩模将相对于第一抗反射图案的交错区域加以曝光和显影，而形成第二光致抗蚀剂图案；
(e)以第二光致抗蚀剂图案作为掩模来蚀刻第二抗反射膜，藉此形成第二抗反射图案；以及
(f)以第一和第二抗反射图案作为掩模来蚀刻硬掩模层而形成硬掩模图案，并且以硬掩模图案作为掩模来蚀刻底层，藉此形成底图案。
2.根据权利要求1所述的方法，其中第一抗反射膜包括硅，其含量范围占第一抗反射膜总重量的重量百分比为30wt％到40wt％。
3.根据权利要求1所述的方法，其中光源是选自由ArF(193纳米)、KrF(248纳米)、EUV(extreme ultraviolet、远紫外线)、VUV(vacuum ultraviolet、真空紫外线)、电子束、X射线、离子束所构成的组。
4.根据权利要求3所述的方法，其中光源是ArF(193纳米)。
5.根据权利要求1所述的方法，其中硬掩模层是非晶碳层和无机硬掩模层所构成的双层。
6.根据权利要求1所述的方法，其中曝光步骤是以每平方厘米70毫焦耳到每平方厘米150毫焦耳的曝光能量来进行。
7.根据权利要求6所述的方法，其中曝光能量是每平方厘米100毫焦耳。
8.根据权利要求1所述的方法，其中第二抗反射膜是使用与第一抗反射膜相同或不同的材料所形成。
9.一种制造半导体装置的方法，此方法包括：
(a)在半导体基板上依序形成底层、包含Si的第一抗反射膜、第一光致抗蚀剂膜；
(b)使用第一曝光掩模将第一光致抗蚀剂膜加以曝光和显影而形成第一光致抗蚀剂图案，并且以第一光致抗蚀剂图案作为掩模来蚀刻第一抗反射膜，藉此形成第一抗反射图案；
(c)在第一抗反射图案上进行O2等离子体处理；
(d)在O2等离子体处理的第一抗反射图案上依序形成第二抗反射膜和第二光致抗蚀剂膜，并且使用第二曝光掩模将相对于第一抗反射图案的交错区域加以曝光和显影，而形成第二光致抗蚀剂图案；
(e)以第二光致抗蚀剂图案作为掩模来蚀刻第二抗反射膜，藉此形成第二抗反射图案；以及
(f)以第一和第二抗反射图案作为掩模来蚀刻底层，而形成底图案。
CNB2006101515509A 2005-12-28 2006-09-11 制造半导体装置的方法 Expired - Fee Related CN100477081C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR132109/05 2005-12-28
KR20050132109 2005-12-28
KR69759/06 2006-07-25

Publications (2)

Publication Number Publication Date
CN1992156A true CN1992156A (zh) 2007-07-04
CN100477081C CN100477081C (zh) 2009-04-08

Family

ID=38214315

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101515509A Expired - Fee Related CN100477081C (zh) 2005-12-28 2006-09-11 制造半导体装置的方法

Country Status (3)

Country Link
KR (1) KR100772801B1 (zh)
CN (1) CN100477081C (zh)
TW (1) TWI304226B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367120A (zh) * 2013-07-08 2013-10-23 上海集成电路研发中心有限公司 高分辨率沟槽图形的形成方法
CN103681251A (zh) * 2012-09-20 2014-03-26 中国科学院微电子研究所 混合光学和电子束光刻方法
CN104051241A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912959B1 (ko) * 2006-11-09 2009-08-20 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 제조 방법
KR100876816B1 (ko) * 2007-06-29 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
WO2013078211A1 (en) * 2011-11-21 2013-05-30 Brewer Science Inc. Assist layers for euv lithography

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002129A (ko) * 1999-06-11 2001-01-05 김영환 반도체소자의 미세패턴 형성방법
KR100383636B1 (ko) * 2000-05-31 2003-05-16 삼성전자주식회사 반도체 장치의 패턴 형성방법
KR100451509B1 (ko) * 2002-02-26 2004-10-06 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681251A (zh) * 2012-09-20 2014-03-26 中国科学院微电子研究所 混合光学和电子束光刻方法
CN103681251B (zh) * 2012-09-20 2018-02-09 中国科学院微电子研究所 混合光学和电子束光刻方法
CN104051241A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103367120A (zh) * 2013-07-08 2013-10-23 上海集成电路研发中心有限公司 高分辨率沟槽图形的形成方法

Also Published As

Publication number Publication date
CN100477081C (zh) 2009-04-08
KR100772801B1 (ko) 2007-11-01
TW200725735A (en) 2007-07-01
KR20070070035A (ko) 2007-07-03
TWI304226B (en) 2008-12-11

Similar Documents

Publication Publication Date Title
CN1992155A (zh) 制造半导体装置的方法
CN1677233A (zh) 抗蚀材料以及利用该材料形成图案的方法
US8501394B2 (en) Superfine-patterned mask, method for production thereof, and method employing the same for forming superfine-pattern
CN1068442C (zh) 采用甲硅烷基化作用形成图形的方法
CN1992156A (zh) 制造半导体装置的方法
US20080032508A1 (en) Method and Material For Forming A Double Exposure Lithography Pattern
TW533505B (en) Process for forming sub-lithographic photoresist features
US9040429B2 (en) Pattern formation method
US9058997B2 (en) Process of multiple exposures with spin castable films
CN1595296A (zh) 光刻抗反射硬掩模合成物及其使用
KR20030055101A (ko) 감방사선 조성물 및 패턴 형성방법 및 반도체장치의제조방법
US20080063976A1 (en) Photoresist Composition and Method Of Forming A Resist Pattern
US8507187B2 (en) Multi-exposure lithography employing a single anti-reflective coating layer
CN1797192A (zh) 反射光掩模及其制造方法
DE112010005304B4 (de) Reflexionsmindernde Hartmaskenzusammensetzung und Verfahren zur Herstellung eines strukturierten Materials damit
US20070148602A1 (en) Method for Manufacturing Semiconductor Device
CN1652026A (zh) 有机抗反射涂覆组合物及用其形成光阻图案的方法
CN1881076A (zh) 雷文生相转移掩模及其制备方法与制备半导体元件的方法
KR20090011933A (ko) 반도체 소자의 제조방법
JP2015115524A (ja) インプリントモールドの製造方法
CN1299338C (zh) 形成氮氧化硅的方法
CN1173230C (zh) 超过传统分辨率极限的光刻方法
JP2006343608A (ja) レジスト材料の製造方法およびレジスト材料ならびに露光方法
Smith et al. Incorporation of direct current superposition as a means for high quality contact and slotted contact structures utilizing litho-freeze-litho-etch
WO2010001525A1 (ja) パターン形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20130911