CN1987702A

CN1987702A - 更新控制系统的输出值的数控控制系统中的串行数据传递

Info

Publication number: CN1987702A
Application number: CNA2006101712206A
Authority: CN
Inventors: 弗莱德海姆·朱克
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 2005-12-22
Filing date: 2006-12-21
Publication date: 2007-06-27
Anticipated expiration: 2026-12-21
Also published as: CN1987702B; US7423563B2; DE602006008565D1; US20070162155A1; KR101322767B1; EP1801701A1; JP2007172628A; KR20070066953A; JP4980703B2

Abstract

本发明涉及用来更新控制系统输出值的数控控制系统中的串行数据传递。使用可变写入深度移位寄存器来以这样的方式更新控制系统的输出值，该方式即：仅仅将必须经由串行数据传递更新以形成更新的输出值的数目的数据字的位传递到可变写入深度移位寄存器，使得在较短的时间内更新输出值，并可更频繁地更新输出值。可变写入深度移位寄存器可应用于使用长数据字和移位寄存器来经由串行数据传递更新输出值的数控控制系统。

Description

更新控制系统的输出值的数控控制系统中的串行数据传递

技术领域

本发明涉及数控控制系统中的串行数据传递，其中，通过串行接收的控制字来更新该控制系统的输出值。特别是在更频繁地出现数据字的某些位值的改变的控制系统中，更早且更频繁地更新该控制系统的输出值。

背景技术

众所周知，尤其是在应使用用于集成电路的少量控制线路或者少量引脚或信号时，在数字控制装置中使用移位寄存器，用于从控制器或处理器到所述控制装置的串行数据传递。与并行数据传递相比，串行数据传递较慢，这是因为，必须通过将1位数据移入移位寄存器的时钟信号的后续上升沿来传送表示控制值的数据字。为了更新控制系统的输出值，必须传送和接收完整的控制或数据字。在通过大量1位数据表示长数据字的情况下，将数据字完全写入移位寄存器中耗费大量时间。另一方面，直接数字合成技术提供了非常快且精确的控制装置，例如，由Analog Devices制造的数控振荡器AD9850，其具有40位的移位寄存器长度，并且在施加125MHz基准时钟的情况下允许0.0291Hz的输出频率分辨率。可以以高达每秒二千三百万个新频率的速率来数字化地改变输出频率。AD9850包括40位寄存器，其可被以并行或串行模式加载。在串行加载模式中，时钟信号的后续上升沿将一个引脚上的1位数据移位通过40位编程信息。在移过40位之后，需要频率更新脉冲来更新控制装置所提供的输出频率或相位。那意味着：在使用大移位寄存器的情况下，完全写入将耗费大量时间来更新控制系统的输出值。

发明内容

本发明的一个方面是：提供一种用于用来改进控制系统中的输出值更新的数控控制系统中的串行数据传递的设备和方法，在所述控制系统中，控制字的某些位值的改变更频繁地出现，而不离开串行数据传递模式或增加时钟频率。

通过在独立权利要求中指明的特征而实现此目的。在从属权利要求中指明了有优势的实施例。

本发明的一个方面是减小在使用串行数据传递的数控系统中更新调整后的输出值所需的时间，并且，其中，某些位值比其它位值更频繁地改变。控制系统仅使用串行数据传送通常需要的三条线路和可比较的时钟频率。尤其在某些位值更频繁地改变的数字或数值控制系统中，尽管使用串行数据传递来控制该控制系统的输出值，但该控制系统的输出值将被更快地更新。本发明的一个方面是仅经由串行数据传递来更新需要被更新以形成新数据字的位，以避免：在仅仅必须改变接近移位寄存器的输入的位值的情况下，必须等待到接收到完整的数据字为止。这是通过可变写入深度移位寄存器来实现的，其中，将更频繁地改变的位值布置为接近移位寄存器的输入，并且，通过修改的选通信号来控制该移位寄存器。与用来在接收到完整的数据字之后使得移位寄存器的输出信号能够更新控制系统的输出值的公知选通信号不同，使用修改的选通信号或所谓的接收信号。接收信号确定数据传递的开始和结束，并且使得能够更新必须被取代(take over)的控制字的位值。与将1位数据从输入通过移位寄存器而完全移位到末端、且所述移位需要完全传递的控制字的标准移位寄存器相反，与先前接收的数据字相比不必改变的可变写入深度移位寄存器的输出根据先前接收的数据字而保持它们的状态。那意味着：在与先前的控制字相比某些位值不必改变的情形下，不需要再次传递和接收对应的位值。那意味着：可通过完整的数据字的一部分、且在接收到完整的控制字的所有位之前便已经执行了控制系统的输出值的更新。更新某些位值的改变更频繁地出现的控制系统中的输出值被改进。通常，更频繁地改变的位值是低位值，并且对于其它情况，以这样的方式构造数据字，该方式即：更频繁地改变的位值出现在移位寄存器的输入附近。除了更新输出值所需的减少的时间之外，必须从诸如控制器或处理器的数据字源传递的数据位数减少，并且能够更频繁地更新控制系统的输出值。根据本发明的实施例，一种可变写入深度移位寄存器的配置包括使能移位寄存器，例如，其确保在仅必须更新输入移位寄存器的输入的接下来的位的情况下，仅所述位值被锁存到可变写入深度移位寄存器的输出以便更新数据字，并且所述使能移位寄存器进一步避免了：尚未被更新并且可能由于仅将所述输入接下来的位移位到移位寄存器中而造成错误的输入寄存器中的更深的错误位值出现在可变写入深度移位寄存器的输出处。用于不需改变的位值的输出级保持先前的状态。通过从串行数据源提供的所谓的接收信号来确定可变写入深度移位寄存器的写入深度，以控制或更新控制系统的输出值或输出信号。所述接收信号为二进制信号，其指示数据传递的开始和结束，使得能够在可变写入深度移位寄存器的输出上更新到新数据字，并且将经由接收到的时钟脉冲而对用于更新的接收到的位的数目计数的使能移位寄存器复位。根据本发明的所述实施例，通过与完整数据字的长度相对应的数目的触发器和与门、以及反相器来实现使能移位寄存器。随后，组合使能移位寄存器和已知的用来接收串行数据的输入移位寄存器，以形成所述可变写入深度移位寄存器。

根据本发明的第二实施例，使用了计数器，其对所接收的位或时钟脉冲的数目计数，并经由解码器而使能用于更新可变写入深度移位寄存器的输出处的数据字的锁存寄存器的对应数目的触发器。

根据结合附图进行的对实施例的以下描述，本发明的特定性质以及本发明的其它目的、优点、特征和用途将变得清楚。

附图说明

通过参照在附图中图解的示范实施例来更详细地解释本发明，在附图中：

图1示出用于用来更新控制系统输出值的数控控制系统中的串行数据传递的已知配置的电路图，

图2示出用于用来更新控制系统输出值的数控控制系统中的改进的串行数据传递的可变写入深度移位寄存器的电路图的第一实施例，

图3示出用来更新控制系统输出值的数控控制系统中的已知串行数据传递的二进制值的信号图，

图4示出用来利用可变写入深度移位寄存器更新控制系统输出值的数控控制系统中的串行数据传递的二进制值的信号图，

图5示出用来利用可变写入深度移位寄存器更新控制系统输出值的数控控制系统中的串行数据传递的二进制值的信号图，

图6示出用来通过使用具有恒定长度的控制字、利用可变写入深度移位寄存器而尽可能频繁地更新控制系统输出值的数控控制系统中的串行数据传递的二进制值的信号图，以及

图7示出用于用来更新控制系统输出值的数控控制系统中的改进的串行数据传递的可变写入深度移位寄存器的电路图的第二实施例。

具体实施方式

在附图中，相同的附图标记自始至终表示相同的元素。

为了使实施例简短明了，将通过具有4位数据字的可比较的例子来说明本发明，并且本领域技术人员将能够将该原理应用于具有更多或更少的位的数据字以及对应的实施例。

在诸如数控振荡器的已知数控控制系统中，使用从诸如控制器或处理器的数据字源到控制装置的串行数据传递。图1图解的电路图示例性地示出了已知的串行入/并行出移位寄存器，其用来暂时存储经由从未示出的数据源到未示出的控制系统的串行数据传递而提供的数据字。串行入/并行出移位寄存器或所谓的输出移位寄存器将串行数据变换为并行数据，并以这样的方式恢复经由串行数据传递而从数据字源提供的数据字。可在各种特定应用中使用术语“寄存器”，但在所有情况下，其指的是作为用来保持数据的相连单元(coherent unit)而操作的一组触发器。根据图1图解的示例实施例，通过移位寄存器和所谓的锁存寄存器来形成用于4位数据字的已知输出寄存器。移位寄存器取得串行数据流，并将其转换到并行数据总线。串行数据流是通过包括提供锁存或所谓的选通信号ST、数据信号Dat以及时钟脉冲信号或时钟CL的三条线路的串行数据总线提供的。时钟脉冲CL必须被同步到数据信号Dat，使得其大约在数据信号Dat的数据位(其可以是0或1)的中间翻转。每当时钟CL翻转时，将出现在输入上的数据信号Dat时钟记录(clock)到输入移位寄存器的第一触发器FF1中。将第一触发器FF1中的任何内容锁存到第二触发器中。第三触发器变为等同于第二触发器曾经的状态，等等。该电路如图1所示，其中，输入移位寄存器包括4个D触发器FF1至FF4，其各自具有输入D、以及由在触发器的符号中的三角形图示的时钟输入。将数据信号Dat施加到第一D触发器FF1的输入D，并且D触发器FF1至FF3中的每个的输出Q与接下来的D触发器FF2至FF4的输入D连接。这4个D触发器FF1至FF4的时钟输入彼此连接，并且将时钟信号CL施加到所述输入。在时钟CL的每个上升沿，移位寄存器从提供数据信号Dat的数据线读取值。将数据信号Dat逐位馈送到串行入/并行出移位寄存器，然而，将所述4位作为一个字而同时并行地全部移出。这发生在将数据字的所有位馈送到输入移位寄存器中的时候。随后，移位寄存器的对应D触发器FF1至FF4的输出Q的状态B1至B4表示数据字。在来自所谓的锁存或选通线的选通信号ST时，将数据字从移位寄存器复制到锁存寄存器，由此将数据从串行变换为并行数据。根据图1，由4个D触发器FF9至FF12形成锁存寄存器，由此D触发器FF9至FF12的每个输入D与输入移位寄存器的对应D触发器FF1至FF4的输出Q连接，并且锁存寄存器的4个D触发器FF9至FF12的时钟输入彼此连接，并被提供了选通信号ST。随着输入移位寄存器的D触发器FF1至FF4的输出Q处的状态B1至B4变化，当数据信号Dat被移位通过它时，经由所述锁存寄存器来锁存输出Q处的所述状态B1至B4，直到下一数据字已被完全接收且被完全移位通过输入移位寄存器为止。那意味着：如果串行接收的数据信号Dat被馈送到移位寄存器中，则表示数据字的位的锁存寄存器的D触发器FF9至FF12的输出Q的状态A1至A4被保持，并且如果已完全接收了下一数据字，则被更新。图3中示出了图1图解的电路的二进制值的信号图。在图3中，用从100ns至800ns的时标示出直到更新数据字的状态A1至A4为止所需的持续时间。在使用串行传递的4位数据字的数控控制系统中，数字数据信号Dat可在0000和1111之间，这给出了例如适于音量控制等的16个步阶(step)。如图3所示，假定与数据字1010相对应的数据信号Dat的传送在100ns的时标上开始，其中，左边最远的位是所谓的最高有效位，其必须被移位到移位寄存器的末端。时钟脉冲CL必须被同步到数据信号Dat，使得其大约在数据信号Dat的数据位的中间翻转，并且，在已传递了用于数据字的4个时钟脉冲CL之后，选通信号ST在大约一时钟脉冲的周期中从0翻转到1，以便在图1中示出的锁存寄存器中锁存传递的数据字。锁存寄存器的D触发器FF9至FF12的输出Q的状态A1至A4随着选通信号ST而根据所接收的数据字1010改变为1010，使得状态A1等于0，状态A2等于1，状态A3等于0，且状态A4等于1。如图3所示，进一步假定接下来的数据字1011的传送在500ns的时标上开始，那么，锁存寄存器的D触发器FF9至FF12的输出Q的状态A1至A4在700ns的时标上被更新为1011，如在图3中的该时刻上由纵向布置的虚线以及围绕着状态A1至A4的椭圆所示出的那样。那意味着：尽管仅必须更新状态A1，但在传递了完整的数据字、且输出了选通信号ST之后才发生更新。显然，在用大量1位数据表示的长数据字的情况下，例如在具有40位的移位寄存器长度的数控振荡器AD9850的情况下，将数据字完全写入移位寄存器中耗费大量的时间。此外，显然，可以预计，在这样的系统中，一些位值比其它位值更频繁地变化。

因此，本发明的一个方面是提供一种用于数控控制系统中的串行数据传递的设备(arrangement)和方法，以改进输出值的更新。

以这样的方式实现此目的，该方式即：仅传递对于串行数据传递来说需要更新的位。在诸如控制器或处理器的数据字源的一端，先前发送的数据字的内容或状态A1至A4是已知的，因此有可能确定必须更新的当前数据字的位，以确保将在串并转换之后提供当前数据字。那意味着：在仅必须改变移位寄存器的第一触发器FF1的状态B1的情况下，仅应传递并由锁存寄存器锁存数据字的对应位。因此，将使用被称为接收信号RN的修改的选通信号ST来锁存状态B1，使得输出移位寄存器通过锁存寄存器的状态A1至A4来提供更新的数据字。将经由通常用于选通信号ST且由数据字源提供的线路来提供所述接收信号RN，其中，数据字源根据必须为更新数据字而传递的位数，来生成所述接收信号RN。图4示出了图解实施例中的所述方法的信号图。为了可与图3相比较，假定与数据字1010相对应的数据信号Dat的传送也在100ns的时标上开始。与图3中的选通信号ST不同，图4中的接收信号RN在数据传递的开始从1改变为0，并且从0改变为1以便锁存数据字。图3和图4中的数据信号Dat和时钟信号CL彼此对应。如图3所示，仅必须更新移位寄存器的输入的接下来的位的状态以及锁存寄存器的对应触发器，以便在锁存寄存器的输出处提供更新的数据字。因此，根据本发明，仅串行传递数据字的所述位和对应的接收信号RN。通过接收信号RN来锁存移位寄存器的第一触发器FF1的变化后的状态，使得与现有技术的串行入、并行出或所谓的输出移位寄存器相比，更新的数据字更早出现在输出寄存器的输出上。这通过图4中大约550ns的时标值上的纵向布置的虚线以及围绕状态A1至A4的椭圆而表示出。那意味着：在与先前的控制字相比不必改变某些位值的条件下，不需要再次传递和接收对应的位值，可在接收到完整的控制或数据字的所有位之前便已经执行了控制系统输出值的更新，并且可更频繁地更新输出移位寄存器的数据字或输出值。所述效果随着数据字的长度、以及接近移位寄存器的输入的更频繁地变化的位值的出现而增大。通常，更频繁地变化的位值或位的状态是较低位值，并且对于其它情况，可以这样的方式布置数据字的位，该方式即：更频繁地变化的位值出现在移位寄存器的输入附近。所述方法是通过可变写入深度移位寄存器实现的，其中，将数据字的更频繁地变化的位值布置为接近移位寄存器的输入，并且通过修改的选通信号ST(即，所谓的接收信号RN)而控制移位寄存器。

图2和图7示出了可变写入深度移位寄存器的实施例。根据图2所示的第一实施例，可变写入深度移位寄存器的配置除了移位和锁存寄存器之外还包括使能移位寄存器，其控制锁存寄存器的触发器FF9至FF12的时钟输入。除了锁存寄存器的触发器FF9至FF12的所述时钟输入和选通信号ST之外，可变写入深度移位寄存器的电路图与已知的串行/并行或所谓的输出移位寄存器相对应。可变写入深度移位寄存器的所述实施例内的使能移位寄存器包括：与完整的数据字的长度相对应的数目的D触发器FF5至FF8和与门U1至U4、以及两个反相器I1和I2。如从标准移位寄存器所知的那样连接使能移位寄存器的D触发器FF5至FF8的时钟输入、输出Q和输入D，然而，经由第一反相器I1来向使能移位寄存器的第一D触发器FF5的输入提供接收信号RN，该接收信号RN也被施加到与门U1至U4中的每一个的一个输入。与门U1至U4的另一输入与D触发器FF5至FF8的对应输出Q连接，并且所述与门U1至U4的输出提供锁存寄存器的D触发器FF9至FF12的时钟输入。此外，使能移位寄存器的D触发器FF5至FF8的复位输入CLR彼此连接，并且出于传送时间的原因，经由施加到第一反相器I1的输出的第二反相器I2而向所述复位输入CLR提供接收信号RN。所述使能移位寄存器确保了：例如在仅必须更新输入移位寄存器的输入的接下来的最先的D触发器FF1、FF2的状态B1和B2的情况下，仅将所述状态B1和B2锁存到可变写入深度移位寄存器的输出以便更新数据字，并且，所述使能移位寄存器还避免了：在可变写入深度移位寄存器的输出上出现可能由仅将所述输入的接下来的位移位到移位寄存器中而导致的其余D触发器FF3、FF4的错误状态B3、B4。在图5中的信号图中图解了用来利用可变写入深度移位寄存器更新控制系统输出值的数控控制系统中的串行数据传递的二进制值的细节。图5中的信号图基于与图4示出的图相同的假设，并且图解了使能寄存器的行为。在将接收信号RN切换为0的情况下，数据字1010的串行数据传递从数据字源开始，所述切换使得所有与门U1至U4阻断使能信号EN1至EN4向锁存寄存器的时钟输入的传递，并且所有D触发器FF5至FF8经由其复位输入CLR而被复位。同时，由于被反相施加到使能寄存器的第一D触发器FF5的接收信号RN的所述低电平，与1相对应的高电平被施加到使能寄存器的所述第一D触发器FF5的输入。D触发器FF1至FF12为边沿触发型触发器，并且，D触发器的输出Q将仅跟随在时钟信号CL的时钟沿的瞬间期间施加到输入D的信号。那意味着：数据字的位以及施加到第一D触发器FF5的输入D的信号的电平或状态随着时钟信号CL的上升沿而出现在对应触发器的输出Q上。如图5所示，B1和作为使能移位寄存器的第一D触发器FF5的输出Q的状态的EN1的状态分别改变为高和1。对于下一时钟脉冲CL，B1和EN1的状态移位通过输入移位寄存器和使能移位寄存器的第二D触发器FF2和FF6，并且数据字的下一位状态0被馈送到输入移位寄存器的第一D触发器FF1。B1的状态改变为0，B2和EN2的状态改变为高，而EN1的状态维持为高。第三和第四时钟脉冲CL将对应的状态移位通过所述两个寄存器，使得对于第四时钟脉冲，状态B4至B1与接收的数据字1010相对应，并且使能移位寄存器的所有输出Q具有高或使能的状态EN1至EN4。在接收到数据字之后，接收信号RN改变为高，结果是：与门U1至U4提供上升沿信号，其激活锁存寄存器，使得D触发器FF9至FF12的输出Q的状态A1至A4对应于接收的数据字。此外，改变的接收信号RN将使能移位寄存器的所有D触发器FF5至FF8复位。在具有到输入移位寄存器的输入的最大距离的数据字的位也改变状态的情况下，需要持续时间T1来更新串行/并行寄存器的输出。然而，如果随后的数据字是例如1011，则与先前接收到的数据字1010相比，仅需要改变输入寄存器的第一D触发器FF1的状态B1、或在该情况下的最低有效位。例如，这是通过图2示出的可变写入深度移位寄存器而执行的。如在图5的时标500ns处所示，来自未示出的数据源的数据传递随着接收信号RN分别改变为0和低而再次开始。然而，由于在数据源一侧还知道与先前发送的数据字的差异，所以将仅仅从所述数据源提供接近移位寄存器输入的位(在此情况下是最低有效位)、以及接收信号RN和与需要从数据源发送的位的数目相对应的数目的时钟脉冲CL。输入移位寄存器的第一D触发器FF1的输出Q的状态B1、以及使能移位寄存器的第一D触发器FF5的输出Q的状态EN1随着所传送的时钟脉冲CL而改变为高，并且，随着接收信号RN改变为高，仅将输入移位寄存器的第一D触发器FF1的输出Q的状态B1锁存到锁存寄存器，这是因为仅仅使能移位寄存器的第一D触发器FF5的状态EN1为高。那意味着：通过仅传送数据字1011的4位中的1位，在串行/并行移位寄存器的输出上，可变写入深度移位寄存器的输出被更新为期望的数据字。图2至图4中的椭圆围绕的状态A1至A4是相同的，并已在较短的时间T2内达到。由于只有1位被馈送到输入移位寄存器中的事实，在将串行/并行移位寄存器的输出上的数据字更新为新的数据字之后，状态B1至B4与锁存寄存器的状态A1至A4不相符，与已知的串行/并行移位寄存器相比，这是不寻常的。因此，所感兴趣的是，如果下一数据字或仅被部分传送的数据字到达，则对于与输入移位寄存器的状态B1至B4相对应的无规律(irregular)的数据字发生什么。在图6中示出了该行为，直到大约550ns的时标值为止，其与图5示出的信号图相同。假定下一数据字将为1010。在该情况下，也是仅仅最靠近输入移位寄存器的输入的位改变输入移位寄存器的第一D触发器FF1的输出Q的状态B1，并且使能移位寄存器避免了：与不必须更新并且远离输入移位寄存器的输入的数据字中的位相关的输入移位寄存器的D触发器FF2至FF4的状态B2至B4扰乱将在锁存寄存器的输出上提供的数据字。所述更新也仅需要可与持续时间T2相比的短时间周期T3。除了缩短用于更新具有串行数据传递的数控控制系统中的控制系统输出值的持续时间的事实之外，图6还图解了：可更频繁地执行更新，并且与传递完整的数据字来以串行加载模式更新数控控制系统(例如，DDS合成器AD9850)中的控制系统输出值相比，更早且更快地执行期望的更新。

除了第一实施例之外，图7中示出了用来以串行加载模式经由三条线路更新控制系统输出值的可变写入深度移位寄存器的第二实施例。根据图7示出的实施例的、用来更新控制系统输出值的、用于数控控制系统中的改进的串行数据传递的可变写入深度移位寄存器的电路图包括计数器Z1、以及解码器DEC，而不是第一实施例的使能移位寄存器。类似于先前的实施例，锁存寄存器的D触发器FF9至FF12的每个时钟输入连接到与门U1至U4的输出，并且，向与门U1至U4中的每个的一个输入提供上面提到的接收信号RN。将与门U1至U4中的每个的另一输入分别施加到解码器DEC的输出D1至D4，解码器DEC经由其输入S0至S2连接到计数器Z1的输出C0至C2。计数器Z1通过接收信号RN、经由反相器I3而被使能或禁用，并且在将位写入由D触发器FF1至FF4形成的输入移位寄存器期间对时钟脉冲CL的数目计数。计数器Z1是二进制计数器，并且解码器DEC根据下表提供输出信号D1至D4。

输入			输出
输入			输出				S2	S1	S0	D4	D3	D2	D1
0	0	0	0	0	0	0	S2	S1	S0	D4	D3	D2	D1
0	0	0	0	0	0	0	0	0	1	0	0	0	1
0	1	0	0	0	1	1	0	0	1	0	0	0	1
0	1	0	0	0	1	1	0	1	1	0	1	1	1
1	0	0	1	1	1	1	0	1	1	0	1	1	1

由此，确保了：类似于第一实施例，仅将必须被改变以形成新数据字的与位的数目相对应的输入寄存器的D触发器FF1至FF4的状态B1至B4锁存到锁存寄存器的输出。那意味着：当数据传递终止时，与所述数目的位被时钟记录到输入移位寄存器中同时，可变写入深度移位寄存器经由使能器EN1至EN4而使能对应数目的锁存寄存器的输出，并且更新可变写入深度移位寄存器的输出上的数据字。用于不需改变的位值的可变写入深度移位寄存器的输出级保持先前状态。可变写入深度移位寄存器用于数控控制系统中的串行数据传递，以更新该控制系统的输出值，其中，写入深度取决于必须被改变并且具有到可变写入深度移位寄存器的输入移位寄存器的输入的最大距离的数据字的位，以便在可变写入深度移位寄存器的输出处提供期望的数据字。在数据源一端确定必须被改变以便从先前的数据字形成当前数据字的位的数目，并且通过替换对应线路上的选通信号ST的接收信号RN而指示从源到可变写入深度移位寄存器的所述位的传递的开始以及结束。接收信号RN是二进制信号，其指示从数据源到可变写入深度移位寄存器的数据传递的开始以及结束，并且在数据传递的末尾使得能够更新可变写入深度移位寄存器的输出上的数据字。仅作为例子而针对4位数据字详细说明了在这里描述的实施例，并且本领域技术人员可意识到，以这样的方式选择适于数据字的最大长度以及数据字中的位的顺序(order)的其它实施例(其为优选的)，该方式即：将更频繁地改变的位值布置在可变写入深度移位寄存器的输入移位寄存器的输入附近。在图中用于D触发器的符号示出了未使用的反相输入Q，并且如果未示出与D触发器的输入SET或输入清零CLR的连接，则所述输入被与适当逻辑电平的连接禁用。然而，本领域技术人员可意识到保持在本发明范围内的触发器的其它实施例。

尽管针对本发明的两个特定实施例而示出并描述了本发明，但本领域技术人员应理解，可在其中做出前述和各种其它形式和细节上的改变、省略和添加，而不会背离此发明的精神和范围。

Claims

1、一种用于数控控制系统中的串行数据传递的方法，所述串行数据传递用来更新该控制系统的输出值，其中，使用可变写入深度移位寄存器来更新该控制系统的输出值，并且其中，该移位寄存器的写入深度取决于必须被改变、并且具有到可变写入深度移位寄存器的输入移位寄存器的输入的最大距离的数据字中的位值的位置，以便在可变写入深度移位寄存器的输出上提供更新的数据字。

2、如权利要求1所述的方法，其中，可变写入深度移位寄存器仅根据必须被改变、并且具有到可变写入深度移位寄存器的输入移位寄存器的输入的最大距离的数据字中的位的位置而接收一定数目的位。

3、如权利要求1所述的方法，其中，以这样的方式选择数据字中的位的位置，该方式即：将更频繁地改变的位值布置为接近可变写入深度移位寄存器的输入移位寄存器的输入。

4、如权利要求1所述的方法，其中，使用接收信号(RN)来确定来自数据源的位的数据串行传递的开始和结束、以便从先前的数据字更新数据字，并且使能必须被改变的可变写入深度移位寄存器的输出上的控制字的位值的更新，以便更新该控制系统的数据字或输出值。

5、一种用于数控控制系统中的串行数据传递的设备，所述串行数据传递用来更新该控制系统的输出值，该设备包括可变写入深度移位寄存器，用于在从数据源到可变写入深度移位寄存器的数据传递终止时、使得可变写入深度移位寄存器的锁存寄存器的一定数目的输出能够被更新，其中该数目与将位值写入可变写入深度移位寄存器的输入移位寄存器的所接收的时钟脉冲(CL)的数目相对应，以便从先前的输出值或数据字更新可变写入深度移位寄存器的输出上的输出值或数据字，并且，该可变写入深度移位寄存器用于保持不必改变的可变写入深度移位寄存器的输出上的数据字的位值，以便在可变写入深度移位寄存器的输出上提供更新的输出值或数据字。

6、如权利要求5所述的设备，其中，可变写入深度移位寄存器包括输入移位寄存器、锁存寄存器和使能移位寄存器，该使能移位寄存器确保在仅仅接近输入寄存器的输入的数据字的某些位必须被更新以形成期望的数据字的情况下，仅经由锁存寄存器将所述位值锁存到可变写入深度移位寄存器的输出以便更新数据字，并且避免不必更新的输入寄存器的其它级的位值出现在可变写入深度移位寄存器的输出上。

7、如权利要求5所述的设备，其中，可变写入深度移位寄存器包括输入移位寄存器、锁存寄存器、计数器(Z1)和解码器(DEC)，该解码器确保：在仅仅接近输入寄存器的输入的数据字的某些位必须被更新以形成期望的数据字的情况下，仅经由锁存寄存器将所述位值锁存到可变写入深度移位寄存器的输出以便更新数据字，并且避免未被更新的输入寄存器的其它级的位值出现在可变写入深度移位寄存器的输出上。

8、如权利要求5所述的设备，其中，输入移位寄存器是串行数据接收移位寄存器，并且锁存寄存器具有各自连接到与门(U1至U4)的输出的时钟输入，其中所述与门具有连接到提供接收信号(RN)的线路的第一输入以及连接到使能器(EN1至EN4)的输出的第二输入，所述使能器用于根据被接收以便将至少一个位值馈送到输入移位寄存器中的时钟脉冲(CL)的数目，将输入移位寄存器的一定数目的输出锁存到可变写入深度移位寄存器的输出。

9、一种可变写入深度移位寄存器，包括串行数据接收输入移位寄存器、锁存寄存器和使能器(EN1至EN4)，所述使能器用于对时钟脉冲(CL)或馈送到输入移位寄存器中的位值的数目计数，以便确定可变写入深度移位寄存器的写入深度，该可变写入深度移位寄存器用于更新锁存寄存器的对应数目的级的状态，并用于保持锁存寄存器的其余级的状态。

10、一种用于数控控制系统中的串行数据传递的方法，所述串行数据传递用来更新该控制系统的输出值，其中，仅将必须被更新以形成更新的输出值的数目的数据字的位传递到可变写入深度移位寄存器。