CN1984530B

CN1984530B - 介质层叠衬底

Info

Publication number: CN1984530B
Application number: CN2006101470226A
Authority: CN
Inventors: 清野萨夫
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2005-12-14
Filing date: 2006-11-13
Publication date: 2010-07-21
Anticipated expiration: 2026-11-13
Also published as: JP4639147B2; JP2007165574A; CN1984530A

Abstract

本发明的介质层叠衬底包括填入堆叠过孔中的导电结构和连接到堆叠过孔的衬垫。所述衬垫包括连接到所述导电结构的第一连接部分、与所述第一连接部分隔开设置的第二连接部分，以及所述第一和第二连接部分之间的连通部分。所述第一连接部分为平板结构，具有基本上等于所述导电结构直径的直径。所述第二连接部分为包围在所述第一连接部分周围的环形平板结构，或位于所述第一连接部分附近的平板结构。

Description

介质层叠衬底

技术领域

本发明涉及适用于高密度安装的介质层叠衬底。具体地说，本发明涉及具有衬垫结构并能够减小由共同构成介质层叠衬底的介质材料和导电材料的热膨胀系数之间的差异引起的应力集中的介质层叠衬底。

背景技术

例如笔记本个人电脑、电子辞典、个人数字助手(PDA)和移动电话的便携式电子器件的使用变得日益广泛，因此对具有更高性能的更小的便携式电子器件的需求也变得越来越多。对应于此需求，通过交替形成有机介质薄层和导电布线层形成的介质层叠衬底已经被用作用于此类电子器件或半导体器件的衬底。此介质层叠衬底也称作构造(build-up)衬底。

图1示出了常规电子层叠衬底10。此介质层叠衬底10可以通过专利文献1中所示的方法形成，并通过以下工艺形成。首先，在核心基础层11或基础衬底上形成有机介质薄层13。核心基础层11包括镀敷通孔(下文中称作PTH)11’、PTH衬垫12、和在与PTH衬垫12相同的层中形成的布线层。接下来，通过使用例如激光工艺或蚀刻的构图方法在有机介质薄层上形成用于层间互连的过孔14’。此后，通过使用例如镀敷的方法分别在有机介质薄层的表面和填入过孔的导电结构14上淀积水平布线(未示出)。重复建立有机介质薄层以及形成水平布线和层间互连，直到获得用于层叠衬底的所需数目的层。图1中，在核心基础层11的两侧上分别建立4层有机介质薄层。此时，为了获得更高的密度和更短的布线长度，填充的用于层间互连的过孔要在向上和向下的方向上对准，由此形成了填充堆叠过孔的导电结构15。通过镀敷等在最下和/或最上层的有机介质薄层的表面或多个表面上形成球栅阵列衬垫16和/或芯片凸起衬垫16’。将球栅阵列衬垫16和芯片凸起衬垫16’在直接位于导电结构15下面(或直接位于上面)的点处连接到填入过孔的导电结构15。此后，形成焊料掩模层17。

上述填入堆叠过孔的导电结构15的直径可以设为10μm和100μm之间的范围内，这取决于使用的介质层叠衬底和其它条件。最近，为了获得更高的密度，构成导电结构15的过孔14’的直径被设为60μm和40μm之间或更小。另一方面，球栅阵列衬垫的直径通常设为200μm到700μm的量级上。如上所述，当导电结构的15的直径变得小于球栅阵列衬垫的直径时，因为共同构成介质层叠衬底的介质材料和导电材料的热膨胀系数之间的差异，在导电结构的颈部，也就是说，在导电结构和衬垫之间的连接部分中，应力变得更加集中。结果，其中形成了裂缝18，由此在有些情况下最终使布线断连。

由于如下原因，施加给此介质层叠衬底的热负载是不可避免的。首先，制造使用介质层叠衬底的电子器件的工艺包括对置于介质层叠衬底的衬垫上的焊球实施回流的工艺，用于将介质层叠衬底连接到芯片或其它衬底。实施焊球回流所需的温度至少要200℃。通常，在使用铅焊料的情况下，温度在210℃到230℃的量级，而在使用无铅焊料的情况下，温度在240℃到260℃的量级。由于此热量被传递给整个介质层叠衬底，如上所述，就会因为各种材料的热膨胀系数之间的差异，具有在填入过孔的导电结构和衬垫之间的连接部分中形成微小裂缝的可能性。第二，当此介质层叠衬底被安装在使用中的电子器件中时，由流过堆叠过孔的电流产生的电阻热。由此，介质层叠衬底要经受其中衬底自身重复膨胀和收缩的热滞后现象。这意味着反复导致在填入堆叠过孔的导电结构和衬垫之间的连接部分中的应力集中。最终，可能在连接部分中形成裂缝。第三，在连接焊球的测试期间来自探针的压力也会引起导电结构和衬垫之间的连接部分中的应力集中。因此，也可能在其中形成裂缝。

为了减小应力，如专利文献2中所示，公开了减小填入堆叠过孔的导电结构和衬垫的直径之间的尺寸差异的方法。然而，对于密度的增长，希望堆叠过孔的直径设为较小而且也希望将布线排布在直接位于BGA衬垫下面的堆叠过孔之间。由于此原因，从空间角度讲，不能采用专利文献2中公开的想法。

[专利文献1]日本专利申请公开2005-150424

[专利文献2]日本专利申请公开2001-217356

[非专利文献1]

http://www.ajinomoto-fine-techno.co.jp/Denzai/ABF.html

发明内容

本发明解决的问题

考虑上述问题形成本发明。因此本发明的一个目的是在不牺牲获得高密度和不增加附加制造工艺的情况下提供包括具有用于充分减小应力的装置的衬垫结构的介质层叠衬底。此外，本发明的另一个目的是提供包括芯片组的电子器件，该芯片组包括安装在介质层叠衬底中的电子元件。

用于解决问题的装置

本发明为介质层叠衬底，包括填充入介质层叠衬底中的堆叠过孔中的导电结构，以及连接到所述导电结构的衬垫。所述衬垫具有连接到所述导电结构的第一连接部分、与所述第一连接部分隔开的第二连接部分，以及连通所述第一和第二连接部分之间的连通部分。本发明的结构使得可以充分减小施加到所述导电结构和所述衬垫之间的应力。

这里，优选所述第一连接部分具有圆盘或平板结构，它们具有基本上等于所述导电结构直径的直径，而所述第二连接部分具有大于所述第一连接部分直径的外部直径。

本发明的一个实施例提供了多层布线衬底，包括在衬底中提供的过孔导体，以及连接所述过孔导体的连接端。所述连接端包括第一连接部分和第二连接部分。所述第一连接部分具有基本上等于所述过孔导体直径的直径并连接到所述过孔导体。所述第二连接部分具有大于所述第一连接部分直径的直径，排布在所述第一连接部分附近，并电连接到所述第一连接部分。

另外，本发明的另一个实施例提供了一种多层布线衬底，包括在衬底中提供的过孔导体，以及连接端，所述连接端连接到所述过孔导体，并用于将所述电子元件连接到所述多层布线衬底。在所述连接端中，分别在直径基本上等于所述过孔导体直径的区域的边缘部分中沿圆周方向提供通道。这里，所述通道的数目至少为二个，特别优选三个或四个。

另外，本发明提供了一种电子器件，包括上述介质层叠衬底中的任何一个，以及连接到所述介质层叠衬底的所述衬垫的电子元件。

附图说明

图1为示出常规有机介质层叠衬底的结构截面图；

图2A为示出本发明实施例的有机介质层叠衬底的结构的截面图；且图2B为示出其衬垫结构的平面图；

图3A为示出本发明的另一个实施例的有机介质层叠衬底的结构的截面图；且图3B为示出其衬垫结构的平面图；元件

图4示出了包括本发明的有机介质层叠衬底的电子器件。

具体实施方式

下面将连同下面附图中所示的具体实施例描述本发明，但是本发明并非局限于下面描述的实施例。相同的标号可用于附图中共用的部件或元件。另外，应该注意，附图用于描述本发明，因此它们没必要按精确的比例绘制。

图2A和2B示出了本发明的实施例的介质层叠衬底20。图2A为截面图，而图2B为从焊球侧观察时的平面图。

介质层叠衬底20包括PTH 11’、具有PTH衬垫12和/或布线层的核心基础层11、多个有机介质薄层13、填入堆叠过孔的导电结构15，和具有减小应力的装置的球栅阵列衬垫21。图2示出的实施例中，使用了核心基础层11，但是使用核心基础层11的原因是为了防止介质层叠衬底20弯曲或变形。在介质层叠衬底等具有如此小的面积以致其中极难出现变形的情况下，或在需要薄层的情况下，没有必要使用核心基础层11。例如，通过使用基础衬底，在其上形成多层有机介质薄层，并接着除去基础衬底。

作为有机介质薄层13，优选使用通过初始加热软化的树脂膜，由此相互粘接。此树脂膜材料包括环氧树脂、聚酰亚胺树脂、聚酰胺-酰亚胺树脂、丙烯酸树脂、聚酯树脂、聚氰酸酯树脂、聚亚苯基醚树脂等。然而，树脂膜材料并非局限于这些。作为此树脂膜材料，例如，可以是从Ajinomoto Fine-Techno.CO.，Inc.(非专利文献1)商业获得的ABF。不具体限制每层有机介质薄层的厚度，但是可以将其设置在10和100μm之间的范围内。

填入堆叠过孔的导体包括铝、铜、银、锡等，但不局限于这些。从可以通过电解或化学镀涂覆淀积铜的角度和从其电导率的角度，优选使用铜。另外，虽然未在附图中示出，但是通过使用相同的或另一种材料，可以在核心基础层或每个有机介质薄层上提供水平布线层和层间互连。通过提供所述水平布线层和层间互连，可以形成三维高密度布线衬底。

本发明的球栅阵列衬垫21包括应力减小装置。图2B为球栅阵列衬垫21的平面图，用于描述应力减小装置。球栅阵列衬垫21包括连接到导电结构15的第一连接部分22、与第一连接部分22隔开设置的第二连接部分23，和在第一与第二连接部分之间连接的连通部分24。第一连接部分22为宽度基本上等于导电结构15的宽度的平板，或为直径基本上等于填入堆叠过孔中的导电结构15的直径的圆盘。对也包括第一连接部分22的衬垫21的厚度没有具体限制，但是可以设置在几到几十个微米之间。第二连接部分23为设置为环绕第一连接部分22的环形平坦围栏。希望将第二连接部分23的外部直径设置为基本上等于排布在球栅阵列衬垫21上的球栅阵列焊球的直径。如果第二连接部分23的直径小于焊球的直径，焊球和衬垫之间的连接的可靠性将下降。虽然可以将第二连接部分23的直径设置为大于焊球的直径，但是这里情况下，不能获得球栅阵列密度的增大。因此，从可靠性的角度和球栅阵列密度增长的角度看，优选第二连接部分23的外部直径设置在球栅阵列焊球的直径的±10％的范围内。在第一和第二连接部分22和23之间形成用于它们之间的电连接的连通部分24。只有单臂形连通部分可以充分保护电连接。然而，热应力和机械应力集中这里单连通部分上，可能引起此连通部分的断裂或损害。因此，希望提供至少两个，优选三个或四个臂形连通部分。

这里，从另一个透视图中可以看出本发明的球栅阵列衬垫21的应力减小装置。在连接到填入堆叠过孔的导电结构中心的衬垫21中，沿圆周方向，分别在宽度或直径基本上等于或略大于导电结构的区域的边缘部分处提供通道25。每个通道都为沿圆周方向的圆弧形、曲线形，或直线形。通道25由至少两个、优选为三个或四个的圆弧、曲线，或直线组成。每个通道的宽度可以从构成有机介质薄层的介质材料的热膨胀系数和构成衬垫21的导电材料的热膨胀系数中计算出来，而且此宽度可以设置在一到几十微米之间。当衬垫连接部分18经受在制造过程中的回流焊料的热量、或组装在电子器件中时在使用期间的热滞后时，如上所述提供的通道25的结构使得可以减小由材料的热膨胀系数之间的差异引起的填入堆叠过孔的导电结构15的衬垫连接部分18中的应力集中。

通过重复在-55℃和125℃之间的范围内温度的升降循环，分别测试图1中所示的常规介质层叠衬底和图2中所示的本发明的介质层叠衬底。结果，在重复约500个循环以后，在常规介质层叠衬底中发现了断裂，而甚至在重复1000个循环之后，在本发明的介质层叠衬底中没有发现任何断裂。

可以通过使用一般的布线构图方法形成图2中所示的球栅阵列衬垫21的结构。如果也在介质层叠衬底20的表面上形成布线，当构图介质层叠衬底20的表面以形成布线时，可以同时构图衬垫21。由此，可以在不增加附加制造工艺的情况下形成本发明的衬垫。虽然这里不描述此构图的方法，但是对于本领域内的技术人员来说此方法是公知的。

另外，这里所给出球栅阵列衬垫的描述作为实例。然而，可以将类似的衬垫结构应用到核心基础层上的芯片凸起衬垫和镀敷通孔衬垫(PTH)，由此减小衬垫和填入堆叠过孔的导电结构之间的连接部分中的应力集中。在将结构应用到任何衬垫的情况下，可以在不需要附加材料和附加制造工艺的情况下形成本发明的结构。

图3A和3B示出了本发明的介质层叠衬底30的第二实施例。图3A为截面图，而图3B为从焊球侧观察时的平面图。

介质层叠衬底30在下面这点上与图2中所示的介质层叠衬底20相同，即，介质层叠衬底30包括PTH 11’、具有PTH衬垫12和/或布线层的核心基础层11、多个有机介质薄层13、填入堆叠过孔的导电结构15，和具有减小应力的装置的球栅阵列衬垫21。然而，图3中的实施例的特征在于，连接焊球的衬垫31没有设置在填入堆叠过孔的导电结构15的紧下方(或紧上方)。

图3B为球栅阵列衬垫31的平面图，用于描述本发明的第二实施例中的应力减小装置。球栅阵列衬垫31包括连接到填入堆叠过孔的导电结构15的第一连接部分32、与第一连接部分32隔开设置的第二连接部分33，和在第一与第二连接部分之间连接的连通部分34。第一连接部分32为宽度基本上等于导电结构15的宽度的平板，或为直径基本上等于导电结构15的直径的圆盘。第一连接部分32的厚度可以设置在几到几十微米之间，但是厚度不局限于上面的范围。第二连接部分33排布在第一连接部分附近，为宽度基本上等于球栅阵列焊球的平板，或为直径基本上等于球栅阵列焊球的圆盘。第二连接部分33的厚度可以设置在几到几十微米之间，但是此厚度不局限于上面的范围。虽然在图3A中，第一和第二连接部分排布在同一平面上，但是它们没有必要排布在同一平面上。只需要在第一和第二连接部分32和33之间形成连通部分34，以将它们相互电连接。

如第二实施例中所示，连接到填入堆叠过孔的导电结构15的第一接连部分32和连接到焊球的第二连接部分33没有持续连接。换句话说，导电结构15位于焊球中心以外。这提供了回流焊料的热量很难传递到导电结构15的优点，和可以使导电结构上的由通过焊球连接测试探针施加的压力引起的应力变小的优点。由此可以提供具有高可靠性的有机介质层叠衬底。另一方面，第二实施例中所示的衬垫结构在介质层叠衬底的表面上占据了比第一实施例中所示的衬垫结构更大的面积。因此，在某些情况下，第二实施例的衬垫结构对球栅阵列的密度增长没有什么作用。然而，由于堆叠过孔位于焊球的位置以外，所以水平布线可以排布在衬垫的紧下方(或紧上方)，由此旨在获得布线密度的增加。

无需说明的是，很明显这里描述的第二实施例的衬垫结构不仅可以应用到球栅阵列衬垫，而且可以应用到芯片凸起衬垫和镀敷通孔(PTH)衬垫。

可以通过使用与具有图2中所示第一实施例的衬垫结构21的情况一样的一般布线构图方法形成图3中所示的球栅阵列衬底结构31。

图4为示意图，示出了包括本发明的有机介质层叠衬底40的电子器件50，介质层叠衬底40安装芯片41、并被装在基板46上。这里，芯片41为称为例如LSI、VLSI、或ULSI的IC，例如CPU、视频芯片等。芯片41通过芯片凸起42连接到本发明的有机介质层叠衬底40的一个表面上提供的芯片凸起衬垫43上。可以通过在有机介质层叠衬底40的表面上安装例如电阻和电容的元件48来形成由以上电子元件构成的芯片组。在其上安装了本发明的有机介质层叠衬底40的芯片41的表面的相反面上提供球栅阵列衬垫44。此外，球栅阵列衬垫44通过球栅阵列45连接到基板46上。这里不对此电子器件的结构和组装方法做进一步描述，但它们对于本领域内的技术人员来说是公知的。

包括本发明的有机介质层叠衬底的电子器件具有充分高的可靠性，抑制了热滞后，而获得了尺寸的下降和密度的增长。

基于附图描述了本发明的具体实施例，但是本发明的技术范围并非局限于实施例中所述的范围。对于本领域内的技术人员来说明显地是，可以对上述实施例进行各种修改和改进。因此，也很明显地是，经过所述修改和改进的实施例明显可以包括在本发明的技术范围之内

标号说明：

10、20、30、40 介质层叠衬底

11 核心基础层

11’ 镀敷通孔

12 镀敷通孔衬垫或表面布线层

13 有机介质薄层

14 过孔导体

14’ 过孔

15 导电结构

16、21、31、44 球栅阵列衬垫

16’、43 芯片凸起衬垫

17 焊料掩模层

18 颈部

22、32 第一连接部分

23、33 第二连接部分

24、34 连通部分

41 芯片

42 芯片凸起

45 球栅阵列

46 板

48 元件

50 电子器件

Claims

1.一种介质层叠衬底，包括：

导电结构，其填充在所述衬底中提供的堆叠过孔内；以及

衬垫，其具有连接到所述导电结构的第一连接部分、从所述第一连接部分隔开设置的第二连接部分，以及在所述第一和第二连接部分之间的连通部分，

其中所述第一连接部分为平板结构，其具有等于所述导电结构的直径的直径，以及所述第二连接部分具有大于所述第一连接部分直径的外直径，其中所述第二连接部分是环形平板结构，其被置于所述第一连接部分周围。

2.根据权利要求1的介质层叠衬底，其中所述导电结构的直径在从10μm到100μm的范围内。

3.根据权利要求1的介质层叠衬底，包括至少两个所述连通部分。

4.一种用于在其上安装电子元件的多层布线衬底，包括：

过孔导体，其被提供在所述多层布线衬底中；以及

连接端，所述连接端连接到所述过孔导体，用于将所述电子元件连接到所述多层布线衬底，且其中在内径大于所述过孔导体直径的所述连接端的环形区域的内部边缘部分中沿圆周方向提供通道。

5.根据权利要求4的多层布线衬底，其中所述连接端被提供至少两个所述通道。

6.一种电子器件，包括：

根据权利要求1到5中任何一项的衬底；以及

电子元件，其通过焊球被连接到衬垫。