CN1981271A - 主机、存储装置以及对存储装置的访问方法 - Google Patents

主机、存储装置以及对存储装置的访问方法 Download PDF

Info

Publication number
CN1981271A
CN1981271A CNA2005800230286A CN200580023028A CN1981271A CN 1981271 A CN1981271 A CN 1981271A CN A2005800230286 A CNA2005800230286 A CN A2005800230286A CN 200580023028 A CN200580023028 A CN 200580023028A CN 1981271 A CN1981271 A CN 1981271A
Authority
CN
China
Prior art keywords
instruction
memory storage
mentioned
main frame
visit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800230286A
Other languages
English (en)
Inventor
外山昌之
前田卓治
泉智绍
辻田昭一
中西雅浩
井上信治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1981271A publication Critical patent/CN1981271A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Between Computers (AREA)
  • Small-Scale Networks (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

主机按照预定的指令序列从指令发送单元(101a)发送指令，存储装置(2)在指令接收单元(202a)中接收其指令，然后，在访问判定单元(202c)中判定从主机(1)发送来的指令的序列，只有在与预定的序列一致的情况下，才判定为能够受理主机(1)的访问，由此，能够以简单的控制防止由旧版本的主机产生的数据破坏。

Description

主机、存储装置以及对存储装置的访问方法
技术领域
本发明涉及用总线连接存储装置和主机，使用指令进行存储装置的初始化以及数据收发的主机、存储装置以及对存储装置的访问方法。
背景技术
在控制数码照相机、电影、便携式音乐播放机等的数字信息的设备(以下，称为主机)中，作为保持数字信息的存储装置，有搭载了非易失性存储器的存储卡。为了实现多个厂家制造的存储卡以及主机之间的互换性，对用于主机访问存储卡的构造进行了标准化。伴随着存储卡的存储容量的大容量化或者功能的添加，进行标准的升级。作为版本不同的主机能够访问存储卡的方法，提出了使用多种容量表现的方式对于各主机显示不同的存储容量进行访问的方法(例如，参照专利文献1(特开2004-86505号公报))。
发明内容
发明要解决的课题
然而，在上述的现有技术中存在以下的问题。即，为了使不同版本的主机能够访问同一个存储区，存在有时旧版本的主机破坏新版本的主机写入的数据的问题。另外，存在为了在存储卡内设置多个区域进行与主机相对应的访问控制，而使存储卡内部的制造和控制变得复杂的问题。
鉴于上述的问题点，本发明的目的在于提供能够以简单的构造和控制进行访问控制的主机、存储装置以及对存储装置的访问方法。
用于解决课题的方法
为了解决该课题，本发明的主机，使用总线与存储装置连接，进行上述存储装置的数据的写入以及读出，所述主机的特征在于包括：指令发送单元，按照使上述存储装置的存储内容不变化的一系列指令构成的指令序列顺序发送指令；应答接收单元，针对每次从上述指令发送单元对各指令进行的发送，受理来自上述存储装置的应答，判别是否有错误；以及能否访问判断单元，如果判别为在从上述指令发送单元发送出各指令以后由上述应答接收单元正常接收，则判断为能够访问，除此以外的情况判断为上述存储装置不能受理访问。
为了解决该课题，本发明的存储装置，使用总线与主机连接，基于来自上述主机的指令，存储以及读出数据，所述存储装置的特征在于包括：存储器，保持从主机提供的数据；存储器控制单元，控制对上述存储器的数据写入以及读出；指令接收单元，接收从上述主机发行的指令，进行与各指令相对应的处理；应答发送单元，针对上述指令接收单元每次对各指令进行的接收，若是预定的指令则返回应答；以及访问判定单元，判别由上述指令接收单元接收到的指令是否是预定的指令序列，在是预定的指令序列的情况下受理访问。
为了解决该课题，本发明的对存储装置的访问方法，是用总线与存储装置连接，进行上述存储装置的数据写入以及读出的主机对存储装置的访问方法，其特征在于：按照使上述存储装置的存储内容不变化的一系列指令构成的指令序列顺序发送指令，针对每次对各指令进行的发送，受理来自上述存储装置的应答，判别是否有错误，如果判别为在上述各指令发送出以后正常接收，则判断为能够访问，除此以外的情况，判断为上述存储装置不能受理访问。
发明的效果
依据本发明，存储装置判定主机的发送指令的序列，由于只有与预定的序列一致时，才判定为能够受理主机的访问，因此能够提供以简单的构造和控制就能够进行访问控制的主机、存储装置以及对存储装置的访问方法。
附图说明
图1是表示涉及本发明实施方式的存储系统的结构的框图。
图2是表示主机的第1指令序列处理的流程图。
图3是表示主机的第2指令序列处理的流程图。
图4是表示存储装置的第1指令序列的接收处理的流程图。
图5是表示存储装置的第1、第2指令序列处理的接收的流程图。
图6是表示主机的第3指令序列处理的流程图。
图7是表示存储装置的第3指令序列的接收处理的流程图。
图8是表示主机的第4指令序列处理的流程图。
图9是表示存储装置的第4指令序列的接收处理的流程图。
图10是表示判定为主机不能受理访问以后的处理的流程图。
符号的说明：
1：主机；101：CPU；102：ROM；103：RAM；104：接口；101a：指令发送单元；101b：应答接收单元；101c：访问判定单元；2：存储装置；201：接口；202：控制单元；203：存储器控制单元；204：存储器；202a：指令接收单元；202b：应答发送单元；202c：访问判定单元；3：总线。
具体实施方式
图1是表示涉及本发明实施方式的存储系统的结构的框图。如图1所示，涉及本发明实施方式的存储系统具有：主机1、存储装置2，用总线3连接主机1与存储装置2。主机1具有：CPU101、保存CPU101的程序的ROM102、成为CPU的工作区的RAM103以及接口104。接口104向存储装置2发送指令、数据、地址，并接收应答。这里，ROM102存储用于实现由CPU101所执行的访问方法的访问程序以及主机1使用的指令的序列。另外，CPU101实现指令发送单元101a、应答接收单元101b以及访问判定单元101c的功能。指令发送单元101a经过接口104按照由保持在ROM102中的一系列的指令构成的指令序列，顺序发送指令。应答接收单元101b针对每次从指令发送单元对指令的发送，受理应答，判别是否有错误。访问判定单元101c在各指令的发送之后判定能否进行访问，当从应答接收单元判别为是正常的应答时判定为能够访问，当除此以外的情况下判定为不能够访问。
存储装置2具有：接口201、控制单元202、存储器控制单元203以及存储器204。接口201接收来自主机1的指令和数据，发送应答。另外，控制单元202具有：指令接收单元202a、应答发送单元202b、访问判定单元202c。指令接收单元202a接收从主机发行的指令，进行与各指令相对应的处理。应答发送单元202b针对每次指令接收单元对指令的接收，判定是否是遵从预定的指令序列的指令，如果是这样的指令则进行正常应答。另外，访问判定单元202c判定由指令接收单元接收到的指令是否是预定的指令序列，在是预定的指令序列的情况下进行受理访问的处理。另外，存储器控制单元203控制对于存储器204的数据写入以及读出，存储器204保持从主机提供的数据。存储装置2进行从主机1发送的指令序列是否是预定的序列的检查，如果是预定的指令序列的情况下判定为能够受理来自主机1的访问。
图2是表示主机1发送的指令序列的第1个例子的流程图。在图2的指令序列中，主机1首先发送指令CMD_A(S201)。然后等待来自存储装置2的应答(S202)。如果有应答，则检查错误(S203)。如果有应答而且没有错误，则在步骤S204中发送指令CMD_B。然后等待应答(S205)，如果有应答则检查错误(S206)。如果有应答而且没有错误，则在步骤S207中发送指令CMD_C。然后在S208中等待应答，如果有应答则检查错误(S209)。如果在步骤S209中没有错误，则由于正确地返回了应答，因此主机1判定为该存储装置2能够受理访问(S210)。另一方面，在某一个指令中没有返回应答或者返回了出错应答的情况下，判定为存储装置2不能够受理访问(S211)。
这里，作为指令序列而使用的CMD_A、CMD_B、CMD_C只要是使存储装置2的存储区201的内容不变化的指令，则就能够使用任何的指令。例如，能够使用进行寄存器访问的指令，读出存储装置2的ID的指令等。另外，也可以是仅用于检测是否能够正常地访问存储装置的指令。
其次，图3是表示主机使用的指令序列的第2个例子的流程图。在图3的指令序列中，主机1首先发送指令CMD_C(S301)。然后等待来自存储装置2的应答(S302)，如果有应答则检查错误(S303)。如果有应答而且没有错误，则在步骤S304中发送指令CMD_B。然后等待应答(S305)，如果有应答则检查错误(S306)。如果有应答而且没有错误，则在步骤S307中发送指令CMD_A。然后在S308中等待应答，如果有应答则在S309中检查错误。在S309中如果没有错误，则由于正确地返回了应答，因此判定为存储装置2能够受理访问(S310)。在某一个指令中没有返回应答或者返回了出错应答的情况下，判定为存储装置2不能够受理访问(S311)。在判定为不能够访问的情况下，既可以不受理以后来自主机的一切指令，也可以再次等待正确的序列。
主机1可以仅使用特定的指令序列，例如与旧版本的规格相对应的主机可以使用图2、图3的某一个指令序列，与新版本的规格相对应的主机可以使用另一个指令序列。另外，与新版本的规格相对应的主机也能够使用图2、图3的2个指令序列。
图4表示与第1指令序列相对应的存储装置2的指令接收处理的流程的一个例子。存储装置2当由指令接收单元202a接收到指令后(S401)，检查该指令是否是CMD_A。如果是该指令则在步骤S403中执行该指令进行其应答。进而在步骤S404中检查指令的接收，当接收到指令后检查其指令是否是CMD_B(S405)。如果是CMD_B则在步骤S406中执行该指令进行应答，等待下一个指令。在步骤S407中当进而接收到指令后，在S408中检查其指令是否是CMD_C。如果是该指令则在S409中执行该指令进行应答。接着，由于与预定的序列一致，因此受理以后的主机的访问，返回表示其内容的应答(S410)。此后，包括数据向存储区201的写入在内，受理对主机的访问。
另一方面，如果与预定的序列不一致，则进行出错应答(S411)。在图4中，存储装置2仅受理按照图2所示的指令CMD_A、CMD_B、CMD_C的序列发送指令的主机的访问。在这种情况下，除去出错应答以外，还可以向主机1发送该存储装置受理的指令序列顺序。另外也可以不进行应答来代替S411的出错应答。
图5是表示与第1、第2指令序列相对应的存储装置2的指令接收处理的流程图。在图5中，在S501中当接收到指令后，检查该指令是否是CMD_A(S502)。如果是该指令则进行必要的处理，返回应答(S503)，接着接收指令。以后的S504～S511的处理与图4的S404～S411相同。
另外，在S502中如果不是指令CMD_A，则在S512中检查是否是指令CMD_C。如果是该指令则在S513中执行了指令以后进行应答，在步骤S514中等待指令。如果有指令则检查是否是指令CMD_B(S515)，如果是该指令则进行必要的处理进行应答(S516)。如果还有指令(S517)，则检查是否是CMD_A(S518)。如果是该指令则进行必要的处理进行应答(S519)，受理主机的访问(S512)。另外在S519中受理的指令序列由于与S509的情况不同，因此在存储装置一侧也可以作为具有不同功能的指令来受理。另外在步骤S512～518中，在与预定的序列不同的情况下，进行出错应答或者不进行应答(S520)。这样，存储装置2能够对于多个指令序列进行判定。即，存储装置2受理按照图2或图3所示的第1、第2序列发送指令的主机的访问。存储装置2进行判定的序列的数量不限于2个，也能够对于多个序列进行判定。
其次，说明关于用于使用3个指令来增加指令序列的种类的方法。图6是表示由来自主机1的第3指令序列进行的指令发送处理的流程图。当开始动作后，在S601中发送指令CMD_A，判断是否有应答(S602)。然后当有对于CMD_A的应答后，在S603中检查错误，如果没有错误则同样地发送预定次CMD_A(S601、S602、S612)。然后发行指令CMD_B。以后的处理S604～S611与图2的S204～S211相同。
使用图7说明关于与第3指令序列相对应的存储装置2一侧的流程。存储装置2如图7的流程图所示，当接收到某个指令后(S701)，判断是否是指令CMD_A(S702)。在接收的指令是CMD_A的情况下，存储装置2向主机1返回应答，到超出预定次数为止反复进行同样的处理(S703、S704)。如果该指令不是CMD_A，则进入到S712，返回出错应答或者也可以不应答。
以下的S705～711的处理与上述图4的S404～410相同，在按照指令CMD_B(S706)、CMD_C(S709)的顺序接收到指令的情况下，存储装置2判定为能够受理主机1的访问。如果不是该指令序列，则在S712中进行出错应答或者不应答。
其次，图8是表示主机1的第4指令序列的例子的流程图。这是重复多次特定的例如第1指令序列的例子。S801～S809的处理与图2的S201～S209相同，主机1按照CMD_A(S801)、CMD_B(S804)、CMD_C(S807)的序列发送指令。如果在S809中没有错误则在S810中判断是否执行了预定次数的序列。如果没有达到预定次数则返回到S801，重复同样的处理，在完成了预定次执行的情况下，在S811中判定为能够受理访问。如果在序列的中途没有正常的应答，则在S812中判定为不能够受理访问。
图9是表示对于第4指令序列的存储装置一侧的流程图。在图9的流程图中，S901～S909与图4的S401～S409是相同的处理。而且，在S910中判定是否把该处理执行了预定次数。如果没有执行预定的次数则返回到S901，重复同样的处理，如果执行了预定次数则进入到S911受理主机的访问。另外，如果在指令序列的中途不正常，则在S912中不应答或者进行出错应答并禁止受理访问。在判定为不能够访问的情况下，既可以不受理以后来自主机的一切指令，也可以再次等待正确的序列。
对于在这里示出实施方式中的图2、图3、图6以及图8的主机中的存储装置2的访问程序在主机1内的ROM102内保持为访问程序。
另外在这里说明的实施方式中，把指令CMD_A、CMD_B、CMD_C组合起来作为不同的序列，还可以使用其它的指令，或者构成序列的指令不相同。另外，把指令发送预定次数的指令序列不限于第3、第4种方法，例如，主机1可以把图5与图7的序列的判定组合起来。另外，在图6、图7中发送预定次数特定的指令，也可以对于2个以上的指令发送多次。另外，在图8、图9中把特定的指令序列重复预定次数，而也可以把多个指令序列重复预定次数。另外，在主机1发送多个指令的情况下，可以使指令的发送间隔小于等于预定时间。在这种情况下，存储装置2在指令的发送间隔超过预定时间的情况下判定为不能够受理主机1的访问。在判定为不能够访问的情况下，既可以不受理以后来自主机的一切指令，也可以再次等待正确的序列。
另外，存储装置2如图5所示那样也可以受理多个指令序列，在这种情况下，能够根据指令序列切换允许使用的功能。例如，能够切换是否允许文件系统的种类即FAT16、FAT32、UDF等文件系统的某一种类、字节或块单位中的某个地址。除此之外，能够根据访问开始时的指令序列切换是否使用附加的功能，例如中断功能或者高速接口等附加的功能。
另外，在存储装置2中，还可以在出错应答时发送出能够受理的指令序列。对于发送出了这种能够受理的指令序列时的主机一侧的动作进行说明。图10是表示在S211中判断为不能够访问以后的处理的流程图，在判断为不能够受理访问以后，在S213中判定在其应答中是否包括指令序列。在S213中，在不包括指令序列的情况下，在主机内如果预先存储其它的指令序列，则在S215中，切换到其它的指令序列进行重发。另外，在包括指令序列的情况下，进入到S214，判别是否支持被指定的指令序列。如果不支持该指令序列则结束，在支持该指令序列的情况下，进入到S215，按照被指定的指令序列发送出指令，进行重发。即，按照被指定的指令序列再次开始发送指令。如果这样做，则在与存储装置具有的指令序列一致的情况下，能够进行访问。
产业上的可利用性
依据本发明，存储装置判定主机发送的指令的序列，只有在与预定的指令序列一致的情况下才判定为能够受理主机的访问。因此，能够以简单的构造和控制进行访问控制，在使用存储卡等存储装置以及存储装置的各种主机中是有用的。

Claims (14)

1.一种主机，使用总线与存储装置连接，进行上述存储装置的数据的写入以及读出，所述主机的特征在于包括：
指令发送单元，按照使上述存储装置的存储内容不变化的一系列指令构成的指令序列顺序发送指令；
应答接收单元，针对每次从上述指令发送单元对各指令进行的发送，受理来自上述存储装置的应答，判别是否有错误；以及
能否访问判断单元，如果判别为在从上述指令发送单元发送出各指令以后由上述应答接收单元正常接收，则判断为能够访问，除此以外的情况判断为上述存储装置不能受理访问。
2.根据权利要求1所述的主机，其特征在于：
上述主机的指令发送单元发行多种指令序列。
3.根据权利要求2所述的主机，其特征在于：
当上述能否访问判断单元判断为不能够访问时，切换成与从上述指令发送单元发送出的指令序列不同的指令序列。
4.根据权利要求3所述的主机，其特征在于：
当上述能否访问判断单元判断为不能够访问时，切换成从上述存储装置发送出的能够受理的指令序列。
5.一种存储装置，使用总线与主机连接，基于来自上述主机的指令，存储以及读出数据，所述存储装置的特征在于包括：
存储器，保持从主机提供的数据；
存储器控制单元，控制对上述存储器的数据写入以及读出；
指令接收单元，接收从上述主机发行的指令，进行与各指令相对应的处理；
应答发送单元，针对上述指令接收单元每次对各指令进行的接收，若是预定的指令则返回应答；以及
访问判定单元，判别由上述指令接收单元接收到的指令是否是预定的指令序列，在是预定的指令序列的情况下受理访问。
6.根据权利要求5所述的存储装置，其特征在于：
上述应答发送单元在是预定的指令序列以外的指令序列的情况下，不返回应答。
7.根据权利要求5所述的存储装置，其特征在于：
上述应答发送单元在是预定的指令序列以外的指令序列的情况下，返回出错应答。
8.根据权利要求5～7的任一项所述的存储装置，其特征在于：
上述访问判定单元受理一个指令序列。
9.根据权利要求5～7的任一项所述的存储装置，其特征在于：
上述访问判定单元能够受理多个指令序列。
10.根据权利要求9所述的存储装置，其特征在于：
上述访问判定单元在不能够处理从上述主机发送来的指令序列的情况下，发送能够受理的指令序列。
11.根据权利要求5所述的存储装置，其特征在于：
上述存储装置是半导体存储卡。
12.一种对存储装置的访问方法，是用总线与存储装置连接，进行上述存储装置的数据写入以及读出的主机对存储装置的访问方法，其特征在于：
按照使上述存储装置的存储内容不变化的一系列指令构成的指令序列顺序发送指令，
针对每次对各指令进行的发送，受理来自上述存储装置的应答，判别是否有错误，
如果判别为在上述各指令发送出以后正常接收，则判断为能够访问，除此以外的情况，判断为上述存储装置不能受理访问。
13.根据权利要求12所述的对存储装置的访问方法，其特征在于：
当判断为不能够访问时，切换成与发送出的指令序列不同的指令序列。
14.根据权利要求13所述的对存储装置的访问方法，其特征在于：
当判断为不能够访问时，切换成从上述存储装置发送出的能够受理的指令序列。
CNA2005800230286A 2004-07-08 2005-06-28 主机、存储装置以及对存储装置的访问方法 Pending CN1981271A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004201511 2004-07-08
JP201511/2004 2004-07-08

Publications (1)

Publication Number Publication Date
CN1981271A true CN1981271A (zh) 2007-06-13

Family

ID=35783732

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800230286A Pending CN1981271A (zh) 2004-07-08 2005-06-28 主机、存储装置以及对存储装置的访问方法

Country Status (6)

Country Link
US (2) US7900007B2 (zh)
EP (1) EP1798641A4 (zh)
JP (1) JPWO2006006387A1 (zh)
CN (1) CN1981271A (zh)
TW (1) TWI410794B (zh)
WO (1) WO2006006387A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6280371B2 (ja) * 2014-01-20 2018-02-14 株式会社東芝 携帯可能電子装置、電子回路および端末

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228741A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> 入出力デバイスの状態制御方式
JP2972805B2 (ja) * 1988-08-12 1999-11-08 セイコーエプソン株式会社 メモリーの書き込み保護回路
JPH05242002A (ja) * 1992-02-28 1993-09-21 Kawasaki Steel Corp 補助記憶装置
JP2502894B2 (ja) * 1992-08-13 1996-05-29 松下電器産業株式会社 Ｉｃカ―ド
DE69320900T3 (de) * 1992-08-13 2007-04-26 Matsushita Electric Industrial Co., Ltd., Kadoma IC-Karte mit hierarchischer Dateienstruktur
KR0182939B1 (ko) * 1995-06-28 1999-04-15 김광호 특정 기록포멧을 갖는 아이씨 카드 메모리 및 그로부터의 디지탈음성 기록 및 재생방법
US6820203B1 (en) * 1999-04-07 2004-11-16 Sony Corporation Security unit for use in memory card
US20070168614A1 (en) * 2000-01-06 2007-07-19 Super Talent Electronics Inc. Secure-Digital (SD) Flash Card with Auto-Adaptive Protocol and Capacity
JP2003015958A (ja) * 2001-06-29 2003-01-17 Nec Microsystems Ltd ライトプロテクト方法
US6842395B2 (en) * 2001-11-05 2005-01-11 Matsushira Electric Industrial Co., Ltd. Semiconductor memory card, method of controlling the same and interface apparatus for semiconductor memory card
JP4289868B2 (ja) * 2001-11-05 2009-07-01 パナソニック株式会社 半導体メモリカード、その制御方法及び半導体メモリカード用インターフェース装置
JP3806077B2 (ja) 2002-08-26 2006-08-09 株式会社東芝 メモリカード認識システム、容量切り替え型メモリカード・ホスト機器、容量切り替え型メモリカード、記憶容量設定方法及び記憶容量設定プログラム
US7921229B2 (en) * 2004-07-08 2011-04-05 Panasonic Corporation Host device, storage device, and method for accessing a storage device

Also Published As

Publication number Publication date
US20110125928A1 (en) 2011-05-26
TWI410794B (zh) 2013-10-01
EP1798641A1 (en) 2007-06-20
EP1798641A4 (en) 2010-04-07
WO2006006387A1 (ja) 2006-01-19
TW200604803A (en) 2006-02-01
US7900007B2 (en) 2011-03-01
JPWO2006006387A1 (ja) 2008-04-24
US20070255917A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
CN100481043C (zh) 用于处理输入/输出命令的方法、系统和程序
CN101326504B (zh) 存储器访问请求仲裁
US6412032B1 (en) Interface for industrial controller network card
WO2006038717B1 (en) External data interface in a computer architecture for broadband networks
US10802750B2 (en) Universal flash storage memory module, controller and electronic device with advanced turbo write buffer and method for operating the memory module
CN103631534B (zh) 数据存储系统以及其管理方法
CN101160569A (zh) 改进具有多个存储器控制器的电路的带宽的设备
CN101770444A (zh) 从设备以及主设备与该从设备之间的通信方法
KR910001522A (ko) 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템
EP0347929A2 (en) Parallel processor
CN102402422A (zh) 处理器组件及该组件内存共享的方法
JPH07225727A (ja) 計算機システム
CN100361108C (zh) 配置总线上的组件进行输入/输出操作的方法、系统和设备
CN100454226C (zh) 主机、存储装置以及对存储装置的访问方法
CN1705929B (zh) 用于将数据返回给通过总线接收的读请求的方法和系统
CN1981271A (zh) 主机、存储装置以及对存储装置的访问方法
JP2007052717A (ja) データ転送装置およびデータ転送方法
JP2004021351A (ja) Ｉｃカード及びその制御方法
CN102043741B (zh) 用于管道仲裁的电路和方法
CN106371773A (zh) Ssd单元、ssd设备以及基于ssd设备的数据处理方法
US6735677B1 (en) Parameterizable queued memory access system
CN100361433C (zh) 使用三步通信缓存的通信设备
CN1922595B (zh) 通过i/o设备的芯片组特征检测与配置
US6535937B1 (en) Write command verification across a PCI bus system
US5832277A (en) System for arbitrating demand on memory during configuration of a computer add-on card

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20070613