CN1976005A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1976005A
CN1976005A CNA2006101637949A CN200610163794A CN1976005A CN 1976005 A CN1976005 A CN 1976005A CN A2006101637949 A CNA2006101637949 A CN A2006101637949A CN 200610163794 A CN200610163794 A CN 200610163794A CN 1976005 A CN1976005 A CN 1976005A
Authority
CN
China
Prior art keywords
integrated circuit
semiconductor integrated
substrate
insulating barrier
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101637949A
Other languages
English (en)
Other versions
CN1976005B (zh
Inventor
青木智幸
田村友子
鹤目卓也
大力浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1976005A publication Critical patent/CN1976005A/zh
Application granted granted Critical
Publication of CN1976005B publication Critical patent/CN1976005B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种半导体器件的制造方法。在第一衬底之上形成多个第一半导体集成电路、多个第二半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个相邻、多个第三半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个和该多个第二半导体集成电路的一个相邻、以及多个第四半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个、该多个第二半导体集成电路的一个、和该多个第三半导体集成电路的一个相邻。形成第一保护层以覆盖第一半导体集成电路和第一半导体集成电路外围的第二衬底的表面。分割第二衬底和保护层以便该多个第一半导体集成电路被分成单独的块并且部分第二衬底留在第一半导体集成电路的外围。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法。具体地说，本发明涉及通过无线通信输入和输出数据的半导体器件的制造方法。
背景技术
在柔性衬底之上装备有半导体集成电路的半导体器件的制造方法已经被提出过。在该方法中，首先，在第一衬底之上使用薄膜晶体管形成多个半导体集成电路，该第一衬底不是柔性的并且是由厚玻璃等形成的。在第一衬底之上该多个半导体集成电路被形成同时使彼此保持预定距离。该多个半导体集成电路从第一衬底被转移到柔性的第二衬底。该多个半导体集成电路完全同时从第一衬底被转移到第二衬底；因此，还在第二衬底之上，该多个半导体集成电路被设置同时使彼此保持预定距离。其后，第二衬底被分割以被分成各个半导体集成电路，由此获得多个半导体器件(参考在专利文献1：JapanesePublished Patent Application No.2005-311333中的描述)。当通过分割第二衬底获得该多个半导体器件时该预定距离变成了用于分割的边限(margin)(在下文中称作分割边限或划线边限)。
在第一衬底之上制造该多个半导体集成电路中，形成在第一衬底的整个表面之上的绝缘膜被用作绝缘膜例如被包括在该多个半导体集成电路中的层间绝缘膜。因此，绝缘膜存在于第一衬底之上的该多个半导体集成电路之间。通过半导体器件的常规制造方法，该多个半导体集成电路所有的一起从第一衬底被转移到第二衬底。因此，在第二衬底之上，绝缘膜也存在于该多个半导体集成电路之间。因此，当第二衬底被分成单个的半导体集成电路时，获得这样的结构：其中被包含在半导体集成电路中的绝缘膜沿由分割形成的截面被暴露。因此，即使形成保护层来覆盖半导体集成电路以密封半导体集成电路，仍然存在的问题是外部杂质通过绝缘膜侵入半导体集成电路。因此难以确保半导体集成电路的可靠性。
发明内容
考虑到前述的问题，本发明的目的是提供具有高可靠性的半导体器件的制造方法。
本发明的半导体器件的制造方法的一个特征是通过多个转移操作将形成在第一衬底之上的多个半导体集成电路转移到其它衬底(在下文中，称作“通过多个转移操作转移的技术”)。
具体地说，本发明的一个特征是在将多个半导体集成电路转移到另一衬底时使用多种类型的绝缘层(第一绝缘层和第二绝缘层)作为用于粘附半导体集成电路和另外的衬底的绝缘层。第一绝缘层和第二绝缘层中的每一个具有和半导体集成电路不同的粘附力。第一绝缘层选择性地形成在形成于第一衬底之上的该多个半导体集成电路中的一些之上，并且第二绝缘层选择性地形成在形成于第一衬底之上的该多个半导体集成电路中的其他部分之上。不同于第一衬底的另一衬底设置在第一绝缘层和第二绝缘层之上以将第一衬底和另一衬底彼此分开。因此，其上形成第一绝缘层的半导体集成电路不被转移到另一衬底，并且其上形成第二绝缘层的半导体集成电路被转移到另一衬底(第一转移操作)。此时，没有被转移到另一衬底的半导体集成电路留在第一衬底之上。在第一转移操作之后，半导体集成电路被转移到新的另一衬底(第二转移操作)。以这种方式，形成于第一衬底之上的多个半导体集成电路可以被选择性地转移到另一衬底。因此，形成于第一衬底之上的多个半导体集成电路可以通过多个转移操作被转移到其他衬底。
形成于第一衬底之上的该多个半导体集成电路可以具有相同结构或不同结构。例如，形成于第一衬底之上的该多个半导体集成电路可以具有相同的布局或不同的布局。
(使用通过四个转移操作来转移的技术的半导体器件的制造方法1)
本发明的半导体器件的制造方法包括以下步骤：在第一衬底之上，形成多个第一半导体集成电路、多个第二半导体集成电路，其每一个被设置为与第一半导体集成电路的一个相邻、多个第三半导体集成电路，其每一个被设置为与第一半导体集成电路的一个和第二半导体集成电路的一个相邻、以及多个第四半导体集成电路，其每一个被设置为与第一半导体集成电路的一个、第二半导体集成电路的一个、和第三半导体集成电路的一个相邻。
第二衬底被粘附以便覆盖第一半导体集成电路到第四半导体集成电路。通过在第一衬底和第二衬底之间施加外力使第一衬底和第二衬底彼此分开，由此第一半导体集成电路被转移到第二衬底(第一转移操作)。
形成第一保护层以覆盖第一半导体集成电路和在第一半导体集成电路的外围的第二衬底的表面。第二衬底和第一保护层被分割以便该多个第一半导体集成电路被分成单独的块并且一部分第二衬底保留在第一半导体集成电路的外围。从而制造了具有第一半导体集成电路的半导体器件。
至于保留在第一衬底之上的第二半导体集成电路到第四半导体集成电路，重复同样类型的转移操作，由此可以制造与每个半导体集成电路对应的半导体器件。
换句话说，第三衬底被粘附以覆盖保留在第一衬底之上的第二半导体集成电路到第四半导体集成电路。通过在第一衬底和第三衬底之间施加外力使第一衬底和第三衬底彼此分开，由此第二半导体集成电路被转移到第三衬底(第二转移操作)。形成第二保护层以覆盖第二半导体集成电路和在第二半导体集成电路的外围的第三衬底的表面。第三衬底和第二保护层被分割以便该多个第二半导体集成电路被分成单独的块并且一部分第三衬底保留在第二半导体集成电路的外围。以这种方式，制造了具有第二半导体集成电路的半导体器件。
第四衬底被粘附以覆盖保留在第一衬底之上的第三半导体集成电路和第四半导体集成电路。通过在第一衬底和第四衬底之间施加外力使第一衬底和第四衬底彼此分开，由此第三半导体集成电路被转移到第四衬底(第三转移操作)。形成第三保护层以覆盖第三半导体集成电路和在第三半导体集成电路的外围的第四衬底的表面。第四衬底和第三保护层被分割以便该多个第三半导体集成电路被分成单独的块并且一部分第四衬底保留在第三半导体集成电路的外围。以这种方式，制造了具有第三半导体集成电路的半导体器件。
第五衬底被粘附以覆盖保留在第一衬底之上的第四半导体集成电路。通过在第一衬底和第五衬底之间施加外力使第一衬底和第五衬底彼此分开，由此第四半导体集成电路被转移到第五衬底(第四转移操作)。形成第四保护层以覆盖第四半导体集成电路和在第四半导体集成电路的外围的第五衬底的表面。第五衬底和第四保护层被分割以便该多个第四半导体集成电路被分成单独的块并且一部分第五衬底保留在第四半导体集成电路的外围。以这种方式，制造了具有第四半导体集成电路的半导体器件。
(使用通过四个转移操作来转移的技术的半导体器件的制造方法2)
本发明的半导体器件的制造方法包括以下步骤：在第一衬底之上，形成多个第一半导体集成电路、多个第二半导体集成电路，其每一个被设置为与第一半导体集成电路的一个相邻、多个第三半导体集成电路，其每一个被设置为与第一半导体集成电路的一个和第二半导体集成电路的一个相邻、以及多个第四半导体集成电路，其每一个被设置为与第一半导体集成电路的一个、第二半导体集成电路的一个、和第三半导体集成电路的一个相邻。
形成第一绝缘层以覆盖第二半导体集成电路到第四半导体集成电路。形成第二绝缘层以覆盖第一半导体集成电路。第二衬底被粘附以覆盖第一绝缘层和第二绝缘层。通过在第一衬底和第二衬底之间施加第一外力使第一衬底和第二衬底彼此分开，由此第一半导体集成电路被转移到第二衬底(第一转移操作)。
形成第一保护层以覆盖第一半导体集成电路和在第一半导体集成电路的外围的第二衬底的表面。第二衬底和第一保护层被分割以便该多个第一半导体集成电路被分成单独的块并且一部分第二衬底保留在第一半导体集成电路的外围。以这种方式制造具有第一半导体集成电路的半导体器件。
形成第三绝缘层以覆盖保留在第一衬底之上的第三半导体集成电路和第四半导体集成电路。形成第四绝缘层以覆盖第二半导体集成电路。第三衬底被粘附以覆盖第三绝缘层和第四绝缘层。通过在第一衬底和第三衬底之间施加第二外力使第一衬底和第三衬底彼此分开，由此第二半导体集成电路被转移到第三衬底(第二转移操作)。
形成第二保护层以覆盖第二半导体集成电路和在第二半导体集成电路的外围的第三衬底的表面。第三衬底和第二保护层被分割以便该多个第二半导体集成电路被分成单独的块并且一部分第三衬底保留在第二半导体集成电路的外围。以这种方式制造具有第二半导体集成电路的半导体器件。
形成第五绝缘层以覆盖保留在第一衬底之上的第四半导体集成电路。形成第六绝缘层以覆盖第三半导体集成电路。第四衬底被粘附以覆盖第五绝缘层和第六绝缘层。通过在第一衬底和第四衬底之间施加第三外力使第一衬底和第四衬底彼此分开，由此第三半导体集成电路被转移到第四衬底(第三转移操作)。
形成第三保护层以覆盖第三半导体集成电路和在第三半导体集成电路的外围的第四衬底的表面。第四衬底和第三保护层被分割以便该多个第三半导体集成电路被分成单独的块并且一部分第四衬底保留在第三半导体集成电路的外围。以这种方式制造具有第三半导体集成电路的半导体器件。
第五衬底被粘附以覆盖保留在第一衬底之上的第四半导体集成电路。通过在第一衬底和第五衬底之间施加外力使第一衬底和第五衬底彼此分开，由此第四半导体集成电路被转移到第五衬底(第四转移操作)。
形成第四保护层以覆盖第四半导体集成电路和在第四半导体集成电路的外围的第五衬底的表面。第五衬底和第四保护层被分割以便该多个第四半导体集成电路被分成单独的块并且一部分第五衬底保留在第四半导体集成电路的外围。以这种方式制造具有第四半导体集成电路的半导体器件。
第二绝缘层可以被形成为覆盖第一绝缘层的边缘部分或可以被形成为不覆盖第一绝缘层的边缘部分。第四绝缘层可以被形成为覆盖第三绝缘层的边缘部分或可以被形成为不覆盖第三绝缘层的边缘部分。第六绝缘层可以被形成为覆盖第五绝缘层的边缘部分或可以被形成为不覆盖第五绝缘层的边缘部分。
要注意的是，在第一半导体集成电路被转移到第二衬底之后，该多个第一半导体集成电路可以被进一步转移到第六衬底，并且可以形成第一保护层以覆盖第一半导体集成电路和在第一半导体集成电路的外围的第六衬底的表面。然后，第六衬底和第一保护层被分割以便该多个第一半导体集成电路被分成单独的块并且一部分第六衬底保留在第一半导体集成电路的外围。以这种方式可以制造具有第一半导体集成电路的半导体器件。
在第二半导体集成电路被转移到第三衬底之后，该多个第二半导体集成电路可以被进一步转移到第七衬底，并且可以形成第二保护层以覆盖第二半导体集成电路和在第二半导体集成电路的外围的第七衬底的表面。然后，第七衬底和第二保护层被分割以便该多个第二半导体集成电路被分成单独的块并且一部分第七衬底保留在第二半导体集成电路的外围。以这种方式可以制造具有第二半导体集成电路的半导体器件。
在第三半导体集成电路被转移到第四衬底之后，该多个第三半导体集成电路可以被进一步转移到第八衬底，并且可以形成第三保护层以覆盖第三半导体集成电路和在第三半导体集成电路的外围的第八衬底的表面。然后，第八衬底和第三保护层被分割以便该多个第三半导体集成电路被分成单独的块并且一部分第八衬底保留在第三半导体集成电路的外围。以这种方式可以制造具有第三半导体集成电路的半导体器件。
在第四半导体集成电路被转移到第五衬底之后，该多个第四半导体集成电路可以被进一步转移到第九衬底，并且可以形成第四保护层以覆盖第四半导体集成电路和在第四半导体集成电路的外围的第九衬底的表面。然后，第九衬底和第四保护层被分割以便该多个第四半导体集成电路被分成单独的块并且一部分第九衬底保留在第四半导体集成电路的外围。以这种方式可以制造具有第四半导体集成电路的半导体器件。
要注意的是，关于第一外力，第二绝缘层和第一半导体集成电路之间的接合(或粘附)强度产生得比第一绝缘层和第二半导体集成电路到第四半导体集成电路中的每一个之间的接合(或粘附)强度高，并且产生得比第一衬底和第一半导体集成电路之间的接合强度高。关于第一外力，第一衬底和第二半导体集成电路到第四半导体集成电路中的每一个之间的接合强度产生得比第一绝缘层和第二半导体集成电路到第四半导体集成电路中的每一个之间的接合(或粘附)强度高。关于第二外力，第四绝缘层和第二半导体集成电路之间的接合(或粘附)强度产生得比第三绝缘层和第三半导体集成电路与第四半导体集成电路中的每一个之间的接合(或粘附)强度高，并且产生得比第一衬底和第二半导体集成电路之间的接合强度高。关于第二外力，第一衬底和第三半导体集成电路与第四半导体集成电路中的每一个之间的接合强度产生得比第三绝缘层和第三半导体集成电路与第四半导体集成电路中的每一个之间的接合(或粘附)强度高。关于第三外力，第六绝缘层和第三半导体集成电路之间的接合(或粘附)强度产生得比第五绝缘层和第四半导体集成电路之间的接合(或粘附)强度高，并且产生得比第一衬底和第三半导体集成电路之间的接合强度高。关于第三外力，第一衬底和第四半导体集成电路之间的接合强度产生得比第五绝缘层和第四半导体集成电路之间的接合(或粘附)强度高。第二绝缘层、第四绝缘层、以及第六绝缘层可以利用环氧基树脂材料(具有环氧基的树脂材料)形成。第一绝缘层、第三绝缘层、以及第五绝缘层可以利用乙烯基树脂材料(具有乙烯基的树脂材料)形成。
第一半导体集成电路到第四半导体集成电路可以同时形成在第一衬底之上(用相同的步骤形成)。第一半导体集成电路到第四半导体集成电路中的每一个可以是具有相同结构或不同结构的电路。例如，第一半导体集成电路到第四半导体集成电路中的至少两个可以具有相同结构。
第一衬底的热阻可以比第二衬底到第九衬底的热阻高。热阻指的是应变点、熔点、或玻璃化转变点。
本发明的半导体器件的制造方法可以是具有以下特征的半导体器件的制造方法：第一半导体集成电路到第四半导体集成电路中的任何一个被电连接到天线并且通过天线借助无线通信输入和输出数据。天线可以在第一衬底之上形成第一半导体集成电路到第四半导体集成电路的过程中被形成。天线可以形成在与第一衬底不同的衬底之上。
在本发明的半导体器件的制造方法中，在将形成在第一衬底之上第一半导体集成电路转移到另一个衬底之后，形成保护层以覆盖第一半导体集成电路和在第一半导体集成电路的外围的衬底的表面。其后，第一半导体集成电路被分成单独的块。在第一衬底之上，第二半导体集成电路到第四半导体集成电路形成在第一半导体集成电路的外围。然而，第二半导体集成电路到第四半导体集成电路没有与第一半导体集成电路同时转移到另一衬底。因此，可以获得这样的结构：其中在衬底之上通过作为层间绝缘膜的绝缘膜连接到第一半导体集成电路的其它半导体集成电路不存在于第一半导体集成电路的外围。因此，可以获得这样的结构：其中第一半导体集成电路的截面被覆盖了保护层并且该半导体集成电路被衬底和保护层包裹(在下文中，也称作袋状结构(pouch structure))。因此，可以防止杂质等从外部侵入半导体集成电路。
可以使第一衬底的热阻比半导体集成电路被转移到的衬底的热阻高，由此，在制造多个半导体集成电路中可允许的工艺温度可以被提高。由于可以以这种方式实施充分的热处理，因此半导体集成电路的特性可以被改善。
通过形成第二绝缘层以便不覆盖第一绝缘层的边缘部分，第一绝缘层可以不留在第二绝缘层和第一半导体集成电路之间。通过形成第四绝缘层以便不覆盖第三绝缘层的边缘部分，第三绝缘层可以不留在第四绝缘层和第二半导体集成电路之间。通过形成第六绝缘层以便不覆盖第五绝缘层的边缘部分，第五绝缘层可以不留在第六绝缘层和第三半导体集成电路之间。因此，第二绝缘层和第一半导体集成电路之间的粘附性、第四绝缘层和第二半导体集成电路之间的粘附性、以及第六绝缘层和第三半导体集成电路之间的粘附性能够被增强，并且半导体器件的可靠性能被进一步增强。另外，在第一半导体集成电路、第二半导体集成电路、以及第三半导体集成电路中的每一个被转移到不同于第一衬底的其它衬底之后，第一绝缘层、第三绝缘层、以及第五绝缘层可以容易地被除去。
因此，能够提供具有高可靠性的半导体器件的制造方法。
附图说明
在附图中：
图1A和1B是示出实施例模式1的结构的视图；
图2A和2B是示出实施例模式2的结构的视图；
图3A到3F是示出实施例模式1的结构的视图；
图4A到4F是示出实施例模式1的结构的视图；
图5A到5F是示出实施例模式1的结构的视图；
图6A到6D是示出实施例模式1的结构的视图；
图7A到7D是示出实施例模式3的结构的视图；
图8A和8B是示出实施例模式3的结构的视图；
图9A到9E是示出实施例4的结构的视图；
图10A到10C是示出实施例5的结构的视图；以及
图11A和11B是示出实施例1的结构的视图。
具体实施方式
以下将参考附图解释本发明的实施例模式。然而，本发明并不限于以下的描述，并且容易理解的是，在不脱离本发明的范围的情况下对本领域的技术人员来说各种变化和修改将是明显的。因此，应当注意的是，本发明不应当被解释为限于实施例模式的描述。注意，在全部图中用于解释实施例模式的相同部分或具有相同功能的部分用相同的参考数字表示。在本发明中，“一个物体连接到另一个物体”意味着“一个物体电连接到另一个物体”。因此，另一个元件等可以设置在该两个物体之间。
[实施例模式1]
将参考图1A和1B、图3A到3F、图4A到4F、图5A到5F、以及图6A到6D解释本发明的半导体器件的制造方法。沿图1中的线a-a’的截面图对应于图3A。
如图3A中所示，剥离层101形成在第一衬底100之上。第一半导体集成电路401、第二半导体集成电路402、第三半导体集成电路403、以及第四半导体集成电路404形成在剥离层101之上。要注意的是，如图1A中所示，第一半导体集成电路401到第四半导体集成电路404被形成为彼此相邻。第一半导体集成电路401被设置在第一衬底100之上以便不沿一个方向和垂直于该方向的方向连续地排成直线。第二半导体集成电路402被设置在第一衬底100之上以便不沿一个方向和垂直于该方向的方向连续地排成直线。第三半导体集成电路403被设置在第一衬底100之上以便不沿一个方向和垂直于该方向的方向连续地排成直线。第四半导体集成电路404被设置在第一衬底100之上以便不沿一个方向和垂直于该方向的方向连续地排成直线。因此，第一半导体集成电路401到第四半导体集成电路404被交替设置在第一衬底100之上。在图3A中，第一半导体集成电路401到第四半导体集成电路404共同称为半导体集成电路层102。例如，在图1A和1B中，第一半导体集成电路401到第四半导体集成电路404中的每一个被设置在大致为四边形的区域中。
第一半导体集成电路401被转移到第二衬底。以同样的方式，第二半导体集成电路402被转移到第三衬底。第三半导体集成电路403被转移到第四衬底。第四半导体集成电路404被转移到第五衬底。此外，被转移到第二衬底的第一半导体集成电路401被转移到第六衬底501，被转移到第三衬底的第二半导体集成电路402被转移到第七衬底502，被转移到第四衬底的第三半导体集成电路403被转移到第八衬底503，以及被转移到第五衬底的第四半导体集成电路404被转移到第九衬底504。
将参考图1B、图3A到3F、图4A到4F、图5A到5F、以及图6A到6D分别详细解释用来将第一半导体集成电路401到第四半导体集成电路404转移至第六衬底501到第九衬底504的技术。
可以使用半导体衬底例如硅晶片、石英衬底、玻璃衬底等作为第一衬底100。通过使用具有高热阻温度的衬底作为第一衬底100，在制作第一半导体集成电路401到第四半导体集成电路404中所允许的工艺温度能够被提高。由于可以以这种方式实施充分的热处理，第一半导体集成电路401到第四半导体集成电路404的特性可以被改善。此外，也可以用具有刚性的衬底作为第一衬底100。通过使用具有刚性的衬底作为第一衬底100，可以减小第一衬底100的应变，并且可以减小在制作第一半导体集成电路401到第四半导体集成电路404中的未对准等。因此，第一半导体集成电路401到第四半导体集成电路404的可靠性能够得到增强。
第二半导体集成电路402到第四半导体集成电路404被涂覆了第一树脂材料。其后，使用加热装置例如烘箱、热板、或加热炉实施烘焙处理以硬化第一树脂材料，由此形成由树脂形成的第一绝缘层203a(图3B)。在此，乙烯基树脂材料(具有乙烯基的树脂材料)被用作第一树脂材料。例如，可以用由Asahi Chemical Research LaboratoryCo.，Ltd.制造的503B-SH作为第一树脂材料。烘焙处理的温度被设置为高于或等于130℃并且低于150℃。当烘焙处理的温度被设置为130℃时，通过实施该处理十分钟，用来涂覆第二半导体集成电路402到第四半导体集成电路404的第一树脂材料可以被硬化。要注意的是，第一绝缘层203a相对于平行于第一衬底100的表面(顶表面)的方向可以具有绝缘特性以防止多个半导体集成电路的短路。因此，可以使用各向异性的导电材料替代第一树脂材料来形成第一绝缘层203a。该各向异性的导电材料是其中导电微粒被混合在粘合剂中的材料。该各向异性的导电材料相对于垂直于第一衬底100的表面的方向具有导电特性并且相对于平行于第一衬底100的表面的方向具有绝缘特性。
在形成第一绝缘层203a之后，第一半导体集成电路401被涂覆了第二树脂材料。第二树脂材料是与第一树脂材料不同的材料。其后，使用加热装置例如烘箱、热板、或加热炉实施烘焙处理以硬化第二树脂材料，由此形成由树脂形成的第二绝缘层204a(图3C)。在此，环氧基树脂材料(具有环氧基的树脂材料)被用作第二树脂材料。例如，可以用由Mitsui Chemicals，Inc.制造的XN651作为第二树脂材料。烘焙处理的温度被设置为高于或等于140℃并且低于180℃。当烘焙处理的温度被设置为160℃时，通过实施该处理三十分钟，用来涂覆第一半导体集成电路401的第二树脂材料可以被硬化。要注意的是，第二绝缘层204a相对于平行于第一衬底100的表面(顶表面)的方向可以具有绝缘特性以防止多个半导体集成电路的短路。因此，可以使用各向异性的导电材料替代第二树脂材料来形成第二绝缘层204a。该各向异性的导电材料是其中导电微粒被混合在粘合剂中的材料。该各向异性的导电材料相对于垂直于第一衬底100的表面的方向具有导电特性并且相对于平行于第一衬底100的表面的方向具有绝缘特性。
可以应用印刷方法、微滴泄放方法等作为树脂材料等的涂敷方法用以形成第一绝缘层203a和第二绝缘层204a。微滴泄放方法是指通过从小孔将包含预定成分的微滴泄放以形成预定图案的方法。微滴泄放方法依赖于其系统也称作喷墨方法。印刷方法是指丝网印刷方法或胶版印刷方法。
在图3A到3F中，示出第一绝缘层203a和第二绝缘层204a不重叠的结构。
随后，在半导体集成电路层102中形成开口205，并且剥离层101被暴露(图3D)。优选在除了包括在半导体集成电路层102的第一半导体集成电路401到第四半导体集成电路404以外的区域中、或在第一衬底100的边缘部分中提供开口205。此外，开口205也可以被设置在半导体集成电路之间的边界区中。可以通过激光束照射、通过机器研磨、或切割形成开口205。通过激光束照射形成开口205是优选的，因为可以缩短步骤的处理时间。当通过激光束照射提供开口205时，通过移动利用激光束照射的区域，从垂直于第一衬底100的顶表面的方向观察的开口205的形状可以是任意形状。例如，从垂直于第一衬底100的顶表面的方向观察的开口205的形状可以是弯曲的。例如，可以用UV激光器作为激光器。激光束被发射到第一衬底100、剥离层101、半导体集成电路层102、以及第二绝缘层204a。另外，该激光束是从第二绝缘层204a侧(在图3D中用箭头示出的方向)发射的。形成开口205使得暴露剥离层101的至少一部分。因此，在至少半导体集成电路层102和第二绝缘层204a中提供开口205。要注意的是，激光束可以到达第一衬底100。换句话说，可以形成开口205以便穿透第一衬底100或以便除去部分第一衬底100。
第二衬底206a被设置在第二绝缘层204a之上(图3E)。第二衬底206a是其中绝缘层和粘结层被层叠的衬底并且是热剥离衬底。设置第二衬底206a以便粘结层和第二绝缘层204a彼此粘附。热剥离衬底具有粘结层，其粘附力由于热处理而被减弱。作为粘结层，例如，可以使用由加热时变软的热塑性粘合剂形成的层；由其中混合了通过加热膨胀的微胶囊或起泡剂的材料形成的层；由其中给热固性树脂提供热熔融特性或热解特性的材料形成的层；或利用其中由于水的渗透界面强度退化的材料或利用由于水的吸收而膨胀的树脂的层。
通过使用第二衬底206a将第一半导体集成电路401从第一衬底100剥离。此时，可以施加外力以便第二衬底206a与第一衬底100彼此分开。可以借助从开口205引入气体或液体来刻蚀剥离层101而将第一半导体集成电路401从第一衬底100剥离。可替换地，可以借助从开口205引入气体或液体来刻蚀部分剥离层101并且进一步施加外力将第一半导体集成电路401从第一衬底100剥离。对于刻蚀，例如，可以使用包含卤素氟化物或卤素间化合物的气体或液体。在剥离层101的内部或在剥离层101和半导体集成电路层102之间的边界处实施第一衬底100和第一半导体集成电路401的剥离。以这种方式，第一半导体集成电路401被转移到第二衬底206a(图3F)。在第一半导体集成电路401被转移到第二衬底206a之后第一衬底100的状态在图1B中的列X1和行a中示出。
随后，留在第一衬底100之上的第三半导体集成电路403和第四半导体集成电路404被第三树脂材料涂覆，并且第三树脂材料被烘焙，由此形成由树脂形成的第三绝缘层203b。在形成第三绝缘层203b之后，用第四树脂材料涂覆第二半导体集成电路402，然后烘焙第四树脂材料，由此形成由树脂形成的第四绝缘层204b(图4A)。第三树脂材料和第一树脂材料可以相同。第四树脂材料和第二树脂材料可以相同。此外，如上所述，通过激光束等形成开口。第三衬底206b设置在第三绝缘层203b和第四绝缘层204b之上(图4B)。使用第三衬底206b将第二半导体集成电路402从第一衬底100剥离。可以施加外力使第三衬底206b与第一衬底100彼此分开。可以使用与第二衬底206a的材料相同的材料作为第三衬底206b。以这种方式，第二半导体集成电路402被转移到第三衬底206b(图4C)。在第二半导体集成电路402被转移到第三衬底206b之后第一衬底100的状态在图1B中的列X2和行a中示出。
随后，留在第一衬底100之上的第四半导体集成电路404被第五树脂材料涂覆，并且第五树脂材料被烘焙，由此形成由树脂形成的第五绝缘层203c。在形成第五绝缘层203c之后，用第六树脂材料涂覆第三半导体集成电路403，然后烘焙第六树脂材料，由此形成由树脂形成的第六绝缘层204c(图4D)。第五树脂材料可以和第一树脂材料以及第三树脂材料相同。第六树脂材料可以和第二树脂材料以及第四树脂材料相同。此外，如上所述，通过激光束等形成开口。第四衬底206c设置在第五绝缘层203c和第六绝缘层204c之上(图4E)。使用第四衬底206c将第三半导体集成电路403从第一衬底100剥离。可以施加外力使第四衬底206c与第一衬底100彼此分开。可以使用与第二衬底206a的材料相同的材料作为第四衬底206c。以这种方式，第三半导体集成电路403被转移到第四衬底206c(图4F)。在第三半导体集成电路403被转移到第四衬底206c之后第一衬底100的状态在图1B中的列X3和行a中示出。
随后，留在第一衬底100之上的第四半导体集成电路404被第七树脂材料涂覆，并且第七树脂材料被烘焙，由此形成由树脂形成的第七绝缘层204d。第七树脂材料和第二树脂材料可以相同。此外，如上所述，通过激光束等形成开口。第五衬底206d设置在第七绝缘层204d之上(图5A)。通过施加外力即通过使用物理装置使第一衬底100与第五衬底206d彼此分开，将第四半导体集成电路404从第一衬底100剥离。可以使用与第二衬底206a的材料相同的材料作为第五衬底206d。因此，第四半导体集成电路404被转移到第五衬底206d(图5B)。即使当第七绝缘层204d没有形成时，也可以使用粘附到第四半导体集成电路404的第五衬底206d剥离第四半导体集成电路404。在第四半导体集成电路404被转移到第五衬底206d之后第一衬底100的状态在图1B中的列X4和行a中示出。
在图3F中示出的步骤中，在剥离层101内部实施剥离的情况下，与第一半导体集成电路401重叠的剥离层101的区域802a的表面被除去。在这种情形下，当在图4A中示出的步骤中在区域802a之上形成第四绝缘层204b时，在图4B中示出的步骤中可能难以将第四绝缘层204b从第一衬底100剥离。因此，在图3F中示出的步骤之后，对于区域802a实施用于减弱与第四绝缘层204b的粘附性的处理。由于该处理，形成在图3F中示出的步骤中被除去的剥离层101的表面的层可以被再次制造。可替换地，代替实施用于减弱粘附性的处理，在图3F中示出的步骤之后，在图4A中示出的步骤中可以仅在除了区域802a以外的部分中形成第四绝缘层204b。以同样的方式，可以对图4C中示出的区域802b实施用于减弱粘附性的处理，或可以仅在除了区域802b以外的部分中形成第六绝缘层204c。可以对图4F中示出的区域802c实施用于减弱粘附性的处理，或可以仅在除了区域802c以外的部分中形成第七绝缘层204d。
随后，第六衬底501被设置于在图3F的步骤中被转移到第二衬底206a的第一半导体集成电路401的表面之上(图5C)，并且执行热处理，然后从第二衬底206a剥离第一半导体集成电路401并且第一半导体集成电路401被转移到第六衬底501(图5D)。此时第六衬底501的状态在图1B中的列X1和行b中示出。以同样的方式，第七衬底502被设置于在图4C的步骤中被转移到第三衬底206b的第二半导体集成电路402的表面之上(图5E)，并且从第三衬底206b剥离第二半导体集成电路402以及第二半导体集成电路402被转移到第七衬底502(图5F)。此时第七衬底502的状态在图1B中的列X2和行b中示出。第八衬底503被设置于在图4F的步骤中被转移到第四衬底206c的第三半导体集成电路403的表面之上(图6A)，并且从第四衬底206c剥离第三半导体集成电路403以及第三半导体集成电路403被转移到第八衬底503(图6B)。此时第八衬底503的状态在图1B中的列X3和行b中示出。第九衬底504被设置于在图5B的步骤中被转移到第五衬底206d的第四半导体集成电路404的表面之上(图6C)，并且从第五衬底206d剥离第四半导体集成电路404以及第四半导体集成电路404被转移到第九衬底504(图6D)。此时第九衬底504的状态在图1B中的列X4和行b中示出。第六衬底501到第九衬底504中的每一个是其中绝缘层和粘结层被层叠的衬底。粘结层是其中通过热处理增加粘附力的层，并且对应于包括热塑性树脂的层。例如该热塑性树脂对应于聚乙烯、聚苯乙烯、聚丙烯、聚氯乙烯等。
如图1B的行b中所示，在第六衬底501之上没有电路(第二半导体集成电路402到第四半导体集成电路404)与第一半导体集成电路401相邻，并且因此第一半导体集成电路401被设置同时彼此保持距离。在第七衬底502之上没有电路(第一半导体集成电路401、第三半导体集成电路403、和第四半导体集成电路404)与第二半导体集成电路402相邻，并且因此第二半导体集成电路402被设置同时彼此保持距离。在第八衬底503之上没有电路(第一半导体集成电路401、第二半导体集成电路402、和第四半导体集成电路404)与第三半导体集成电路403相邻，并且因此第三半导体集成电路403被设置同时彼此保持距离。在第九衬底504之上没有电路(第一半导体集成电路401到第三半导体集成电路403)与第四半导体集成电路404相邻，并且因此第四半导体集成电路404被设置同时彼此保持距离。
形成第一保护层505以覆盖第一半导体集成电路401和在第一半导体集成电路401的外围的第六衬底501的表面。然后，第六衬底501和第一保护层505被分割以便该多个第一半导体集成电路401被分成单独的块并且一部分第六衬底501保留在第一半导体集成电路401的外围。沿大致通过该多个第一半导体集成电路401之间的中间位置的线213实施分割(参考图1B中的列X1和行c)。要注意的是，用来分割的位置并不限于线213，并且只要第一半导体集成电路401不被切割就可以在另一位置实施分割。以这种方式，可以制造在图1B中的列X1和行d中所示的具有第一半导体集成电路401的半导体器件。
形成第二保护层506以覆盖第二半导体集成电路402和在第二半导体集成电路402的外围的第七衬底502的表面。然后，第七衬底502和第二保护层506被分割以便该多个第二半导体集成电路402被分成单独的块并且一部分第七衬底502保留在第二半导体集成电路402的外围。沿大致通过该多个第二半导体集成电路402之间的中间位置的线214实施分割(参考图1B中的列X2和行c)。要注意的是，用来分割的位置并不限于线214，并且只要第二半导体集成电路402不被切割就可以在另一位置实施分割。以这种方式，可以制造在图1B中的列X2和行d中所示的具有第二半导体集成电路402的半导体器件。
形成第三保护层507以覆盖第三半导体集成电路403和在第三半导体集成电路403的外围的第八衬底503的表面。然后，第八衬底503和第三保护层507被分割以便该多个第三半导体集成电路403被分成单独的块并且一部分第八衬底503保留在第三半导体集成电路403的外围。沿大致通过该多个第三半导体集成电路403之间的中间位置的线215实施分割(参考图1B中的列X3和行c)。要注意的是，用来分割的位置并不限于线215，并且只要第三半导体集成电路403不被切割就可以在另一位置实施分割。以这种方式，可以制造在图1B中的列X3和行d中所示的具有第三半导体集成电路403的半导体器件。
形成第四保护层508以覆盖第四半导体集成电路404和第四半导体集成电路404的外围的第九衬底504的表面。然后，第九衬底504和第四保护层508被分割以便该多个第四半导体集成电路404被分成单独的块并且一部分第九衬底504保留在第四半导体集成电路404的外围。沿大致通过该多个第四半导体集成电路404之间的中间位置的线216实施分割(参考图1B中的列X4和行c)。要注意的是，用来分割的位置并不限于线216，并且只要第四半导体集成电路404不被切割就可以在另一位置实施分割。以这种方式，可以制造在图1B中的列X4和行d中所示的具有第四半导体集成电路404的半导体器件。
可以利用激光器、切割器、剪刀等实施第六衬底501和第一保护层505的分割、第七衬底502和第二保护层506的分割、第八衬底503和第三保护层507的分割、以及第九衬底504和第四保护层508的分割。另外，可以利用加热的线等实施衬底和保护层的分割。例如，通过用具有半导体集成电路被分割成的形状的加热的线的框架推挤和切割可以分割衬底和保护层。要注意的是，第六衬底501和第一保护层505、第七衬底502和第二保护层506、第八衬底503和第三保护层507、以及第九衬底504和第四保护层508可以不被完全分割，并且穿孔线可以沿线213到216被设置在其中。因此，半导体器件可以被半导体器件的用户根据需要分成单独的块并且使用。
在以这种方式获得的半导体器件中，可以获得这样的结构：其中第六衬底501和第一保护层505在第一半导体集成电路401外围的区域555中彼此接触。用同样的方式，可以获得这样的结构：其中第七衬底502和第二保护层506在第二半导体集成电路402外围的区域中彼此接触。可以获得这样的结构：其中第八衬底503和第三保护层507在第三半导体集成电路403外围的区域中彼此接触。可以获得这样的结构：其中第九衬底504和第四保护层508在第四半导体集成电路404外围的区域中彼此接触。因此，可以获得具有这样的结构的半导体器件：其中半导体集成电路被衬底和保护层包裹(袋状结构)。因此，可以进一步防止杂质等从外部侵入半导体集成电路，并且可以进一步增加半导体器件的可靠性。
要注意的是，在袋状结构中，用来包裹半导体集成电路(用来包围整个半导体集成电路)的衬底和保护层可以使用同样的材料或不同的材料形成。通过使用同样的材料形成用来包裹半导体集成电路的衬底和保护层，可以增加衬底和保护层之间的粘附性。因此，可以进一步防止杂质等从外部侵入半导体集成电路，并且可以进一步增强半导体器件的可靠性。另外，通过使用同样的材料形成用来包裹半导体集成电路的衬底和保护层，可以减轻由衬底和保护层给予半导体集成电路的外力。因此，可以减轻给予半导体集成电路的外力，并且可以进一步增强半导体器件的可靠性。可以使用例如聚对苯二甲酸乙二醇酯、聚醚砜、聚萘二甲酸乙二醇酯(polyethy1ene naphthalate)、聚碳酸酯、尼龙、聚醚醚酮(polyetheretherketone)、聚砜、聚醚酰亚胺、聚芳酯(polyarylate)、聚对苯二甲酸丁二酯、或聚酰亚胺形成用来包裹半导体集成电路的衬底和保护层。如果柔性衬底用于用来包裹半导体集成电路的衬底和保护层，那么可以制造柔性半导体器件。可以用塑料衬底作为柔性衬底。可替换地，可以使用玻璃衬底或通过抛光半导体衬底以变薄而形成的衬底。例如，在单晶硅中，可以使用具有与单晶硅的晶轴<100>或<110>垂直的表面的衬底，其被抛光到具有大于0.1μm并且小于或等于20μm的厚度，一般大于或等于1μm并且小于或等于5μm。
用来包裹半导体集成电路的衬底和保护层可以是有色的。因此，可以隐藏半导体集成电路的形状，由此可以保护秘密。此外，可以遮蔽进入半导体集成电路的光，由此可以防止半导体集成电路由于光等引起的退化。
优选在干燥的氮气氛中实施包裹半导体集成电路的步骤，即将用来包裹半导体集成电路的衬底和保护层设置为与该半导体集成电路接触的步骤。因此，可以防止氧或湿气进入用来包裹半导体集成电路的衬底与保护层和该半导体集成电路之间，由此可以增强半导体器件的可靠性。
通过形成第二绝缘层204a以便不覆盖第一绝缘层203a的边缘部分，第一绝缘层203a可以不留在第二绝缘层204a和第一半导体集成电路401之间。通过形成第四绝缘层204b以便不覆盖第三绝缘层203b的边缘部分，第三绝缘层203b可以不留在第四绝缘层204b和第二半导体集成电路402之间。通过形成第六绝缘层204c以便不覆盖第五绝缘层203c的边缘部分，第五绝缘层203c可以不留在第六绝缘层204c和第三半导体集成电路403之间。因此，可以增强第二绝缘层204a和第一半导体集成电路401之间的粘附性、第四绝缘层204b和第二半导体集成电路402之间的粘附性、以及第六绝缘层204c和第三半导体集成电路403之间的粘附性，并且可以进一步增强半导体器件的可靠性。另外，在第一半导体集成电路401、第二半导体集成电路402、以及第三半导体集成电路403被转移到与第一衬底100不同的衬底之后，可以容易地除去第一绝缘层203a、第三绝缘层203b、以及第五绝缘层203c。
在该实施例模式中，示出了这样的结构：其中在已被转移到第二衬底206a的第一半导体集成电路401被转移到第六衬底501之后，第一保护层505被形成在第六衬底501之上，并且第六衬底501和第一保护层505被分割。然而，本发明并不限于此。也可以采用这种结构：其中在第一半导体集成电路401被转移到第二衬底206a之后，第一保护层505被形成在第二衬底206a之上，并且第二衬底206a和第一保护层505被分割以便第一半导体集成电路401被分成单独的块。以同样的方式，也可以采用这种结构：其中在第二半导体集成电路402被转移到第三衬底206b之后，第二保护层506被形成在第三衬底206b之上，并且第三衬底206b和第二保护层506被分割以便第二半导体集成电路402被分成单独的块。以同样的方式，也可以采用这种结构：其中在第三半导体集成电路403被转移到第四衬底206c之后，第三保护层507被形成在第四衬底206c之上，并且第四衬底206c和第三保护层507被分割以便第三半导体集成电路403被分成单独的块。以同样的方式，也可以采用这种结构：其中在第四半导体集成电路404被转移到第五衬底206d之后，第四保护层508被形成在第五衬底206d之上，并且第五衬底206d和第四保护层508被分割以便第四半导体集成电路404被分成单独的块。因此多个半导体器件被制造。如果此时第二衬底206a到第五衬底206d中的每一个是柔性衬底，则可以制造具有柔韧性的半导体器件。
在该实施例模式中，示出了这样的结构：其中在衬底和保护层彼此附着以包围半导体集成电路之后，多个半导体集成电路被分成单独的块。然而，本发明并不限于此。在半导体集成电路被转移到与第一衬底100不同的衬底之后，该多个半导体集成电路可被分开以分成单独的块，并且然后可以形成保护层以获得袋状结构。
尽管在该实施例模式中示出了其中实施分割以便半导体集成电路被分开以分成单独的块的结构，但是本发明并不限于此。也可以实施分割以便根据半导体器件的预定目的将半导体集成电路分成均包括多个半导体集成电路的组。例如，可以实施成为这种形状的分割：其中多个半导体集成电路排成直线同时彼此保持距离。由于在其中实施分割以便该多个半导体集成电路排成直线的结构中通过衬底连接该多个半导体集成电路，因此可以容易地制造具有其中该多个半导体集成电路彼此串联或并联地电连接的结构的半导体器件。另外，该多个半导体集成电路可以在通过衬底连接的状态下被输送，并且其后该多个半导体集成电路可以被进一步分成单独的块以被使用。在该多个半导体集成电路通过衬底彼此连接的状态下，可以共同执行该多个半导体集成电路、多个元件等的连接。例如，可以使用卷对卷(roll-to-roll)方法来执行该多个半导体集成电路、该多个元件等的连接。因此，可以改善半导体器件的批量生产的效率。
因此，可以提供具有高可靠性的半导体器件的制造方法。
[实施例模式2]
在该实施例模式中，将参考图2A和2B解释具有使用通过三个转移操作来转移的技术的袋状结构的半导体器件的制造方法。要注意的是，与实施例模式1中相同的部分用相同的参考数字表示。
剥离层101形成在第一衬底100之上。如图2A中所示，第一半导体集成电路1401、第二半导体集成电路1402、以及第三半导体集成电路1403形成在剥离层101之上。第一半导体集成电路1401到第三半导体集成电路1403以交替的方式形成在第一衬底100之上。第一半导体集成电路1401被设置在第一衬底100之上以便不沿一个方向和垂直于该一个方向的方向连续地排成直线。第二半导体集成电路1402被设置在第一衬底100之上以便不沿一个方向和垂直于该一个方向的方向连续地排成直线。第三半导体集成电路1403被设置在第一衬底100之上以便不沿一个方向和垂直于该一个方向的方向连续地排成直线。因此，第一半导体集成电路1401到第三半导体集成电路1403被交替设置在第一衬底100之上。例如，在图2A和2B中，第一半导体集成电路1401到第三半导体集成电路1403中的每一个被设置在大致为六边形的区域中。
第一半导体集成电路1401被转移到第二衬底206a。以同样的方式，第二半导体集成电路1402被转移到第三衬底206b。第三半导体集成电路1403被转移到第四衬底206c。此外，被转移到第二衬底206a的第一半导体集成电路1401被转移到第六衬底501，被转移到第三衬底206b的第二半导体集成电路1402被转移到第七衬底502，以及被转移到第四衬底206c的第三半导体集成电路1403被转移到第八衬底503。
用来将第一半导体集成电路1401到第三半导体集成电路1403转移到第六衬底501到第八衬底503的技术与实施例模式1中参考图1A和1B、图3A到3F、图4A到4F、图5A到5F、以及图6A到6D解释的方法相同。因此，将省略该解释。
以这种方式获得的半导体器件可以具有袋状结构。因此，可以进一步防止杂质等从外部侵入半导体集成电路，并且可以进一步增强半导体器件的可靠性。
在该实施例模式中，解释用于使用通过三个转移操作来转移的技术制造具有袋状结构的半导体器件的技术。然而，本发明并不限于此。通过改变半导体集成电路的形状，可以改变转移操作的数目或可以由一个第一衬底100形成的半导体器件的数目。例如，本发明可以应用在以下情况中：在第一衬底之上形成多个第一半导体集成电路和多个被设置以包围该第一半导体集成电路的其它半导体集成电路中的至少一种。在该情况下，粘附第二衬底以覆盖第一半导体集成电路和其它半导体集成电路。通过在第一衬底和第二衬底之间施加外力使第一衬底和第二衬底彼此分开，由此第一半导体集成电路被转移到第二衬底。形成第一保护层以覆盖第一半导体集成电路和在第一半导体集成电路的外围的第二衬底的表面。第二衬底和第一保护层被分割以便该多个第一半导体集成电路被分成单独的块并且一部分第二衬底保留在第一半导体集成电路的外围。
因此，可以提供具有高可靠性的半导体器件的制造方法。
该实施例可以通过与实施例模式1自由组合来实施。
[实施例模式3]
在该实施例模式中，将参考图7A到7D以及图8A和8B解释用来在第一衬底100之上形成半导体集成电路的方法。
如图7A中所示，绝缘层711、剥离层712、以及绝缘层713被形成在第一衬底100之上。可以使用玻璃衬底例如钡硼硅酸盐玻璃衬底或铝硼硅酸盐玻璃衬底、石英衬底、陶瓷衬底等作为第一衬底100。此外，也可以使用其上形成绝缘膜的半导体衬底。也可以使用由具有柔韧性的合成树脂例如塑料形成的衬底。可以通过用CMP(化学机械抛光)方法等抛光来使第一衬底100的表面平面化。可以使用通过化学汽相淀积方法(CVD方法)或溅射方法形成的硅的氧化物、硅的氮化物、包含氮的硅的氧化物、包含氧的硅的氮化物等作为绝缘层711和绝缘层713。作为剥离层712，通过溅射方法等将包括选自W、Mo、Ti、Ta、Nb、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Si等的元素、包括该元素作为其主要成分的合金或混合物材料的层形成为单层或叠层。要注意的是，包含硅的层可以是非晶的、微晶的、以及多晶的中的任何一种。
当剥离层712具有单层结构时，优选地，可以使用包括W、Mo、W和Mo的混合物、W的氧化物、W的氮氧化物、Mo的氧化物、Mo的氮氧化物、W和Mo的混合物的氧化物、以及W和Mo的混合物的氮氧化物中的任何一种的层。
当剥离层712具有包括两层的叠层结构时，优选地，可以使用包括W、Mo、以及W和Mo的混合物中的任何一种的层作为第一层，并且可以使用包括W的氧化物、W的氮氧化物、Mo的氧化物、Mo的氮氧化物、W和Mo的混合物的氧化物、以及W和Mo的混合物的氮氧化物中的任何一种的层作为第二层。通过氧等离子体处理或N2O等离子体处理来加工第一层的表面，由此可以形成这些氧化物或氮氧化物。
随后，如图7B中所示，半导体层662形成在绝缘层713之上，并且形成元件组601。
可以使用岛状结晶半导体膜或非晶半导体膜作为半导体层662。另外，也可以使用有机半导体膜。可以通过结晶化非晶半导体膜获得结晶半导体膜。可以使用激光结晶化方法、利用RTA或炉退火的热结晶化方法、使用促进结晶化的金属元素的热结晶化方法等作为结晶化方法。该半导体层662具有沟道形成区662a和一对杂质区662b，对其添加给予导电类型的杂质元素。尽管示出了这样的结构：其中在沟道形成区662a和该对杂质区662b中的一个之间以及在沟道形成区662a和该对杂质区662b中的另一个之间包括低浓度杂质区662c中的每一个，对其以比杂质区662b低的浓度添加杂质元素，但是本发明并不限于此。也可以采用其中不提供低浓度杂质区662c的结构。可替换地，也可以采用其中硅化物被形成在该对杂质区662b的部分顶表面(特别是与布线666接触的部分)或其整个表面之上的结构。
优选地，引导与半导体层662同时(通过相同的步骤)形成的布线以便从垂直于衬底100的顶表面的方向观看时各个角是圆形的。图8A和8B是均示出了用于引导布线的方法的示意图。用布线3011表示与该半导体层同时(通过相同的步骤)形成的布线。图8A示出用来引导布线的常规方法。图8B示出本发明的用来引导布线的方法。各个角1202a相对于常规的各个角1201a是圆形的。通过使所述角成为圆形的，可以防止灰尘等留在布线的各角处。因此，可以减少由灰尘引起的半导体器件的缺陷并且可以提高产量。
可以将给予导电类型的杂质元素增加到薄膜晶体管的沟道形成区662a。因此，可以控制薄膜晶体管的阈值电压。
第一绝缘层663被形成在半导体层662之上。第一绝缘层663可以由包括使用氧化硅、氮化硅、氧氮化硅等的多个膜的叠层或单层形成。在这种情况下，第一绝缘层663的表面可以在氧环境或氮环境中通过高密度等离子体处理来加工，并且可以通过氧化处理或氮化处理来加工以变致密。如上所述，通过使用高频率例如2.45GHz产生高密度等离子体。要注意的是，所使用的高密度等离子体具有的电子密度在1011到1013/cm3的范围之内、电子温度小于或等于2eV、以及离子能量小于或等于5eV。可以使用利用高频激发的等离子体处理设备产生等离子体，其使用径向槽天线。在用来产生高密度等离子体的设备中，产生高频率的天线和第一衬底100之间的距离在20到80mm(优选20到60mm)的范围之内。
在形成第一绝缘层663之前，可以相对于该半导体层662的表面执行以上高密度等离子体处理以便该半导体层662的表面被氧化或氮化。这时，通过在300到450℃的范围内的温度下，在氧环境或氮环境中对第一衬底100执行所述处理，可以与淀积在半导体层662之上的第一绝缘层663形成良好的界面。
作为氮环境，可以使用包括氮(N)和稀有气体(包括He、Ne、Ar、Kr、和Xe中的至少一种)的环境、包括氮、氢(H)、和稀有气体的环境、或包括氨(NH3)和稀有气体的环境。作为氧环境，可以使用包括氧(O)和稀有气体的环境、包括氧、氢(H)、和稀有气体的环境、或包括一氧化二氮(N2O)和稀有气体的环境。
栅电极664被形成在第一绝缘层663之上。可以使用选自Ta、W、Ti、Mo、Al、Cu、Cr、和Nd的元素、或包括多个以上元素的合金或混合物作为栅电极664。另外，栅电极664可以具有包括这些元素、合金、或混合物的单层结构或叠层结构。在这些图中，具有单层结构的栅电极664被示出。优选地引导栅电极664或与栅电极664同时(通过相同的步骤)形成的布线以便从垂直于第一衬底100的顶表面的方向观看时各个角是圆形的。用来引导布线的方法可以与图8B中所示出的相同。用布线3012表示栅电极664或与栅电极664同时(通过相同的步骤)形成的布线。通过使各个角1202b相对于各个角1201b为圆形，可以防止灰尘等留在布线的各角处。因此，可以减少由灰尘引起的半导体器件的缺陷并且可以提高产量。
薄膜晶体管包括半导体层662、栅电极664、和用作半导体层662和栅电极664之间的栅绝缘膜的第一绝缘层663。尽管在该实施例模式中薄膜晶体管是顶栅晶体管，但是它也可以是在半导体层的下面具有栅电极的底栅晶体管。可替换地，可以使用在半导体层的上面和下面具有栅电极的双栅晶体管。
提供绝缘膜(在图7A到7D中称为侧壁667a)以便与栅电极664的侧面相接触。通过在形成侧壁667a之后增加给予导电类型的杂质元素到半导体层662，可以用自对准的方式形成低浓度杂质区662c。另外，可以通过利用侧壁667a以自对准的方式形成其中在该对低浓度杂质区662b中形成硅化物的结构。要注意的是，尽管示出了其中提供侧壁667a的结构，但是在不限于此的情况下，可以不提供侧壁。
第二绝缘层667被形成在栅电极664和侧壁667a之上。所希望的是，第二绝缘层667是具有阻挡离子杂质的阻挡特性的绝缘膜，例如氮化硅膜。例如，第二绝缘层667由氮化硅或氮氧化硅形成。该第二绝缘层667用作保护膜，用以防止半导体层662被污染。在淀积第二绝缘层667之后，可以引入氢气并且可以实施上述的高密度等离子体处理，由此可以氢化第二绝缘层667。可替换地，可以通过引入氨(NH3)气氮化和氢化第二绝缘层667。另外，可以通过引入氧、一氧化二氮(N2O)气体等和氢气在第二绝缘层667上实施氧化-氮化处理和氢化处理。通过以这种方式实施氮化处理、氧化处理、或氧化-氮化处理，可以使第二绝缘层667的表面致密。因此，可以增强第二绝缘层667作为保护膜的功能。当在400到450℃的温度下执行热处理时被引入到第二绝缘层667的氢被放电，由此氢化半导体层662。要注意的是，可以结合第一绝缘层663的氢化处理来实施该氢化处理。
第三绝缘层665被形成在第二绝缘层667之上。第三绝缘层665可以具有无机绝缘膜或有机绝缘膜的单层结构或叠层结构。可以使用通过CVD方法形成的氧化硅膜、通过SOG(玻璃上旋涂)方法形成的氧化硅膜等作为无机绝缘膜。可以使用聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸(acrylic)、正光敏有机树脂、负光敏有机树脂等的膜作为有机绝缘膜。
第三绝缘层665可以由具有硅(Si)和氧(O)的键形成的构架结构的材料制成。至少包括氢的有机基(例如烷基和芳香烃)被用作该材料的取代基。可替换地，可以用氟代基(fluoro group)作为取代基。进一步可替换地，可以使用至少包括氢的有机基和氟代基作为取代基。
布线666被形成在第三绝缘层665之上。布线666可以由选自Al、Ni、W、Mo、Ti、Pt、Cu、Ta、Au、和Mn的一种元素、或包含多种以上元素的合金形成。可替换地，可以使用这些元素或合金的单层结构或叠层结构。在图中示出了单层结构的实例。要注意的是，优选地引导布线666以便从垂直于第一衬底100的顶表面的方向观看时其各个角是圆形的。用来引导布线的方法与图8B中所示出的相同。用布线3013表示布线666。相对于各个角1201c通过使各个角成为圆形，如在各角1202c中，可以防止灰尘等留在布线的各角处。因此，可以减少由灰尘引起的半导体器件的缺陷并且可以提高产量。布线3013通过接触孔3014连接到布线3011。布线666变成了连接到薄膜晶体管的源或漏的布线。
第四绝缘层669形成在布线666之上。第四绝缘层669可以具有无机绝缘膜或有机绝缘膜的单层结构或叠层结构。可以使用通过CVD方法形成的氧化硅膜、通过SOG方法形成的氧化硅膜等作为无机绝缘膜。可以使用聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸、正光敏有机树脂、负光敏有机树脂等的膜作为有机绝缘膜。
第四绝缘层669可以由具有硅(Si)和氧(O)的键形成的构架结构的材料制成。至少包括氢的有机基(例如烷基和芳香烃)被用作该材料的取代基。可替换地，可以用氟代基作为取代基。进一步可替换地，可以使用至少包括氢的有机基和氟代基作为取代基。
电极134被形成在第四绝缘层669之上。电极134可以由选自Al、Ni、W、Mo、Ti、Pt、Cu、Ta、Au、和Mn的一种元素、或包含多种以上元素的合金形成。可替换地，可以使用这些元素或合金的单层结构或叠层结构。在图中示出了单层结构的实例。
如图7C中所示，绝缘层204被形成在电极134之上。绝缘层204对应于图3A到3F、图4A到4F、图5A到5F、以及图6A到6D中的第二绝缘层204a、第四绝缘层204b、第六绝缘层204c、以及第七绝缘层204d。要注意的是，可以提供对应于图3A到3F、图4A到4F、图5A到5F、以及图6A到6D中的第一绝缘层203a、第三绝缘层203b、以及第五层绝缘层203c的绝缘层来替代绝缘层204。
如图7D中所示，提供了开口205。用与实施例模式1中图3D中所示的方法相同的方法设置开口205。设置开口205以便部分剥离层712被暴露。在图3A到3F、图4A到4F、图5A到5F、以及图6A到6D中所示出的任何步骤中，可以采用在该实施例模式中示出的制造方法。
当本发明应用于制造RFID(射频识别)标签(也称作无线标签、IC标签、IC芯片、RF标签、电子标签、或发射机应答器)的方法时，电极134可以是连接到天线的电极。要注意的是，天线可以形成在形成电极134的绝缘表面(即第四绝缘层669的表面)之上。当天线形成在形成电极134的绝缘表面(即第四绝缘层669的表面)之上时(即，当天线和半导体集成电路以集成的方式形成时)，连接从第一衬底100剥离的半导体集成电路和天线的步骤并非必需的。因此，可以以低成本制造RFID标签。
因此，可以提供具有高可靠性的半导体器件的制造方法。
该实施例模式可以通过与实施例模式1和2自由组合来实施。
[实施例1]
在该实施例中，将解释可以通过本发明制造的RFID标签的结构。此外，将解释使用RFID标签的无线通信系统。
图11A示出无线通信系统的结构，其包括RFID标签3000和用于通过无线通信和RFID标签3000传送数据的读写器2201。RFID标签3000包括天线2202和输入信号到天线2202/从天线2202输出信号的电路部分2203。电路部分2203对应于在实施例模式中解释的半导体集成电路。读写器2201包括天线2206和输入信号到天线2206/从天线2206输出信号的电路部分2207。RFID标签3000和读写器2201通过利用天线2202和天线2206发射和接收已调制的载波(也称作无线信号)来输入和输出数据。电路部分2203包括模拟部分2204和数字部分2205。模拟部分2204输入信号到天线2202/从天线2202输出信号。数字部分2205输入信号到模拟部分2204/从模拟部分2204输出信号。
图11B示出模拟部分2204和数字部分2205的结构。模拟部分2204包括谐振电容器2501、带通滤波器2502、电源电路2503、解调电路2506、以及调制电路2507。设置谐振电容器2501以便天线2202可以容易地接收预定频率的信号。数字部分2205包括代码提取电路2301、代码测定电路2302、循环冗余校验电路2303、存储器电路2305、和控制电路2304。
将解释RFID标签3000接收数据的情形。从天线2202输入的、通过带通滤波器2502除去了噪声的已调制的载波被输入到电源电路2503和解调电路2506。电源电路2503具有整流电路和存储电容器。通过带通滤波器2502输入的已调制的载波通过整流电路整流并且通过存储电容器被平滑。以这种方式，电源电路2503产生DC电压。在电源电路2503中产生的DC电压作为电源电压被提供给包含在RFID标签3000中的电路部分2203中的每一个电路。要注意的是，可以通过恒压电路(调节器)将从电源电路2503输出的电源电压提供给电路部分2203中的每一个电路。通过带通滤波器2502输入的已调制的载波被解调电路2506解调，并且该解调信号被输入到数字部分2205。从模拟部分2204输入的信号，即通过由解调电路2506解调已调制的载波获得的信号，被输入到代码提取电路2301，并且提取该信号的代码。代码提取电路2301的输出被输入到代码测定电路2302并且分析所提取的代码。被分析的代码被输入到循环冗余校验电路2303，并且实施用于鉴别传输错误的算术处理。然后，循环冗余校验电路2303将所接收的数据是否有错误的结果输出给控制电路2304。要注意的是，可以包括使用解调电路2506的输出产生预定频率的与信号同步的时钟的相位同步电路。可以使用锁相环电路(PLL电路)作为相位同步电路。
随后将解释RFID标签3000发射数据的情形。响应于从代码测定电路2302输入的信号，存储器电路2305将储存的唯一标识符(UID)输出到控制电路2304。存储器电路包括存储器、以及控制从存储器读取数据的存储器控制器。可以用掩模型ROM作为存储器。循环冗余校验电路2303计算对应于已发射的数据的CRC码并且将该CRC码输出到控制电路2304。控制电路2304将该CRC码加到所发射的数据上。控制电路2304对其中CRC码被加到所发射的数据上的数据进行编码。另外，控制电路2304将已编码的信息转换成信号用来根据预定的调制方法调制载波。控制电路2304的输出被输入到模拟部分2204的调制电路2507。该调制电路2507根据输入信号载入-调制载波并且将该载波输出到天线2202。
通过本发明的半导体器件(RFID标签)的制造方法获得具有袋状结构的半导体器件。因此，可以提供具有高可靠性的RFID标签的制造方法。
该实施例可以通过与上述实施例模式自由组合来实施。
[实施例2]
在该实施例中，将解释包含在可以通过本发明制造的RFID标签中的存储器(对应于包含在图11A和11B中的存储器电路2305中的存储器)的制造方法。将解释使用掩模型ROM作为存储器的实例。
使用多个晶体管形成掩模型ROM，并且利用光刻形成构成掩模型ROM的晶体管。在该情况下，进行选择在形成在晶体管之上的层间绝缘膜中是否打开用于连接到例如晶体管的漏区的布线的接触孔。因此，可以写入不同的数据。例如，在接触孔被打开的情况下逻辑值“1”的数据可以被写入存储单元，并且可替换地，在接触孔不打开的情况下逻辑值“0”的数据可以被写入存储单元。
在对光致抗蚀剂曝光的步骤中，在用曝光设备例如步进器通过掩模版(光掩模)进行曝光的步骤之前或之后，在接触孔被打开的区域之上的光致抗蚀剂被电子束或激光照射。其后，通常进行例如显影、刻蚀、或剥离光致抗蚀剂的步骤。因此，在不改变掩模版(光掩模)的情况下，仅通过选择用电子束或激光照射的区域，可以选择性地制造其中接触孔被打开的图案和其中接触孔不被打开的图案。换句话说，在不改变掩模版(光掩模)的情况下，仅通过选择用电子束或激光照射的区域，可以制造其中不同的数据被写入每一个半导体器件的掩模型ROM。
通过使用这种掩模型ROM的制造方法，可以在制造中为每一个半导体器件设置唯一标识符(UID)。在设置不同UID的情况下掩模版(光掩模)也不必改变；因此，可以以低成本制造半导体器件。
此外，代替掩模型ROM，可以通过本发明制造的RFID标签可以包括能够附加写入的存储器或能够重写的存储器。另外，可以包括掩模型ROM、以及能够附加写入的存储器和/或能够重写的存储器。
通过本发明的半导体器件(RFID标签)的制造方法获得具有袋状结构的半导体器件。因此，可以提供具有高可靠性的RFID标签的制造方法。
该实施例可以通过与上述实施例模式和实施例1自由组合来实施。
[实施例3]
在该实施例中，将解释可以通过本发明制造的RFID标签中的无线通信的载波。
关于载波的频率，可以采用下述中的任何一种：大于或等于300GHz并且小于或等于3THz的亚毫米波；大于或等于30GHz并且小于300GHz的极高频率；大于或等于3GHz并且小于30GHz的超高频率；大于或等于300MHz并且小于3GHz的特高频率；大于或等于30MHz并且小于300MHz的甚高波；大于或等于3MHz并且小于30MHz的高频率；大于或等于300KHz并且小于3MHz的中频率；大于或等于30KHz并且小于300KHz的低频率；以及大于或等于3KHz并且小于30KHz的甚低频率。例如，可以使用13.56MHz频率的载波或可以使用2.45GHz频率的载波。
包含于RFID标签中的天线的形状可以根据载波或发射系统的频率而改变。例如，在利用电磁感应类型的情况下天线可以具有线圈形状，或在利用微波类型的情况下天线可以具有偶极子形状。
通过使用本发明的半导体器件(RFID标签)的制造方法获得袋状结构。因此，可以提供具有高可靠性的RFID标签的制造方法。
该实施例可以通过与上述实施例模式和实施例1和2自由组合来实施。
[实施例4]
在该实施例中，将参考图9A到9E解释可以通过本发明制造的RFID标签的应用。RFID标签3000具有这样的特征：设置天线并且经由该天线通过无线通信输入和输出数据。该RFID标签3000可以应用于纸币、硬币、证券、不记名债券、证件(驾驶证或居住卡；参见图9A)、封装容器(包装纸或瓶子；参见图9B)、记录介质(参见图9C)例如DVD软件、CD、以及录像带。另外，该RFID标签3000可以应用于交通工具(参见图9D)，例如汽车、机动脚踏车、和自行车、个人附属品(参见图9E)例如提包和眼镜、杂货、衣服、日用品、电子装置等。电子设备包括液晶显示器件、EL(电致发光)显示器件、电视机装置(也简称为电视机或电视接收机)、便携电话等。
RFID标签3000可以附着到物体的表面或嵌入物体中以被固定。例如，RFID标签3000优选嵌入书的纸中或利用有机树脂形成的包装的有机树脂中。通过将RFID标签3000设置在纸币、硬币、证券、不记名债券、证件等中，可以防止其被伪造。此外，通过将RFID标签3000设置在封装容器、记录介质、个人附属品、杂货、衣服、日用品、电子装置等中，可以促进检测系统或出租商店(rental shop)系统的效率。此外，通过将RFID标签3000设置在交通工具中可以防止其被伪造或偷窃。通过将RFID标签3000植入生物例如动物中，可以容易地识别每一种生物。例如，通过将RFID标签3000植入生物例如家畜中，可以容易地鉴别它的出生年、性别、品种等。
通过本发明的半导体器件(RFID标签)的制造方法获得具有袋状结构的半导体器件。因此，可以提供具有高可靠性的RFID标签的制造方法。
该实施例可以通过与上述实施例模式和实施例1到3自由组合来实施。
[实施例5]
在该实施例中，将参考图10A到10C解释利用可以通过本发明制造的RFID标签3000的无线通信系统的一个模式。包括显示部分9521的端子9520装备有天线和连接到该天线的读写器。物体A 9532装备有RFID标签3000，并且物体B 9522也装备有RFID标签3000。在图10A中，示出内服药(internal medicine)作为物体A或物体B的实例。当端子9520的天线被保持在物体A 9532的RFID标签3000附近时，显示部分9521显示物体A 9532上的信息，例如原材料、原产地、在每个生产过程中的测试结果、分配记录、以及该物体的描述。当端子9520的天线被保持在物体B 9522的RFID标签3000附近时，显示部分9521显示物体B 9522上的信息，例如原材料、原产地、在每个生产过程中的测试结果、分配记录、以及该物体的描述。
将参考图10B中示出的流程图解释利用图10A中所示系统的商业模型的实例。关于过敏反应的信息被输入到端子9520(第一步骤4001)。关于过敏反应的信息是关于医药产品、它们的成分等的信息，其可能使某些人产生过敏反应。如上所述，通过为端子9520提供的天线获得关于内服药A(物体A 9532)的信息(第二步骤4002)。关于内服药A的信息包括关于内服药A的成分等的信息。将关于过敏反应的信息与所获得的关于内服药A的成分等的信息相比较，由此确定是否包含了相应成分(第三步骤4003)。如果包含相应成分，那么端子9520的使用者被警告某些人可能会对内服药A有过敏反应(第四步骤4004)。如果不包含相应成分，那么端子9520的使用者被通知某些人对内服药A具有过敏反应的风险低(内服药A安全的事实)(第五步骤4005)。在第四步骤4004或第五步骤4005中，为告知端子9520的使用者该信息，该信息可以显示在端子9520的显示部分9521上、或可以发出端子9520的警报等。
可替换地，图10C示出商业模型的另一实例。关于当同时使用时会有危险的内服药的组合或当同时使用时会有危险的内服药的成分的组合的信息(在下文中称作组合信息)被输入到端子9520(第一步骤4101)。如上所述，通过为端子9520提供的天线获得关于内服药A(物体A 9532)的信息(第二步骤4102)。关于内服药A的信息包括关于内服药A的成分等的信息。随后，如上所述，通过为端子9520提供的天线获得关于内服药B(物体B 9522)的信息(第三步骤4103)。关于内服药B的信息包括关于内服药B的成分等的信息。以这种方式，获得关于多种内服药的信息。将组合信息与所获得的关于该多种内服药的信息比较，由此确定是否包含当同时使用时会有危险的内服药的成分的相应组合(第四步骤4104)。如果包括相应组合，那么端子9520的使用者被警告(第五步骤4105)。如果不包括相应组合，那么端子9520的使用者被告知安全(第六步骤4106)。在第五步骤4105或第六步骤4106中，为告知端子9520的使用者该信息，该信息可以显示在端子9520的显示部分9521上、或可以发出端子的警报等。
通过本发明的半导体器件(RFID标签)的制造方法获得具有袋状结构的半导体器件。因此，可以提供具有高可靠性的RFID标签的制造方法。
该实施例可以通过与上述实施例模式和实施例1到4自由组合来实施。
本申请基于2005年12月2日在日本专利局提交的日本专利申请序列号No.2005-348780，在此并入其全部内容作为参考。

Claims (13)

1.一种半导体器件的制造方法，包括：
在第一衬底之上形成多个第一半导体集成电路、和多个第二半导体集成电路，其被设置以包围该多个第一半导体集成电路中的至少一个；
粘附第二衬底以覆盖该多个第一半导体集成电路和该多个第二半导体集成电路；
通过在第一衬底和第二衬底之间施加外力使第一衬底和第二衬底彼此分开，由此该多个第一半导体集成电路被转移到第二衬底；
形成保护层以覆盖该多个第一半导体集成电路和在该多个第一半导体集成电路的外围的第二衬底的表面；以及
将第二衬底和保护层分割以便该多个第一半导体集成电路被分成单独的块并且部分第二衬底保留在该多个第一半导体集成电路的外围。
2.一种半导体器件的制造方法，包括：
在第一衬底之上，形成多个第一半导体集成电路、多个第二多个半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个相邻、多个第三半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个和该多个第二半导体集成电路的一个相邻、以及多个第四半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个、该多个第二半导体集成电路的一个、和该多个第三半导体集成电路的一个相邻；
粘附第二衬底以覆盖该多个第一半导体集成电路、该多个第二半导体集成电路、该多个第三半导体集成电路、以及该多个第四半导体集成电路；
通过在第一衬底和第二衬底之间施加外力使第一衬底和第二衬底彼此分开，由此该多个第一半导体集成电路被转移到第二衬底；
形成保护层以覆盖该多个第一半导体集成电路和在该多个第一半导体集成电路的外围的第二衬底的表面；以及
将第二衬底和保护层分割以便该多个第一半导体集成电路被分成单独的块并且部分第二衬底保留在该多个第一半导体集成电路的外围。
3.一种半导体器件的制造方法，包括：
在第一衬底之上形成多个第一半导体集成电路、和多个第二半导体集成电路，其被设置以包围该多个第一半导体集成电路中的至少一个，
形成第一绝缘层以覆盖该多个第二半导体集成电路；
形成第二绝缘层以覆盖该多个第一半导体集成电路；
粘附第二衬底以覆盖第一绝缘层和第二绝缘层；
通过在第一衬底和第二衬底之间施加外力使第一衬底和第二衬底彼此分开，由此该多个第一半导体集成电路被转移到第二衬底；
形成保护层以覆盖该多个第一半导体集成电路和在该多个第一半导体集成电路的外围的第二衬底的表面；以及
将第二衬底和保护层分割以便该多个第一半导体集成电路被分成单独的块并且部分第二衬底保留在该多个第一半导体集成电路的外围。
4.一种半导体器件的制造方法，包括：
在第一衬底之上，形成多个第一半导体集成电路、多个第二半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个相邻、多个第三半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个和该多个第二半导体集成电路的一个相邻、以及多个第四半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个、该多个第二半导体集成电路的一个、和该多个第三半导体集成电路的一个相邻；
形成第一绝缘层以覆盖该多个第二半导体集成电路、该多个第三半导体集成电路、以及该多个第四半导体集成电路；
形成第二绝缘层以覆盖该多个第一半导体集成电路；
粘附第二衬底以覆盖第一绝缘层和第二绝缘层；
通过在第一衬底和第二衬底之间施加外力使第一衬底和第二衬底彼此分开，由此该多个第一半导体集成电路被转移到第二衬底；
形成保护层以覆盖该多个第一半导体集成电路和在该多个第一半导体集成电路的外围的第二衬底的表面；以及
将第二衬底和保护层分割以便该多个第一半导体集成电路被分成单独的块并且部分第二衬底保留在该多个第一半导体集成电路的外围。
5.一种半导体器件的制造方法，包括：
形成多个第一半导体集成电路、和多个第二半导体集成电路，其被设置以包围该多个第一半导体集成电路中的至少一个；
形成第一绝缘层以覆盖该多个第二半导体集成电路；
形成第二绝缘层以覆盖该多个第一半导体集成电路；
粘附第二衬底以覆盖第一绝缘层和第二绝缘层；
通过在第一衬底和第二衬底之间施加外力使第一衬底和第二衬底彼此分开；
形成保护层以覆盖该多个第一半导体集成电路和在该多个第一半导体集成电路的外围的第二衬底的表面；以及
将第二衬底和保护层分割以便该多个第一半导体集成电路被分成单独的块并且部分第二衬底保留在该多个第一半导体集成电路的外围，
其中，关于所述外力，第二绝缘层和该多个第一半导体集成电路之间的粘附强度比第一绝缘层和该多个第二半导体集成电路之间的粘附强度高，并且比第一衬底和该多个第一半导体集成电路之间的接合强度高，以及
其中，关于所述外力，第一衬底和该多个第二半导体集成电路之间的接合强度比第一绝缘层和该多个第二半导体集成电路之间的粘附强度高。
6.一种半导体器件的制造方法，包括：
在第一衬底之上，形成多个第一半导体集成电路、多个第二半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个相邻、多个第三半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个和该多个第二半导体集成电路的一个相邻、以及多个第四半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个、该多个第二半导体集成电路的一个、和该多个第三半导体集成电路的一个相邻；
形成第一绝缘层以覆盖该多个第二半导体集成电路、该多个第三半导体集成电路、以及该多个第四半导体集成电路；
形成第二绝缘层以覆盖该多个第一半导体集成电路；
粘附第二衬底以覆盖第一绝缘层和第二绝缘层；
通过在第一衬底和第二衬底之间施加外力使第一衬底和第二衬底彼此分开；
形成保护层以覆盖该多个第一半导体集成电路和在该多个第一半导体集成电路的外围的第二衬底的表面；以及
将第二衬底和保护层分割以便该多个第一半导体集成电路被分成单独的块并且部分第二衬底保留在该多个第一半导体集成电路的外围，
其中，关于所述外力，第二绝缘层和该多个第一半导体集成电路之间的粘附强度比第一绝缘层和该多个第二半导体集成电路到该多个第四半导体集成电路中的每一个之间的粘附强度高，并且比第一衬底和该多个第一半导体集成电路之间的接合强度高，以及
其中，关于所述外力，第一衬底和该多个第二半导体集成电路到第四半导体集成电路中的每一个之间的接合强度比第一绝缘层和该多个第二半导体集成电路到该多个第四半导体集成电路中的每一个之间的粘附强度高。
7.根据权利要求3到6中的任何一个的半导体器件的制造方法，其中使用包含环氧基的树脂材料形成第二绝缘层，以及使用包含乙烯基的树脂材料形成第一绝缘层。
8.根据权利要求1、3、和5中的任何一个的半导体器件的制造方法，进一步包括在第一衬底与该多个第一和第二半导体集成电路之间形成剥离层的步骤。
9.根据权利要求2、4、和6中的任何一个的半导体器件的制造方法，进一步包括在第一衬底与第一到第四多个半导体集成电路之间形成剥离层的步骤。
10.根据权利要求2、4、和6中的任何一个的半导体器件的制造方法，其中第一到第四多个半导体集成电路以同样的步骤形成在第一衬底之上。
11.根据权利要求2、4、和6中的任何一个的半导体器件的制造方法，其中该多个第一到第四半导体集成电路中的至少两个具有彼此相同的结构。
12.根据权利要求2、4、和6中的任何一个的半导体器件的制造方法，其中该多个第一到第四半导体集成电路具有彼此不同的结构。
13.根据权利要求1到6中的任何一个的半导体器件的制造方法，其中第一衬底的热阻比第二衬底的热阻高。
CN2006101637949A 2005-12-02 2006-12-04 半导体器件的制造方法 Expired - Fee Related CN1976005B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-348780 2005-12-02
JP2005348780 2005-12-02
JP2005348780 2005-12-02

Publications (2)

Publication Number Publication Date
CN1976005A true CN1976005A (zh) 2007-06-06
CN1976005B CN1976005B (zh) 2010-06-09

Family

ID=38119329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101637949A Expired - Fee Related CN1976005B (zh) 2005-12-02 2006-12-04 半导体器件的制造方法

Country Status (2)

Country Link
US (1) US7504317B2 (zh)
CN (1) CN1976005B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021539A (zh) * 2018-01-10 2019-07-16 美光科技公司 将半导体装置从带去除的设备、系统和方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875530B2 (en) * 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2009148001A1 (en) * 2008-06-06 2009-12-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
DE102009056386A1 (de) * 2009-11-30 2011-06-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen
TW201430937A (zh) * 2013-01-16 2014-08-01 Lextar Electronics Corp 用於製造發光二極體的基板結構及發光二極體的製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1358673A1 (en) * 2001-02-08 2003-11-05 International Business Machines Corporation Chip transfer method and apparatus
EP2565924B1 (en) * 2001-07-24 2018-01-10 Samsung Electronics Co., Ltd. Transfer method
CN1321347C (zh) * 2003-04-07 2007-06-13 统宝光电股份有限公司 转印薄膜元件于塑料基板上及制造柔性显示器装置的方法
JP5030388B2 (ja) 2004-03-22 2012-09-19 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US7820529B2 (en) 2004-03-22 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
KR100970194B1 (ko) 2004-06-02 2010-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US9053401B2 (en) 2004-07-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
JP4801337B2 (ja) * 2004-09-21 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7875530B2 (en) * 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021539A (zh) * 2018-01-10 2019-07-16 美光科技公司 将半导体装置从带去除的设备、系统和方法
CN110021539B (zh) * 2018-01-10 2023-08-01 美光科技公司 将半导体装置从带去除的设备、系统和方法

Also Published As

Publication number Publication date
US20070128833A1 (en) 2007-06-07
CN1976005B (zh) 2010-06-09
US7504317B2 (en) 2009-03-17

Similar Documents

Publication Publication Date Title
CN1976005A (zh) 半导体器件的制造方法
US8354962B2 (en) Antenna and manufacturing method thereof, semiconductor device including antenna and manufacturing method thereof, and radio communication system
CN1976010A (zh) 用于制造半导体器件的方法
US7696063B2 (en) Manufacturing method of semiconductor device
CN1893094A (zh) 半导体器件以及其制造方法
US8030178B2 (en) Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
CN1893023A (zh) 半导体器件的制造方法
CN1893003A (zh) 布线衬底以及半导体装置的制造方法
US8546210B2 (en) Semiconductor device and method for manufacturing the same
CN101064247A (zh) 半导体装置的制造方法
KR101319468B1 (ko) 반도체장치의 제조방법
CN1918708A (zh) 半导体装置
CN1808689A (zh) 半导体器件制作方法
CN1815699A (zh) 具有导电层的衬底的制造方法和半导体器件的制造方法
CN1874060A (zh) 天线制造方法和半导体装置制造方法
CN1516234A (zh) 分离方法
CN1832169A (zh) 无线芯片以及具有该无线芯片的电子设备
CN101393919A (zh) 半导体装置
JP2008141167A (ja) 導電層及び導電層を有する基板の形成方法、並びに半導体装置の作製方法
CN1894803A (zh) 半导体器件及其制造方法
CN1873964A (zh) 半导体器件和其制造方法
CN1892983A (zh) 半导体装置的制造方法
JP5008299B2 (ja) 半導体装置の作製方法
TWI450386B (zh) 薄膜積體電路製造方法
CN1940977A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20211204

CF01 Termination of patent right due to non-payment of annual fee