CN1893094A - 半导体器件以及其制造方法 - Google Patents

半导体器件以及其制造方法 Download PDF

Info

Publication number
CN1893094A
CN1893094A CNA2006101016271A CN200610101627A CN1893094A CN 1893094 A CN1893094 A CN 1893094A CN A2006101016271 A CNA2006101016271 A CN A2006101016271A CN 200610101627 A CN200610101627 A CN 200610101627A CN 1893094 A CN1893094 A CN 1893094A
Authority
CN
China
Prior art keywords
substrate
conductive layer
insulating barrier
semiconductor device
terminal part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101016271A
Other languages
English (en)
Other versions
CN1893094B (zh
Inventor
渡边康子
丸山纯矢
守屋芳隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1893094A publication Critical patent/CN1893094A/zh
Application granted granted Critical
Publication of CN1893094B publication Critical patent/CN1893094B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

本发明的目的在于提供一种半导体器件，其中提高了阻挡性，实现了小型化、薄型化、以及轻量化，具有柔性。本发明提供通过在一对衬底内侧的空间设置包括多个晶体管的叠层体来抑制有害物质的侵入，以提高了阻挡性的半导体器件。此外，本发明提供通过使用一对由磨削和抛光而实现了薄膜化的衬底，实现了小型化、薄型化、轻量化的半导体器件。此外，提供一种具有柔性以实现了高附加价值化的半导体器件。

Description

半导体器件以及其制造方法
技术领域
本发明涉及半导体器件以及其制造方法。半导体器件相当于包括晶体管的器件。
背景技术
现正展开着对包括晶体管的半导体器件的开发。在这种半导体器件中，积极地展开了对能够无线发送及接收数据的半导体器件的开发。这种半导体器件称作RFID(无线射频识别；Radio FrequencyIdentification)、RF芯片、RF标签(tag)、IC芯片、IC标签、IC标记(label)、无线芯片、无线标签、电子芯片、电子标签、无线处理器、以及无线存储器等(例如，参见专利文献1)，已经在一部分领域开始应用。
[专利文献1]日本专利申请公开2004-282050号公报
发明内容
本发明的目的在于提供一种半导体器件，其中通过提高阻挡性以提高了可靠性。
此外，本发明的目的在于提供一种半导体器件，其中通过实现小型化、薄型化、轻量化而实现了高附加价值化。
此外，本发明的目的在于提供一种半导体器件，其中通过给予柔性而实现了高附加价值化。
本发明的特征在于包括多个晶体管的叠层体设置在一对衬底内侧的空间中。根据上述特征，可以抑制有害物质的侵入，以提高阻挡性。由于该一对衬底有利于遮挡有害物质从外部侵入，所以可以提高阻挡性。此外，通过提高阻挡性可以提高可靠性。
此外，本发明的特征在于使用一对通过进行磨削及抛光而实现了薄型化(薄膜化)的衬底。根据上述特征，可以提供实现了小型化、薄型化、轻量化的半导体器件。
此外，本发明可以给予柔性，以可以实现高附加价值化。这种柔性是由衬底的薄膜化而实现的附加价值。
本发明的半导体器件包括：设置在第一衬底上的晶体管；设置在晶体管上的第一绝缘层；通过设置在第一绝缘层中的开口部分电连接到晶体管的源极或漏极的第一导电层(相当于源极布线或漏极布线)；设置在第一导电层上的第二绝缘层；以及设置在第二绝缘层上的第二衬底。晶体管具有半导体层、绝缘层(相当于栅极绝缘层)及导电层(相当于栅电极)。
本发明的半导体器件包括：设置在第一衬底上的晶体管；设置在晶体管上的第一绝缘层；通过设置在第一绝缘层中的开口部分电连接到晶体管的源极或漏极的第一导电层(相当于源极布线或漏极布线)；设置在第一导电层上的第二绝缘层；通过设置在第二绝缘层中的开口部分电连接到第一导电层的第二导电层；设置在第二导电层上的第三绝缘层；以及设置在第三绝缘层上的第二衬底。晶体管具有半导体层、绝缘层(相当于栅极绝缘层)及导电层(相当于栅电极)。
本发明的半导体器件包括：设置在第一衬底的一个表面上并且具有半导体层、第一绝缘层及第一导电层的晶体管；设置在晶体管上的第二绝缘层；通过设置在第二绝缘层中的开口部分电连接到晶体管的源极或漏极的第二导电层；设置在与第一导电层或第二导电层相同的层上的第一端子部分；设置在第二绝缘层和第二导电层上的第三绝缘层；设置在第三绝缘层上的第二衬底；第三衬底；设置在第三衬底的一个表面上的第三导电层；设置在与第三导电层相同的层上的第二端子部分；以及设置在第一衬底的另一个表面上的第四导电层。
在具有上述结构的半导体器件中，第四导电层通过设置在第一衬底和第二绝缘层中的开口部分电连接到第一端子部分。第二端子部分通过各向异性导电层和凸块的一方或双方电连接到第四导电层。第一衬底的另一个表面和第三衬底的一个表面相对地设置第一衬底和第三衬底。第一端子部分和第二端子部分重叠地设置。
本发明的半导体器件包括：设置在第一衬底上并且具有半导体层、第一绝缘层及第一导电层的晶体管；设置在晶体管上的第二绝缘层；通过设置在第二绝缘层中的开口部分电连接到晶体管的源极或漏极的第二导电层；设置在与第一导电层或第二导电层相同的层中的第一端子部分；设置在第二绝缘层和第二导电层上的第三绝缘层；使其一个表面接触到第三绝缘层地设置的第二衬底；第三衬底；设置在第三衬底的一个表面上的第三导电层；设置在与第三导电层相同的层上的第二端子部分；以及设置在第二衬底的另一个表面上的第四导电层。
在具有上述结构的半导体器件中，第四导电层通过设置在第二衬底和第三绝缘层中的开口部分电连接到第一端子部分。此外，第二端子部分通过各向异性导电层和凸块的一方或双方电连接到第四导电层。第二衬底的另一个表面和第三衬底的一个表面相对地设置第二衬底和第三衬底。第一端子部分和第二端子部分重叠地设置。
此外，在具有上述结构的半导体器件中，第一衬底和第二衬底都是玻璃衬底。此外，第一衬底和第二衬底的各个厚度是100μm或更薄，优选是50μm或更薄，更优选是2μm或更厚。
此外，在具有上述结构的半导体器件中，在第一衬底和第二衬底之间设置有密封材料。此外，在具有上述结构的半导体器件中，在第一衬底和第二衬底之间设置有间隔物。
本发明的半导体器件的制造方法包括以下步骤：在第一衬底的一个表面上形成晶体管；在晶体管上形成第一绝缘层；通过设置在第一绝缘层中的开口部分电连接到晶体管的源极或漏极地形成第一导电层；在第一导电层上形成第二绝缘层；在第二绝缘层上设置第二衬底，并使第二绝缘层的表面和第二衬底的一个表面接触；磨削第一衬底的另一个表面和第二衬底的另一个表面；抛光已经磨削了的第一衬底的另一个表面和第二衬底的另一个表面；以及通过切断第一衬底、第一绝缘层、第二绝缘层及第二衬底，以形成包括第一衬底、晶体管及第二衬底的叠层体。
此外，除了上述步骤以外，还包括形成半导体层、绝缘层(相当于栅极绝缘层)及导电层(相当于栅电极)作为晶体管的步骤。
本发明的半导体器件的制造方法包括以下步骤：在第一衬底的一个表面上形成晶体管；在晶体管上形成第一绝缘层；通过设置在第一绝缘层中的开口部分电连接到晶体管的源极或漏极地形成第一导电层；在第一导电层上形成第二绝缘层；通过设置在第二绝缘层中的开口部分电连接到第一导电层地形成第二导电层；在第二导电层上形成第三绝缘层；在第三绝缘层上设置第二衬底，并使第三绝缘层的表面和第二衬底的一个表面接触；对于第一衬底的另一个表面和第二衬底的另一个表面进行磨削和抛光的一方或双方；以及通过切断第一衬底、第一绝缘层、第二绝缘层、第三绝缘层及第二衬底，以形成包括第一衬底、晶体管及第二衬底的叠层体。
此外，除了上述步骤以外，还包括形成半导体层、绝缘层(相当于栅极绝缘层)及导电层(相当于栅电极)作为晶体管的步骤。
本发明的半导体器件的制造方法包括以下步骤：在第一衬底的一个表面上形成包括半导体层、第一绝缘层及第一导电层的晶体管；在晶体管上形成第二绝缘层；通过设置在第二绝缘层中的开口部分电连接到晶体管的源极或漏极地形成第二导电层，并且在与第二导电层相同的层上形成第一端子部分；在第二绝缘层、第二导电层及第一端子部分上形成第三绝缘层；在第三绝缘层上设置第二衬底，并使第三绝缘层的表面和第二衬底的一个表面接触；对于第一衬底的另一个表面和第二衬底的另一个表面进行磨削和抛光的一方或双方；在第一衬底的另一个表面上重叠于第一端子部分地形成第三导电层；通过向第三导电层照射激光束形成开口部分，以使第一端子部分露出，并且对于该开口部分充填第三导电层；以及第一衬底的另一个表面和设置有第二端子部分和第四导电层的第三衬底的一个表面相对地设置第三衬底，以使第三导电层和第二端子部分电连接。
本发明的半导体器件的制造方法包括以下步骤：在第一衬底的一个表面上形成包括半导体层、第一绝缘层及第一导电层的晶体管；在晶体管上形成第二绝缘层；通过设置在第二绝缘层中的开口部分电连接到晶体管的源极或漏极地形成第二导电层，并且在与第二导电层相同的层上形成第一端子部分；在第二绝缘层、第二导电层及第一端子部分上形成第三绝缘层；在第三绝缘层上设置第二衬底，并使第三绝缘层的表面和第二衬底的一个表面接触；对于第一衬底的另一个表面和第二衬底的另一个表面进行磨削和抛光的一方或双方；在第二衬底的另一个表面上重叠于第一端子部分地形成第三导电层；通过向第三导电层照射激光束形成开口部分，以使第一端子部分露出，并且对于该开口部分充填第三导电层；以及第二衬底的另一个表面和设置有第二端子部分和第四导电层的第三衬底的一个表面相对地设置第三衬底，以使第三导电层和第二端子部分电连接。
在具有上述步骤的半导体器件的制造方法中，磨削第一衬底的另一个表面和第二衬底的另一个表面并使第一衬底和第二衬底的厚度为100μm或更薄。此外，抛光已经磨削了的第一衬底的另一个表面和第二衬底的另一个表面并使第一衬底和第二衬底的厚度为50μm或更薄。
根据本发明，对于一对衬底之间的元件可以防止有害物质侵入，从而可以抑制元件的劣化或破坏。因此，可以提高可靠性。此外，由于使用通过进行磨削和抛光成为薄型化(薄膜化)了的衬底，所以可以提供实现了小型化、薄型化、轻量化的半导体器件。此外，由于使用成为薄型化(薄膜化)的衬底，所以可以使半导体器件具有柔性，从而可以实现高附加价值化。
附图说明
图1是说明本发明的半导体器件及其制造方法的图；
图2A和2B是说明本发明的半导体器件及其制造方法的图；
图3A至3C是说明本发明的半导体器件及其制造方法的图；
图4A和4B是说明本发明的半导体器件及其制造方法的图；
图5A和5B是说明本发明的半导体器件及其制造方法的图；
图6A至6C是说明本发明的半导体器件及其制造方法的图；
图7A至7D是说明本发明的半导体器件及其制造方法的图；
图8A和8B是说明本发明的半导体器件及其制造方法的图；
图9A至9C是说明本发明的半导体器件及其制造方法的图；
图10A和10B是说明本发明的半导体器件及其制造方法的图；
图11是说明本发明的半导体器件的图；
图12是说明本发明的半导体器件的图。
具体实施方式
关于本发明的实施方式将参照附图给予详细说明。但是，本发明不局限于以下说明，所属领域的普通人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及范围。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。此外，在以下说明的本发明的结构中，在各个附图中的共同部分使用相同的符号。
实施方式1
参照图1、2A和2B、以及3A的截面图和图3B、C的俯视图描述本发明的半导体器件。图1、2A相当于图3B的俯视图中的点A至点C的截面图，图2B相当于沿图3C的俯视图中的点A至点C的截面图。
首先，在衬底10的一个表面上形成绝缘层11(参见图1)。衬底10相当于玻璃衬底、塑料衬底、硅衬底、以及石英衬底等。作为衬底10，优选使用玻璃衬底或塑料衬底。这是因为，如果使用玻璃衬底或塑料衬底，很容易制造一边长度超过1m(含1m)的衬底，而且很容易制造具有方形等所希望的形状的衬底的缘故。因此，如果使用例如具有方形并且一边长度超过1m(含1m)的玻璃衬底或塑料衬底，就可以大幅度地提高生产率。与使用具有圆形状并且最大直径大致为30cm的硅衬底的情况相比，这是个很大的优点。
注意，保护膜可以设置在衬底10的只一个表面上或者衬底10的两个表面上。作为保护膜，可以使用Al2O3、MgO、SiO2、SiOx(x为0或更大)、Al、SiNx(x为0或更大)、SiOxNy(x、y为0或更大)等。通过设置保护膜，可以防止衬底10含有的有害物质扩散。此外，当使用塑料衬底时，可以使用玻璃和塑料混合的材料作为衬底、或者由玻璃构成的层和由塑料构成的层层叠的衬底。
作为绝缘层11，通过等离子体CVD法或溅射法等形成硅的氧化物、硅的氮化物、含氮的硅的氧化物、以及含氧的硅的氮化物等。绝缘层11起到防止从衬底10的杂质元素侵入到上层的作用。如果不需要，也可以不形成绝缘层11。
接下来，在绝缘层11上形成多个晶体管14。在此，形成多个薄膜晶体管(Thin film transistor)作为多个晶体管14。多个晶体管14的每个都具有半导体层50、栅极绝缘层(也称作绝缘层)51、以及作为栅极(也称作栅电极)的导电层52。半导体层50具有用作源极(也称作源电极、源区)或漏极(也称作漏电极、漏区)的杂质区域53、55和沟道形成区域54。在杂质区域53、55中添加有给予N型或P型的杂质元素。具体来说，添加有给予N型的杂质元素(例如磷(P)、砷(As))、给予P型的杂质元素(例如硼(B))。杂质区域55是LDD(轻掺杂漏极)区域。
此外，在图上所示的结构中，多个晶体管14的每个都具有与导电层52的侧面接触地设置了的侧壁44。侧壁44用作当形成LDD区域时用于掺杂的掩模。多个晶体管14的每个可以是栅极绝缘层51设置在半导体层50上并且导电层52设置在栅极绝缘层51上的顶栅型晶体管，也可以是栅极绝缘层51设置在导电层52上并且半导体层50设置在栅极绝缘层51上的底栅型晶体管。此外，多个晶体管14的每个也可以是具有两个或更多的栅电极和两个或更多的沟道形成区域的多栅结构的晶体管。
此外，在图上所示的结构中，只形成了多个晶体管14，然而，本发明不局限于该结构。可以根据半导体器件的用途而适当地调整设置在衬底10上的元件。例如，在具有无线发送及接收数据的功能的情况下，可以在衬底10上只形成多个晶体管，或者可以在衬底10上形成多个晶体管和用作天线的导电层。此外，在具有存储数据的功能的情况下，还可以在衬底10上形成多个晶体管和多个存储元件(例如，晶体管和存储晶体管等)。此外，在形成具有控制电路的功能和生成信号的功能等的半导体器件(例如，CPU、信号生成电路等)的情况下，可以在衬底10上形成多个晶体管。此外，除了上述以外，根据需要，可以形成电阻元件(电阻器)和电容元件(电容器)等其他元件。
接下来，在多个晶体管14上形成绝缘层15至17。通过等离子体CVD方法、溅射法、SOG(旋转玻璃)法、液滴喷射法、丝网印刷法等，使用硅的氧化物、硅的氮化物、树脂(聚酰亚胺、丙烯酸、环氧)等而形成绝缘层15至17。此外，例如使用硅氧烷而形成绝缘层15至17。硅氧烷的骨架结构例如由硅氧键构成，并且作为取代基，使用至少含有氢的有机基(例如烷基、芳烃)、氟基、或至少含有氢的有机基和氟基。注意，在上述结构中，在多个晶体管14上形成有三层绝缘层(绝缘层15至17)，然而本发明不局限于该结构。对形成在多个晶体管14上的绝缘层的数目没有特别的限定。
接下来，在绝缘层15至17中形成开口部分，然后连接到多个晶体管14的各个源极或漏极地形成导电层18至25。通过等离子体CVD法或溅射法等，使用选自钛(Ti)、铝(Al)等的元素、或以这些元素为主要成分的合金材料或化合物材料，单独或层叠形成导电层18至25。导电层18至25起到源极布线或漏极布线的作用。
接下来，在绝缘层17和导电层18至25上形成绝缘层28。绝缘层28由树脂等形成。
接下来，在绝缘层28中形成开口部分，然后连接到导电层19、20、23、24地形成导电层31至34。导电层31至34起到天线的作用。注意，用作天线的导电层可以设置在与栅即导电层52相同的层上，或与源极布线或漏极布线即导电层18至25相同的层上而不设置在与导电层31至34相同的层上。在这种情况下，可以不形成导电层31至34。此外，用作天线的导电层可以设置在多个层(例如，选自与导电层52相同的层、与导电层18至25相同的层、以及与导电层31至34相同的层中的多个层)上。注意，第一层与第二层设置在相同的层中相当于第一层设置在与第二层相同的层上。
接下来，在绝缘层28和导电层31至34上形成绝缘层35。通过等离子体CVD法、溅射法等使用硅的氧化物、硅的氮化物而形成绝缘层35。
接下来，形成密封材料36(参见图1、3B)。通过丝网印刷或由分配器描绘等的方法，在预定的地方上有选择地形成密封材料36。在很多情况下，以矩形的框子形状形成密封材料36。密封材料36由热固化树脂、紫外线固化树脂、聚醋酸乙烯树脂胶、乙烯共聚树脂胶、环氧树脂胶、聚氨酯树脂胶、橡胶粘合胶、丙烯酸树脂胶等的胶粘剂形成。注意，作为密封材料36，可以使用使隔离物混合到这些材料中的材料。
此外，作为密封材料36，可以使用上述胶粘剂的材料和纤维混合的材料。密封材料36与晶体管等的元件不重叠地形成。
接下来，在密封材料36之间形成绝缘层37和隔离物38。通过丝网印刷法等由树脂、胶粘剂等形成绝缘层37。当由胶粘剂形成绝缘层37时，可以不设置密封材料36。此外，隔离物38的形状是小珠形状、纤维形状等，而且隔离物38由树脂、硅石等的材料构成。此外，作为隔离物38可以使用通过光刻法形成的绝缘层等。
当通过光刻法形成隔离物38时，对于感光丙烯酸等有机绝缘材料进行图形加工而形成隔离物38。通过这个方法，可以在所希望的地方设置隔离物38。密封材料36和隔离物38的一方或双方具有保持衬底10和衬底39之间的间隔的功能。因此，如果可以保持衬底10和衬底39之间的间隔，就可以不设置密封材料36和隔离物38的一方或双方。在图3B中，示出密封材料36、隔离物38及绝缘层37。
接下来，在绝缘层37和隔离物38上设置衬底39。衬底39可以由与衬底10不同的材质构成。例如，也可以衬底10是玻璃衬底，衬底39是塑料衬底。然后，根据需要，使用密封材料36来贴合衬底10和衬底39。这时，根据需要，通过使用压接机(pressure bondingmachine)等，进行加压处理和加热处理的一方或双方。
注意，在衬底39的只一个表面上或者衬底39的整个表面上可以设置保护膜。作为保护膜，可以使用Al2O3、MgO、SiO2、SiOx(x为0或更大)、Al、SiNx(x为0或更大)、SiOxNy(x、y为0或更大)等。通过设置保护膜，可以防止衬底39含有的有害物质的扩散。此外，也可以贴合一对衬底之后通过真空注入法将绝缘层37注入到该一对衬底的内部。
接下来，通过磨削设备，磨削衬底10的另一个表面和衬底39的另一个表面(参见图2A)。优选磨削得使衬底10、39的厚度为100μm或更薄。在磨削步骤中，使固定了衬底10、39的台子(stage)和磨削设备中的一方或双方旋转而磨削衬底10和衬底39的表面。磨削设备例如相当于磨刀石。
接下来，通过抛光设备，抛光已经磨削了的衬底10的另一个表面和衬底39的另一个表面。优选抛光得使衬底10、39的厚度为2μm或更厚至50μm或更薄，更优选为4μm或更厚至20μm更薄，例如5μm或更薄。在这抛光步骤中，与上述的磨削步骤相同，将固定了衬底10、39的台子(stage)和磨削设备中的一方或双方旋转而抛光衬底10、39的表面。抛光设备例如相当于磨刀石、抛光垫、磨粒(例如氧化铈等)。注意，在进行磨削步骤和抛光步骤后，根据需要，可以进行目的在于去除灰尘的洗涤步骤和干燥步骤中的一方或双方。
此外，考虑到在磨削步骤和抛光步骤中花费的时间、在后面要进行的切断步骤中花费的时间、半导体器件的用途、对于其用途需要的强度等，适当地设定抛光后的衬底10、39的厚度。例如，在通过缩短磨削步骤和抛光步骤的时间而提高生产率的情况下，可以使抛光后的衬底10、39的厚度大致为50μm。此外，在通过缩短后面要进行的切断步骤中花费的时间而提高生产率的情况下，可以使抛光后的衬底10、39的厚度为2μm或更厚至20μm或更薄。此外，在将半导体器件贴附或嵌入到薄的物品的情况下，可以使抛光后的衬底10、39的厚度为2μm或更厚至20μm或更薄。
注意，在上述步骤中，进行磨削步骤和抛光步骤的双方，然而如果只通过进行磨削步骤和抛光步骤的一方而可以使衬底的厚度为所希望的厚度，那么就可以只进行磨削步骤或抛光步骤。
接下来，切断衬底10、绝缘层11、15至17、28、35、密封材料36、衬底39(参见图2B、3C)。由此，具有衬底10、多个晶体管12及衬底39的半导体器件或具有衬底10、多个晶体管13及衬底39的半导体器件就完成了。通过使用激光照射装置、切割机、划片机等而进行切断。
注意，在上述切断步骤(分开步骤)中，可以使用激光照射装置和切割机的任一种，但优选根据半导体器件的大小适当地选择而使用。在很多情况下，使用激光照射装置可以切断为微小的大小。因此，当切断小型半导体器件时，优选使用激光照射装置，当切断中型、大型半导体器件时，优选使用切割机。
注意，在该切断步骤中，优选使用激光照射装置。激光器由激光介质、激发源、以及共振器构成。当根据介质来分类时，激光器可以分为气体激光器、液体激光器、以及固体激光器，而当根据振荡的特征来分类时，激光器可以分为自由电子激光器、半导体激光器、以及X线激光器。本发明可以使用任何激光器。优选使用气体激光器或固体激光器，更优选使用固体激光器。
气体激光器包括氦氖激光器、二氧化碳激光器、受激准分子激光器、以及氩离子激光器。受激准分子激光器包括稀有气体受激准分子激光器、稀有气体卤化物受激准分子激光器。稀有气体受激准分子激光器使用氩、氪以及氙这三种激发分子而振荡。氩离子激光器包括稀有气体离子激光器、金属蒸气离子激光器。液体激光器包括无机液体激光器、有机螯合物激光器、以及染料激光器。无机液体激光器和有机螯合物激光器将用于固体激光器的钕等稀土离子用作激光介质。固体激光器所使用的激光介质是在固体的母体中掺杂了起到激光作用的活性种(active species)的激光介质。固体的母体是晶体或玻璃。晶体指的是YAG(钇铝石榴石晶体)、YLF、YVO4、YAlO3、蓝宝石、红宝石、以及变石。此外，起到激光作用的活性种是例如3价离子(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti3+)。
作为用于本发明的激光器可以使用连续振荡型的激光束和脉冲振荡型的激光束。根据包括多个晶体管的叠层体的厚度等而适当地调整从上述激光器所发射的激光束的照射条件，如频率、功率密度、能量密度、以及光束轮廓等。
在上述照射激光束的步骤中，使用烧蚀处理。烧蚀处理是一种利用如下现象的处理：照射了激光束的部分，即吸收激光束的部分的分子键被断开，由此光分解、气化并且蒸发。也就是说，在本发明中，通过照射激光束，断开在衬底10、绝缘层11、15至17、28、35、密封材料36、衬底39的一部分中的分子键，使它光分解、气化并且蒸发。
此外，作为激光器，可以使用波长为1至380nm即紫外区域的固体激光器。优选使用波长为1至380nm的Nd:YVO4激光器。这是因为，与波长在高频一侧的其他激光器相比，波长为1至380nm的Nd:YVO4激光器的光很容易被衬底吸收，因而可以进行烧蚀处理的缘故。此外，如果使用Nd:YVO4激光器不会影响到加工部分的周围，这意味着加工性良好。
注意，在具有上述结构的半导体器件(参见图2B)中，也可以用衬底密封包括多个晶体管12的叠层体(参见图3A)。具体而言，也可以在衬底10、39的一个或两个表面上另外设置衬底。在图上所示的结构中，通过在衬底10的表面上设置衬底41，在衬底39的表面上设置衬底42，从而包括多个晶体管12的叠层体由衬底41、42密封。通过用衬底41、42密封，可以提高其强度。
衬底(也可以称作基底、薄膜、以及带子)41和42都是具有柔性的衬底。作为衬底41和42各个的材料，可以使用聚乙烯、聚丙烯、聚苯乙烯、AS树脂、ABS树脂(由丙烯腈、丁二稀、以及苯乙烯的三种聚合而成的树脂)、甲基丙烯酸树脂(也称为丙烯酸)、聚氯乙烯、聚缩醛、聚酰胺、聚碳酸酯、变性聚苯醚、聚对苯二甲酸丁二醇酯、聚对苯二甲酸乙二醇酯、聚砜、聚醚砜、聚苯硫醚、聚酰胺-酰亚胺、聚甲基戊烯、酚醛树脂、尿素树脂、三聚氯胺树脂、环氧树脂、苯二酸二烯丙酯树脂、不饱和聚酯树脂、聚酰亚胺、以及聚氨基甲酸酯等的材料和纤维材料(例如纸)。薄膜可以是单层的薄膜，也可以是层叠了多个薄膜的薄膜。此外，在其表面上可以设置接合层。接合层相当于含有胶粘剂的层。
衬底41、42各个的表面可以由二氧化硅(硅土)的粉末覆盖。通过覆盖，即使在高温度且高湿度的环境下也可以保持防水性。此外，其表面也可以由氧化铟锡等导电材料覆盖。覆盖衬底41、42的材料充静电，以可以保护包括薄膜晶体管的叠层体免受静电影响。此外，其表面可以由以碳为主要成分的材料(如类金刚石碳)来覆盖。通过覆盖，可以增大强度并且可以抑制半导体器件的劣化和损坏。此外，衬底41、42可以由将基体材料的材料(如树脂)和以二氧化硅、导电材料、或碳为主要成分的材料混合了的材料构成。通过进行加热处理而使衬底41和42各个的表面的层、或衬底41、42各个的表面的接合层融化，以由衬底41、42密封包括多个晶体管12的叠层体。此外，根据需要，通过进行加压处理来实现接合。
本发明的特征在于在衬底10和衬底39内侧的空间设置有包括多个晶体管12的叠层体。根据上述特征，可以抑制有害物质的侵入，以提高阻挡性。因此，可以提高可靠性。
此外，衬底10、39的各个厚度优选为100μm或更薄，更优选为50μm或更薄，进一步优选为20μm或更薄。像这样，本发明的特征在于通过使用一对由磨削步骤和抛光步骤来实现了薄型化(薄膜化)的衬底。根据上述特征，可以实现半导体器件的小型化、薄型化、以及轻量化。此外，可以给予柔性以实现高附加价值化。
注意，作为衬底，优选使用玻璃衬底。这是因为玻璃衬底对于氧和水蒸气等具有高阻挡性的缘故。此外，玻璃衬底与塑料衬底相比，具有更良好的耐药品性、耐溶剂性。
注意，在上述制造步骤中，示出了在衬底上形成薄膜晶体管的例子，然而本发明不局限于上述例子。也可以形成将半导体衬底(硅衬底)作为沟道部分的晶体管，与该半导体衬底相对地设置衬底。而且，可以使半导体衬底和衬底薄膜化。
实施方式2
将参照图4A和4B、5A和5B、6A至6C的截面图及图7A至7D的俯视图说明本发明的实施方式。图5A和5B相当于沿图7A的俯视图中的点A至点C的截面图，图6A相当于沿图7B的俯视图中的点A至点C的截面图，并且图6B相当于沿图7D的俯视图中的点A至点B的截面图。
首先，在衬底10的一个表面上形成绝缘层11(参见图4A)。接下来，在绝缘层11上形成多个晶体管14。然后在多个晶体管14上形成绝缘层15至17。然后在绝缘层15至17中形成开口部分，并且连接到多个晶体管14的每个的源极或漏极地形成导电层18至25。
接下来，在绝缘层17和导电层18至25上形成绝缘层43。通过使用等离子体CVD法、溅射法等由硅的氧化物、硅的氮化物形成绝缘层43。然后形成密封材料36。接着，在密封材料36之间形成绝缘层37和间隔物38。接着，在绝缘层37和间隔物38上设置衬底39。此时，绝缘层37和衬底39的一个表面接触地设置衬底39。接着，使用密封材料36贴合衬底10和衬底39。
接下来，用磨削设备磨削衬底10的另一个表面和衬底39的另一个表面(参见图4B)。接着，用抛光设备抛光已经磨削了的衬底10的另一个表面和衬底39的另一个表面。
接下来，在衬底10的另一个表面上形成导电层81至84(参见图5A和图7A)。通过溅射法、CVD法、液滴喷射法、丝网印刷法等，使用铝或以铝(Al)为主要成分的材料、铜(Cu)或以铜为主要成分的材料、或由这些构成的合金材料，以0.3至2μm的膜厚度形成导电层81至84。此外，可以使用选自锗(Ge)、锡(Sn)、镓(Ga)、锌(Zn)、铅(Pb)、铟(In)、以及钪(Sb)等中的一种或多种元素和Al、Cu的合金材料。当使用混合了这些元素的合金材料时，熔点就降低，以可以降低之后的回流步骤中的处理温度。此外，与导电层18、21、22、25重叠地形成导电层81至84。
接下来，向导电层81至84照射激光束(图5B、图7A)。通过照射激光束，导电层81至84产生流动化(回流)的同时，开口部分85至88形成在衬底10、绝缘层11、15至17。然后，在该开口部分85至88的每个中填充导电层81至84。由此，导电层81至84电连接到导电层18、21、22、25。在导电层18、21、22、25的一部分中连接到导电层81至84的部分也称作端子部分。
注意，也可以通过快热退火(RTA)进行上述加热导电层81至84的处理而代替照射激光束。快热退火(RTA)是如下处理：在惰性气体气氛下，使用照射紫外光至红外光的红外灯或卤素灯等使温度急速地上升，在几分钟至几微秒之间瞬时地加热。不论使用上述的哪一种方法，都至少使导电层81至84处于再结晶温度或更高，以具有流动性。
接下来，照射激光束切断衬底10、绝缘层11、15至17、43、密封材料36、衬底39(参见图6A、图7B)。
接下来，准备设置有天线73、电容元件74的衬底59(参见图7C)。通过使用丝网印刷法、液滴喷射法、光刻法、溅射法、CVD法等形成天线73、电容元件74的各个。图6B、6C示出了天线73的一部分即导电层60、61。
接下来，在衬底10上设置衬底59，以使导电层81、82分别电连接到衬底59上的导电层60、61(参见图6B、图7D)。在导电层60、61的一部分中连接到导电层81、82的部分也称作端子部分。在图上所示的结构中，在导电层81和60之间、导电层82和61之间设置有含有导电粒子62的层63(相当于各向异性导电层)。然而，本发明不局限于该结构，也可以在导电层81和60之间、导电层82和61之间设置有凸块(突起电极)和各向异性导电层的一方或双方。
此外，在具有上述结构的半导体器件(参见图6B)中，也可以用衬底密封包括多个晶体管14的叠层体(参见图6C)。在图上所示的结构中，在衬底59的表面上形成衬底41，在衬底39的表面上形成衬底42，以用衬底41、42密封包括多个晶体管14的叠层体。
实施方式3
在上述实施方式中，在衬底10的另一个表面上形成了导电层81至84，然而本发明不局限于该方式。也可以在衬底39的另一个表面上形成导电层65至68(参见图8A)。导电层65至68被形成为分别重叠于导电层18、21、22、25。
接下来，向导电层65至68照射激光束(参见图8B)。通过照射激光束，导电层65至68产生流动化的同时，开口部分69至72形成在衬底39、绝缘层37、43中。然后，在该每个开口部分69至72中分别填充导电层65至68。由此，导电层65至68电连接到导电层18、21、22、25。
接下来，通过照射激光束切断衬底10、绝缘层11、15至17、43、密封材料36、衬底39(参见图9A)。
接下来，在衬底39上设置衬底59，以使导电层65、66分别电连接到衬底59上的导电层60、61(参见图9B)。在图上所示的结构中，在导电层65和61之间、导电层66和导电层60之间设置有含有导电粒子62的层63。
在具有上述结构的半导体器件中，也可以用衬底密封包括多个晶体管14的叠层体(参见图9C)。在图上所示的结构中，在衬底10的表面上设置衬底41，在衬底59的表面上设置衬底42。
实施例1
将参照图10A和10B，说明设置有导电层的衬底。设置有导电层的衬底例如具有如下所述的两种。导电层起到天线或连接布线的作用。
其中一种具有导电层60、61设置在衬底59上的结构(参见图10A)。衬底59由聚酰亚胺、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PC(聚碳酸酯)、以及PBS(聚醚砜)等形成。导电层60、61由铜和银等形成。此外，将金等镀在导电层60、61的露出的部分，以便防止氧化。
另一种具有导电层60、61和保护层75设置在衬底59上的结构(参见图10B)。作为保护层75，设置衬底和绝缘树脂的一方或双方。衬底相当于聚酰亚胺、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PC(聚碳酸酯)、以及PES(聚醚砜)。绝缘树脂相当于液状抗蚀剂、环氧树脂、硅树脂、以及合成橡胶树脂等。
注意，在使衬底59上的导电层60、61用作天线的情况下，对于导电层60、61的形状没有特别的限制。作为导电层60、61的形状，例如具有偶极、环状(例如环形天线)、螺旋形状、长方体且平坦的形状(例如平板天线)等。此外，对于形成导电层60、61的材料没有特别的限制。作为导电层60、61的材料，例如使用金、银、铜等即可。其中，优选使用电阻值低的银。此外，对于其制造方法也没有特别限制，可以使用溅射法、CVD法、丝网印刷法、液滴喷射法(例如喷墨法)、分配器法等。
注意，当将天线直接贴附到金属的表面上时，在金属中由经过金属表面的磁通量而产生涡流。这种涡流以与读取/写入器的磁场相反的方向产生。于是，可以使具有高磁导率、少高频损坏的铁素体或金属薄膜平板夹在天线和导电层之间，以便防止涡流的产生。本实施例可以与其他实施方式和其他实施例任意组合。
实施例2
将参照图11，说明本发明的半导体器件的结构。本发明的半导体器件100具有运算处理电路101、存储电路103、天线104、电源电路109、解调电路110、以及调制电路111。在半导体器件100中，天线104和电源电路109是不可缺少的结构单元，而其他单元根据半导体器件100的用途而适当地提供。
运算处理电路101根据从解调电路110输入的信号来分析指令、控制存储电路103、并且向调制电路111输出要发射到外部的数据等。
存储电路103具有包括存储元件的电路及控制写入和读出数据的控制电路。在存储电路103中，至少存储有半导体器件本身的识别号码。为了与其他半导体器件区别，而使用识别号码。此外，存储电路103具有选自有机存储器、DRAM(动态随机存储器)、SRAM(静态随机存储器)、FeRAM(铁电随机存储器)、掩模ROM(只读存储器)、PROM(可编程只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦编程只读存储器)、以及闪速存储器中的一种或多种。有机存储器具有在一对导电层之间夹有含有有机化合物的层的结构。有机存储器具有简单的结构，由此可以使制作步骤简单化，以可以减少费用。此外，由于具有简单的结构，所以可以很容易使叠层体的面积小型化并且很容易实现大容量化(高集成化)。此外，有机存储器因为具有非易失性所以有不需要安装电池的优点。因此，作为存储电路103，优选使用有机存储器。
天线104将从读取/写入器112供给的载波转换成交流电信号。此外，由调制电路111施加负载调制。电源电路109使用天线104所转换了的交流电信号来生成电源电压，并且将该电源电压供给给每个电路。
解调电路110解调由天线104转换了的交流电信号，并且将被解调了的信号供给给运算处理电路101。调制电路111根据由运算处理电路101供给的信号，向天线104添加负载调制。
读取/写入器112将向天线104添加的负载调制作为载波来接收。此外，读取/写入器112将载波发射到半导体器件100。注意，载波是读取/写入器112所发射的电磁波。本实施例可以与其他实施方式和其他实施例任意组合。
实施例3
本发明的半导体器件125通过利用能够发射及接收电磁波的功能，而可以适用于各种物品和各种系统。所述物品例如是钥匙(参见图12A)、纸币、硬币、有价证券、无记名债券、证书(驾驶执照或居民证等)、书籍、容器(实验室器皿等，参见图12B)、身边带的东西(包、眼镜等，参见图12C)、包装容器(包装纸、瓶子等，参见图12D)、存储介质(磁盘、录像带等)、交通工具(自行车等)、食品、衣服、生活用品、以及电子器具(液晶显示器件、EL显示器件、电视机、便携式终端等)等。本发明的半导体器件通过贴附或嵌入在如上所述的各种形状的物品的表面上而固定。
此外，系统指的是物流和库存管理系统、认证系统、流通系统、生产历史系统、以及书籍管理系统等。通过使用本发明的半导体器件，可以实现系统的高功能化、多功能化、以及高附加价值化。例如，将本发明的半导体器件提供在身份证的内部，并且将读取/写入器121设置在建筑物的进出口等(参见图12E)。读取/写入器121读取在各人所带的身份证中的识别号码，然后将所读取的关于识别号码的信息供给给计算机122。计算机122根据由读取/写入器121供给的信息来判断允许或不许进入房间或退出房间。像这样，通过使用本发明的半导体器件的功能，可以提供实现了高功能性、高附加价值化的进入/退出房间管理系统。本实施例可以与其他实施方式和其他实施例任意组合。
实施例4
本发明的半导体器件具有晶体管。包括在该晶体管中的半导体层，通过例如以下制造步骤来形成。首先，通过溅射法、LPCVD法、以及等离子体CVD法等形成非晶半导体层。接着，通过使用激光晶化法、RTA法(Rapid Thermal Anneal：快热退火)、使用退火炉的热晶化法、使用促进晶化的金属元素的热晶化法、以及组合了使用促进晶化的金属元素的热晶化和激光晶化法的方法等使非晶半导体层晶化，以形成晶体半导体层。随后，将得到了的晶体半导体层形成为所希望的图形(图形加工)。
优选的是，通过组合以下两个晶化法来形成晶体管包括的半导体层：伴随热处理的晶化法；照射连续振荡激光束或以10MHz或更大的频率振荡的激光束的晶化法。通过照射连续振荡激光或以10MHz或更大的频率振荡的激光束，可以使晶化了的半导体层的表面为平坦。此外，通过使半导体层的表面平坦化，可以使形成在半导体层的上层的栅极绝缘层薄膜化。此外，可以提高栅极绝缘层的耐压性。
此外，可以通过对半导体层进行等离子体处理并使表面氧化或氮化，而形成包括在晶体管中的栅极绝缘层。例如，可以通过引入如He、Ar、Kr、以及Xe等的稀有气体和氧、氧化氮、氨、氮、以及氢等的混合气体的等离子体处理而形成包括在晶体管中的栅极绝缘层。当通过引入微波而进行等离子体激发时，可以生成低电子温度且高密度的等离子体。可以由使用该高密度等离子体而生成了的氧合基(也有包括OH基的情况)和氮基(也有包括NH基的情况)使半导体层的表面氧化或氮化。也就是说，通过使用这种高密度等离子体的处理，具有5至10nm厚度的绝缘层被形成在半导体层上。在这种情况下，由于反应是固相反应，所以可以使该绝缘层和半导体层之间的界面能级密度极为低。这种高密度等离子体处理由于使半导体层(晶体硅或多晶硅)直接氧化(或氮化)，所以可以极度减少被形成的栅极绝缘层的厚度的不均匀性。此外，即使在晶体硅的晶粒界面中也不会被强烈地氧化，所以成为非常优选的状态。换句话说，通过进行在此所述的高密度等离子体处理使半导体层的表面固相氧化，从而可以形成具有良好的均匀性、低界面能级密度的栅极绝缘层，而不使半导体层在晶粒界面异常地氧化反应。
注意，栅极绝缘层可以仅仅使用通过高密度等离子体处理而形成的绝缘层，也可以使用通过利用等离子体或热反应的CVD法在其上沉淀并层叠氧化硅、氮氧化硅、以及氮化硅等的绝缘层。在任何情况下，在栅极绝缘层的一部分或所有部分中包括通过高密度等离子体形成的绝缘层的晶体管都可以减少特性的不均匀性。
此外，通过在照射连续振荡激光束或以10MHz或更大的频率振荡的激光束的同时向一个方向扫描而晶化了的半导体层具有结晶向其激光束的扫描方向成长的特性。通过将其扫描方向对应于沟道长度方向(当形成沟道形成区域时载流子所流过的方向)地设置晶体管，并且采用上述方法作为栅极绝缘层的制造方法，可以得到一种特性的不均匀性小并且场效应迁移率大的晶体管。
注意，也有使用等离子体处理来形成晶体管包括的半导体层和栅极绝缘层、以及其他绝缘层等的情况。这种等离子体处理优选在电子密度为1×1011cm-3或更高并且等离子体的电子温度为1.5eV或更低的情况下进行。更优选在电子密度为1×1011cm-3或更高至1×1013cm-3或更低并且等离子体的电子温度为0.5eV或更高至1.5eV或更低的情况下进行。
当等离子体的电子密度很高并且在要处理对象(例如，晶体管包括的半导体层、栅极绝缘层等)附近的电子温度很低时，可以防止等离子体给要处理对象带来的损伤。此外，由于等离子体的电子密度很高为1×1011cm-3或更高，所以使用等离子体处理使要处理对象氧化或氮化而形成的氧化物或氮化物比起通过CVD法和溅射法等形成的薄膜来，膜厚度等的均匀性要高，并且可以形成细致的膜。此外，由于等离子体的电子温度很低为1.5eV或更低，所以与常规的等离子体处理以及热氧化法相比，可以在更低的温度下进行氧化或氮化处理。例如，即使在比玻璃衬底的应变点(strain point)再低100度以上(含100度)的温度下进行等离子体处理，也可以充分进行氧化或氮化处理。
本说明书根据2005年6月30日在日本专利局受理的日本专利申请编号2005-193202而制作，所述申请内容包括在本说明书中。

Claims (22)

1.一种半导体器件，包括：
在第一衬底上的晶体管；
在所述晶体管上的第一绝缘层；
通过设置在所述第一绝缘层中的开口电连接到所述晶体管的源极或漏极的导电层；
在所述导电层上的第二绝缘层；以及
在所述第二绝缘层上的第二衬底，
其中，所述第一衬底和所述第二衬底每个的厚度为100μm或更薄。
2.根据权利要求1所述的半导体器件，其中所述第一衬底和所述第二衬底中的至少一个为玻璃衬底。
3.根据权利要求1所述的半导体器件，其中在所述第一衬底和所述第二衬底之间设置有密封材料和间隔物中的至少一个。
4.一种半导体器件，包括：
在第一衬底上的晶体管；
在所述晶体管上的第一绝缘层；
通过设置在所述第一绝缘层中的开口电连接到所述晶体管的源极或漏极的第一导电层；
在所述第一导电层上的第二绝缘层；
通过设置在所述第二绝缘层中的开口电连接到所述第一导电层的第二导电层；
在所述第二导电层上的第三绝缘层；以及
在所述第三绝缘层上的第二衬底，
其中，所述第一衬底和所述第二衬底每个的厚度为100μm或更薄。
5.根据权利要求4所述的半导体器件，其中所述第一衬底和所述第二衬底中的至少一个为玻璃衬底。
6.根据权利要求4所述的半导体器件，其中在所述第一衬底和所述第二衬底之间设置有密封材料和间隔物中的至少一个。
7.一种半导体器件，包括：
在第一衬底的一个表面上的包括半导体层、第一绝缘层及第一导电层的晶体管；
在所述晶体管上的第二绝缘层；
通过设置在所述第二绝缘层中的开口电连接到所述晶体管的源极或漏极的第二导电层；
电连接到所述第一导电层或所述第二导电层的第一端子部分；
在所述第二绝缘层及所述第二导电层上的第三绝缘层；
在所述第三绝缘层上的第二衬底；
第三衬底；
在所述第三衬底的一个表面上的第三导电层；
电连接到所述第三导电层的第二端子部分；以及
在所述第一衬底的另一个表面上的第四导电层，
其中，所述第四导电层通过设置在所述第一衬底、所述第一绝缘层和所述第二绝缘层中的开口电连接到所述第一端子部分，
其中，所述第二端子部分电连接到所述第四导电层，
其中，所述第一衬底的另一个表面和所述第三衬底的一个表面互相相对地设置，
其中，所述第一端子部分和所述第二端子部分互相重叠，
其中，所述第一衬底和所述第二衬底每个的厚度为100μm或更薄。
8.根据权利要求7所述的半导体器件，其中所述第一衬底和所述第二衬底中的至少一个为玻璃衬底。
9.根据权利要求7所述的半导体器件，其中在所述第一衬底和所述第二衬底之间设置有密封材料和间隔物中的至少一个。
10.根据权利要求7所述的半导体器件，其中所述第二端子部分通过各向异性导电层和凸块中的至少一个电连接到所述第四导电层。
11.一种半导体器件，包括：
在第一衬底的一个表面上的包括半导体层、第一绝缘层及第一导电层的晶体管；
在所述晶体管上的第二绝缘层；
通过设置在所述第二绝缘层中的开口电连接到所述晶体管的源极或漏极的第二导电层；
电连接到所述第一导电层或所述第二导电层的第一端子部分；
在所述第二绝缘层及所述第二导电层上的第三绝缘层；
其一个表面接触所述第三绝缘层地设置的第二衬底；
第三衬底；
在所述第三衬底的一个表面上的第三导电层；
电连接到所述第三导电层的第二端子部分；以及
在所述第二衬底的另一个表面上的第四导电层，
其中，所述第四导电层通过设置在所述第二衬底和所述第三绝缘层中的开口电连接到所述第一端子部分，
其中，所述第二端子部分电连接到所述第四导电层，
其中，所述第二衬底的另一个表面和所述第三衬底的一个表面互相相对地设置，
其中，所述第一端子部分和所述第二端子部分互相重叠，
其中，所述第一衬底和所述第二衬底每个的厚度为100μm或更薄。
12.根据权利要求11所述的半导体器件，其中所述第一衬底和所述第二衬底中的至少一个为玻璃衬底。
13.根据权利要求11所述的半导体器件，其中在所述第一衬底和所述第二衬底之间设置有密封材料和间隔物中的至少一个。
14.根据权利要求11所述的半导体器件，其中所述第二端子部分通过各向异性导电层和凸块中的至少一个电连接到所述第四导电层。
15.一种半导体器件的制造方法，包括以下步骤：
在第一衬底的一个表面上形成晶体管；
在所述晶体管上形成第一绝缘层；
形成导电层，其通过设置在所述第一绝缘层中的开口电连接到所述晶体管的源极或漏极；
在所述导电层上形成第二绝缘层；
在所述第二绝缘层上设置第二衬底，以使所述第二绝缘层的表面和所述第二衬底的一个表面接触；
使所述第一衬底的另一个表面及所述第二衬底的另一个表面减薄，直到所述第一衬底和所述第二衬底每个的厚度为100μm或更薄；
通过切割所述第一衬底、所述第一绝缘层、所述第二绝缘层及所述第二衬底，形成包括所述第一衬底、所述晶体管及所述第二衬底的叠层体。
16.根据权利要求15所述的半导体器件的制造方法，其中在所述第一衬底和所述第二衬底之间形成密封材料和间隔物中的至少一个。
17.一种半导体器件的制造方法，包括以下步骤：
在第一衬底的一个表面上形成晶体管；
在所述晶体管上形成第一绝缘层；
形成第一导电层，其通过设置在所述第一绝缘层中的开口电连接到所述晶体管的源极或漏极；
在所述第一导电层上形成第二绝缘层；
形成第二导电层，其通过设置在所述第二绝缘层中的开口电连接到所述第一导电层；
在所述第二导电层上形成第三绝缘层；
在所述第三绝缘层上设置第二衬底，以使所述第三绝缘层的表面和所述第二衬底的一个表面接触；
使所述第一衬底的另一个表面及所述第二衬底的另一个表面减薄，直到所述第一衬底和所述第二衬底每个的厚度为100μm或更薄；
通过切割所述第一衬底、所述第一绝缘层、所述第二绝缘层、所述第三绝缘层及所述第二衬底，形成包括所述第一衬底、所述晶体管及所述第二衬底的叠层体。
18.根据权利要求17所述的半导体器件的制造方法，其中在所述第一衬底和所述第二衬底之间形成密封材料和间隔物中的至少一个。
19.一种半导体器件的制造方法，包括以下步骤：
在第一衬底的一个表面上形成包括半导体层、第一绝缘层及第一导电层的晶体管；
在所述晶体管上形成第二绝缘层；
形成第二导电层，其通过设置在所述第二绝缘层中的开口电连接到所述晶体管的源极或漏极，并且形成电连接到所述第二导电层的第一端子部分；
在所述第二绝缘层、所述第二导电层及所述第一端子部分上形成第三绝缘层；
在所述第三绝缘层上设置第二衬底，以使所述第三绝缘层的表面和所述第二衬底的一个表面接触；
使所述第一衬底的另一个表面及所述第二衬底的另一个表面减薄，直到所述第一衬底和所述第二衬底每个的厚度为100μm或更薄；
在所述第一衬底的另一个表面上形成重叠于所述第一端子部分的第三导电层；
通过向所述第三导电层照射激光束形成露出所述第一端子部分的开口并且对于所述开口充填所述第三导电层；
设置第三衬底，以使所述第一衬底的另一个表面和设置有第二端子部分和第四导电层的第三衬底的一个表面互相相对，并且所述第三导电层和所述第二端子部分互相电连接。
20.根据权利要求19所述的半导体器件的制造方法，其中在所述第一衬底和所述第二衬底之间形成密封材料和间隔物中的至少一个。
21.一种半导体器件的制造方法，包括以下步骤；
在第一衬底的一个表面上形成包括半导体层、第一绝缘层及第一导电层的晶体管；
在所述晶体管上形成第二绝缘层；
形成第二导电层，其通过设置在所述第二绝缘层中的开口电连接到所述晶体管的源极或漏极，并且形成电连接到所述第二导电层的第一端子部分；
在第二绝缘层、所述第二导电层及所述第一端子部分上形成第三绝缘层；
在所述第三绝缘层上设置第二衬底，以使所述第三绝缘层的表面和所述第二衬底的一个表面接触；
使所述第一衬底的另一个表面及所述第二衬底的另一个表面减薄，直到所述第一衬底和所述第二衬底每个的厚度为100μm或更薄；
在所述第二衬底的另一个表面上形成重叠于所述第一端子部分的第三导电层；
通过向所述第三导电层照射激光束形成露出所述第一端子部分的开口并且对于所述开口充填所述第三导电层；以及
设置第三衬底，以使所述第二衬底的另一个表面和设置有第二端子部分和第四导电层的第三衬底的一个表面相互相对地设置，并且所述第三导电层和所述第二端子部分互相电连接。
22.根据权利要求21所述的半导体器件的制造方法，其中在所述第一衬底和所述第二衬底之间形成密封材料和间隔物中的至少一个。
CN2006101016271A 2005-06-30 2006-06-30 半导体器件以及其制造方法 Expired - Fee Related CN1893094B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005193202 2005-06-30
JP2005193202 2005-06-30
JP2005-193202 2005-06-30

Publications (2)

Publication Number Publication Date
CN1893094A true CN1893094A (zh) 2007-01-10
CN1893094B CN1893094B (zh) 2011-11-16

Family

ID=37590111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101016271A Expired - Fee Related CN1893094B (zh) 2005-06-30 2006-06-30 半导体器件以及其制造方法

Country Status (3)

Country Link
US (1) US7727859B2 (zh)
KR (1) KR101378588B1 (zh)
CN (1) CN1893094B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985694A (zh) * 2014-03-06 2014-08-13 矽力杰半导体技术(杭州)有限公司 集成电路组件及其封装组件

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043285A1 (en) * 2005-09-30 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2008001703A1 (en) * 2006-06-26 2008-01-03 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR101596698B1 (ko) 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101582503B1 (ko) 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
EP2297778A1 (en) * 2008-05-23 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102160179B (zh) * 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
US7888181B2 (en) * 2008-09-22 2011-02-15 Stats Chippac, Ltd. Method of forming a wafer level package with RDL interconnection over encapsulant between bump and semiconductor die
US8546189B2 (en) 2008-09-22 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
KR101677076B1 (ko) * 2009-06-05 2016-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 디바이스 및 그 제조 방법
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
KR102480780B1 (ko) * 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
KR20150010776A (ko) * 2010-02-05 2015-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
KR102086098B1 (ko) * 2013-07-03 2020-03-09 삼성디스플레이 주식회사 표시 장치
TWI560827B (en) * 2014-09-15 2016-12-01 Siliconware Precision Industries Co Ltd Semiconductor package and its carrier structure and method of manufacture
GB2553128B (en) * 2016-08-24 2020-02-26 Dst Innovations Ltd Rechargeable power cells
CN106585069A (zh) * 2016-12-23 2017-04-26 武汉华星光电技术有限公司 柔性基板、面板及丝网印刷机制作柔性基板、面板的方法
CN110634397B (zh) * 2019-08-19 2021-02-23 武汉华星光电半导体显示技术有限公司 显示面板及显示模组

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04204414A (ja) * 1990-11-29 1992-07-24 Sharp Corp プラスチックフィルム液晶表示素子
US5995172A (en) * 1997-01-02 1999-11-30 Nec Corporation Tablet integrated liquid crystal display apparatus with less parallax
SG136795A1 (en) 2000-09-14 2007-11-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP5121103B2 (ja) 2000-09-14 2013-01-16 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法及び電気器具
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4052631B2 (ja) 2002-05-17 2008-02-27 株式会社東芝 アクティブマトリクス型表示装置
JP4566578B2 (ja) 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4128910B2 (ja) 2003-06-11 2008-07-30 日本アイ・ビー・エム株式会社 液晶表示セル及び液晶表示セルの製造方法
JP4939757B2 (ja) 2004-02-04 2012-05-30 株式会社半導体エネルギー研究所 Ｉｄラベル、ｉｄタグ及びｉｄカード
TWI231535B (en) * 2004-05-26 2005-04-21 Advanced Semiconductor Eng Photoelectric device grinding process and device grinding process
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7253083B2 (en) * 2005-06-17 2007-08-07 Northrop Grumman Corporation Method of thinning a semiconductor structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985694A (zh) * 2014-03-06 2014-08-13 矽力杰半导体技术(杭州)有限公司 集成电路组件及其封装组件
CN103985694B (zh) * 2014-03-06 2016-11-02 矽力杰半导体技术(杭州)有限公司 集成电路组件及其封装组件

Also Published As

Publication number Publication date
US7727859B2 (en) 2010-06-01
US20070004125A1 (en) 2007-01-04
KR101378588B1 (ko) 2014-03-25
KR20070003654A (ko) 2007-01-05
CN1893094B (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
CN1893094A (zh) 半导体器件以及其制造方法
US7736964B2 (en) Semiconductor device, and method for manufacturing the same
CN1776896A (zh) 半导体器件的制造方法以及半导体器件和电子装置
CN101393919B (zh) 半导体装置
CN1893023A (zh) 半导体器件的制造方法
EP2001047A1 (en) Semiconductor device
CN1873964A (zh) 半导体器件和其制造方法
US8153511B2 (en) Method for manufacturing semiconductor device
CN1874060A (zh) 天线制造方法和半导体装置制造方法
CN1893003A (zh) 布线衬底以及半导体装置的制造方法
CN100576480C (zh) 半导体器件的制造方法
JP5487257B2 (ja) 半導体装置の作製方法
CN1959962A (zh) 半导体器件的制造方法
JP2008141167A (ja) 導電層及び導電層を有する基板の形成方法、並びに半導体装置の作製方法
CN1892983A (zh) 半导体装置的制造方法
CN1893050A (zh) 半导体器件
JP4845623B2 (ja) 半導体装置の作製方法
JP5127167B2 (ja) 半導体装置及びその作製方法
JP5159053B2 (ja) 半導体装置
JP5084177B2 (ja) 半導体装置
JP4845592B2 (ja) 半導体装置の作製方法
JP2007012033A (ja) 半導体装置及びその作製方法
JP2007122690A (ja) 半導体装置
JP2007318114A (ja) 半導体装置及び半導体装置の作製方法、並びに当該半導体装置を有する電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

CF01 Termination of patent right due to non-payment of annual fee