CN1969192A - 插座遮盖件和测试接口 - Google Patents

插座遮盖件和测试接口 Download PDF

Info

Publication number
CN1969192A
CN1969192A CNA2005800192354A CN200580019235A CN1969192A CN 1969192 A CN1969192 A CN 1969192A CN A2005800192354 A CNA2005800192354 A CN A2005800192354A CN 200580019235 A CN200580019235 A CN 200580019235A CN 1969192 A CN1969192 A CN 1969192A
Authority
CN
China
Prior art keywords
socket
test
energy
contact
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800192354A
Other languages
English (en)
Other versions
CN1969192B (zh
Inventor
库尔特·戈德史密斯
詹姆斯·格雷利什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1969192A publication Critical patent/CN1969192A/zh
Application granted granted Critical
Publication of CN1969192B publication Critical patent/CN1969192B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G01R31/69—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board of terminals at the end of a cable or a wire harness; of plugs; of sockets, e.g. wall sockets or power sockets in appliances
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass

Abstract

本发明涉及用于插座(例如平面栅格阵列(LGA)插座)的集成盖和测试器件，所述集成盖和测试器件起保护盖、测试器件和/或拾放盖的作用。具体地，在插座的制造中和/或插座附着在其上的印刷电路板(即PCB，例如主板)的制造中，所述集成盖提供保护能力并且还可以提供测试能力。因此，所述集成盖可以允许对插座和/或PCB的正确组装和连通性进行测试，而不需要在测试前移除集成盖以插入测试器件，或在测试后移除测试器件和替换所述盖。

Description

插座遮盖件和测试接口
领域
本发明的实施方案涉及电子器件接口插座的测试、覆盖和保护。
背景
电子器件插座(例如用于接纳半导体芯片和处理器的插座)可以在制造之后以塑性(plastic)遮盖件(cover)或盖(lid)插入，以在封装、运送和附着到印刷电路板(PCB)期间保护所述插座和其中的触点(contact)。然而，在制造之后，这样的插座可能在运送之前、在附着到PCB之后和/或在插座PCB组合的测试期间被测试。因此，为了进行测试，常常必须从插座中移除保护盖，将测试设备的部件(component)插入该插座，测试该插座和/或插座PCB组合，移除测试设备的部件，并且将保护性的盖替换到插座中。
附图简要说明
图1是在插座中包括装置的系统的倾斜顶部透视图，所述装置具有盖部分和测试器件部分。
图2是图1沿线A-A’的侧面剖视图。
图3是具有盖部分和测试器件部分的装置的倾斜顶部透视图。
图4是将具有盖部分和测试器件部分的装置耦合到插座、运输所述插座和装置以及使用所述装置测试所述插座的过程的流程图。
详细说明
图1是在插座中包括装置的系统的倾斜顶部透视图，所述装置具有盖部分和测试器件部分。图1示出在插座130中具有装置110的系统100。装置110具有盖部分150、测试器件部分152和通常平坦的表面(generally planar surface)154。此外，测试器件部分152包括能量通道(energy conduit)122、123和124，以提供对由所述能量通道接收的多个能量激励(stimuli)的响应。尽管装置110被示出为在插座130中，但是根据实施方案，装置110可以是与插座130不同且独立的器件，例如通过装置110以与插座130分离的方式被制造、测试、封装和销售来实现。
接着，图1示出插座130，所述插座130具有带锁139的悬臂138。此外，插座130具有槽137(例如用于与装置110的耳117接合的槽)，以使装置110在插座130内对准。考虑到尽管图1示出槽137和耳117，但是可以使用各种其他适当的结构(例如各种形状、大小和数量的对准槽、对准耳，使用导向形状，和/或使用分度销和销插口)来使装置110在插座130内对准。如图1中所示，系统100还可以包括具有闩176并且例如通过铰接件172和174被耦合到插座130的保持件170。此外，插座130和装置110可以具有一个或更多个槽和耳组合。
根据实施方案，通常平坦的表面154可以通过真空力附着而被附着到例如拾放(PnP，Pick and Place)设备的设备。还可以预期，在表面154上或装置110的第一侧148的另一位置可以包括至少一个机械附着点，以被例如PnP设备的设备以机械方式抓住来按照期望的那样将装置110放置在插座130中或从插座130移除装置110，或将装置110放置在另一位置或另一表面上，或者放置在另一插座中。因此，装置110被设计成例如通过电子芯片接口、悬臂、强插连接(forced insertion connection)、粘合剂、闩、保持盖、分布式插座加载设备和物理限制以可移除的方式耦合到插座130。例如，具体来说，通过闭合保持件170并使用悬臂138将闩176与锁139接合，装置110可以以可移除地方式被耦合到插座130。类似地，通过使装置110具有类似于被选择来耦合到插座130的电子芯片的结构，并且装置110以该结构耦合到插座130，装置110可以以可移除的方式被耦合到插座130。
此外，在实施方案中，盖部分150具有至少足以覆盖或伸展在插座130或插座130的腔之上的尺寸。附加地，盖部分150可以具有这样的尺寸，所述尺寸至少足以防止和足以被设计来防止插座130的多个触点(例如在插座130的腔内的触点)遭受冲击、灰尘、污垢、静电累积(buildup)和来自第一侧148之上或之外的电气接触。具体来说，插座130可以包括以电子方式耦合到计算器件(computing device)的触点。例如，图2是图1沿着线A-A’的侧面剖视图。图2示出插座130，所述插座130具有插座腔136(例如用于盖部分150的保护的腔)和插座触点132、133和134(例如以电子方式耦合到计算器件的触点)。
可以意识到，插座130可以被设计成具有这样的特征(feature)，所述特征提供在插座130和装置110或被耦合到插座130的计算器件之间地理和/或物理上的对准。因此，例如上面针对于对准装置110所描述那样，可以使用图1中示出的槽137和耳117和/或各种其他适当的结构来在地理上和物理上使装置110或计算器件在插座130内对准。更具体地，上面描述的设计和特征可以使插座130、插座腔136和插座触点132-134与装置110或计算器件的位置、触点、引脚、区域或其他期望的点或形状对准(例如，通过使插座触点132-134与计算器件的相对触点或引脚对准，所述计算器件被设计成与触点132-134形成电气连接)。
因此，根据实施方案，装置110可以起插座130的盖或遮盖件的作用，并且防止触点132-134遭受冲击、灰尘、污垢、静电累积和来自第一侧148之上或之外的电气接触。例如，根据实施方案，装置110可以起到盖或遮盖件的作用，可以提供测试能力，并且可以起到用于插座130的PnP附着位置的作用，所述插座130例如基板栅格阵列(LGA)、主栅格阵列插座、集成电路插座、半导体器件插座、数字处理器插座，和/或存储器模块或芯片插座。
因此，装置110、盖部分150和/或测试器件部分152可以包括这样的材料并且具有这样的大小和厚度，即起插座130的盖或遮盖件的作用并且防止触点132-134遭受冲击、灰尘、污垢、静电累积和来自第一侧148之上或之外的电气接触。类似地，装置110、盖部分150和/或测试器件部分152可以包括这样的材料，即作为插座130的盖或遮盖件，并且防止触点132-134遭受冲击、灰尘、污垢、静电累积和来自第一侧148之上或之外的电气接触。具体来说，装置110、盖部分150和/或测试器件部分152可以由这样的材料形成或包括这样的材料，所述材料例如聚酰胺、聚酯、聚碳酸酯、Mylar、聚氯乙烯(PVC)、醋酸纤维素或足以充当上面描述的盖或遮盖件的塑性材料。
根据实施方案，与插座130或插座130的腔的外部或内部尺寸相比，装置110、盖部分150和/或测试器件部分152可以具有在宽度、长度和深度上更大、更小或相等的大小。例如，图1示出装置110和/或盖部分150，所述装置110和/或盖部分150具有足够尺寸的宽度W和长度L来作为插座130的盖或遮盖件。具体来说，宽度W可以是一厘米到一米之间的宽度，例如宽度为2、2.5、2.75、3、3.54或5厘米。类似地，长度L可以是一厘米到一米之间的长度，例如长度为2、2.5、2.75、3、3.54或5厘米。还可以预期，装置110可以定义表面积在一平方英寸到四平方英寸之间的面积。还可以预期，如图2中示出的，装置110可以具有厚度在0.5毫米(mm)到50mm之间的厚度(例如具有厚度为2、2.5、2.75、3、3.5或4mm的厚度)。
图2示出装置110，所述装置110具有第二侧118，所述第二侧118具有适于以可移除的方式被耦合到插座130的尺寸。根据实施方案，测试器件部分152可以与盖部分150集成，并且具有能量通道122-124以提供对多个能量激励的响应。因此，一个针对装置110的术语可以是“集成盖(integrated lid)”，指作为盖、作为测试器件和/或作为PnP盖的功能性在装置110中的集成。
例如，能量通道122-124被示出为具有激励传递区域(stimuli transfer zone)112、113和114，所述激励传递区域112、113和114被设计为例如通过所述区域和插座触点132-134之间的电气接触、电气上的电容性耦合、电气上的感应耦合、热耦合、射频(RF)传输、光子(phototonic)传输(例如通过光管(light pipe))和/或红外(IR)光子传输在所述区域和所述插座触点132-134之间传递能量激励。具体来说，RF传输和IR传输可以在所述区域和触点之间的自由空间上发生(例如在插座腔136内的自由空间上的传输)。
根据实施方案，能量激励可以在激励传递区域112-114和/或能量通道122-124与插座触点132-134之间被传递，其中导致或不导致触点132-134的力驱动(force actuation)、压缩或顺从(compliance)。因此。能量通道122-124可以从触点132-134接收能量激励，并且把得自于该能量激励的响应提供回触点132-134。可以意识到，激励传递区域112-114可以例如通过触碰或接触来形成电气接触或以电气方式附着到触点132-134，其中导致或不导致触点132-134的力驱动、压缩或顺从。例如，能量通道122-124可以包括电触点、电导体、电半导体、硅芯片、电子器件、有源电子器件、场效应晶体管(FET)、电信号迹线(trace)、印刷电路板(PCB)、光子能接收器、光子能通道、光子器件、光管、模拟器件、电容器、电阻器、电感器、热耦合、热通道和/或多个电容器和/或电阻器的阵列。此外，可以预期，能量通道可以被设置在装置110内(例如被设置在第一侧148和第二侧118之间)，或者可以伸展到第一侧148和/或第二侧118之外。
根据实施方案，通道122-124中的每个可以具有这样的位置和物理尺寸，即从第一位置(例如从触点132-134中的一个)接收至少一类能量激励，并且用一能量响应来向同一位置和/或不同位置对该能量激励作出响应(例如，向触点132-134中曾从其接收到该激励同一触点作出响应，和/或向该触点以及触点132-134中的另一个触点作出响应)。
此外，激励传递区域112-114、能量通道122-124和插座触点132-134由以电子方式可传导的连接、可传导的填料、迹线焊盘、迹线、铜、金、银、铝、钛、合金、金属和/或其他适当的材料来形成或包括这些。类似地，激励传递区域112-114、能量通道122-124和插座触点132-134可以被形成为这样的形状和厚度或包括这样的形状和厚度，即形成足以在以电子方式可传导的焊盘、触点、能量通道、区域、路径、位置，以起到如这里描述的作用。
具体地，装置110可以起到在插座和/或插座所附着的印刷电路板(PCB)(例如主板)的制造中提供测试能力的集成盖的作用。因此，所述集成盖可以允许对插座和/或PCB的正确组装和连通性进行测试，而不要求在测试前移除集成盖以插入测试器件，或在测试后移除测试器件并替换为所述盖。
例如，图2还示出PCB 180，所述PCB 180以物理和电子方式支持插座130，并且可以以物理和电子方式支持各种或其他类似的插座、电子器件插座和其他电子器件。插座130可以使用粘合结合、热结合、焊接、焊接凸起和接头(joint)技术，和/或各种其他适当的结构和方法在物理上和电子上被附着到PCB 180。例如，PCB 180可以是计算机“主板”，计算机图形卡，计算机输入/输出(I/O)卡，硬盘控制器卡，计算机网络卡，计算机存储器控制器，具有可传导迹线的电子板，计算机电子板，存储器模块，或计算机芯片板，和/或另一计算机或电子设备或设备接口。
因此，插座130可以是这样的插座，所述插座被设计为耦合到并提供在PCB 180和计算器件、电子器件、有源电子器件、另一电子电路板、FET、光子器件、模拟器件、集成电路、处理器、中央处理单元、存储器芯片、协处理器和/或硅芯片之间的电子接口或其他接口。
此外，图2示出具有测头(probe)184(例如用于提供能量激励给PCB触点182)的测试器(tester)186。触点182可以是PCB电器件和组件，例如在PCB 180表面上或在PCB 180表面的可传导迹线(例如是PCB的一部分的可传导迹线)、可传导节点、可传导焊盘，和/或导体。
图2还示出可选的探测部件(optional probe)160，所述可选的探测部件160具有可选的探测部件触点162和163。触点162和163可以是例如这里关于触点132-134所描述的触点，和/或是例如这里关于能量通道122-124所描述的能量通道。根据实施方案，测试器186和/或可选的探测部件160可以具有这样的大小和这样数量的探头和/或探测部件触点，以如本文描述的那样在探头和/或探测部件触点与装置110和/或PCB 180之间传输能量激励。例如，测试器186和/或可选的探测部件160可以具有一平方英寸到四平方英寸之间大小的表面积，并且可以具有1到40,000个探头和/或探测部件触点(例如具有1100或775个探头和/或探测部件触点)。
根据实施方案，测试器186、可选的探测部件160和装置110可以被用来测试插座130、触点132-134、PCB 180、PCB触点182和/或附着到PCB 180的其他电子装备、器件、组件或设备。例如，测试器186和/或可选的探测部件160可以提供能量激励给装置110和/或PCB触点182，并且从它们获得测量的结果，以如上面描述的那样进行测试。具体地，图2示出能量通道器件142、143和144，他们可以分别是能量通道122、123和124的部分。根据实施方案，这里描述的能量激励可以在能量通道器件142-144和可选探测部件160之间被传递，正如这里关于在激励传递区域112-114和触点132-134之间进行能量激励的传递所描述的那样。具体地，电气激励或其他能量激励可以在触点/通道162和163与能量通道器件142和143之间被传递。
根据实施方案，测试器件部分152可以具有各种适当数量的激励传递区域(例如激励传递区域112-114)和/或能量通道器件(例如能量通道器件142-144)，以如这里所描述的那样在插座130和/或可选探测部件160之间传输能量激励。例如，测试器件部分152可以具有在1到40,000个激励传递区域和/或能量通道器件之间的大小(例如具有1100或775个激励传递区域和/或能量通道器件)。
因此，可以使用装置110，例如通过将包括电能、光子能、磁能、热能、X射线能量、红外能量和/或射频能量的能量激励提供给激励传递区域112-114和/或能量通道器件142-144并且接收源自那些激励的响应，来进行如上面描述的插座130、PCB 180、PCB触点182和/或电子器件或导体的测试。具体地，对那些激励的响应可以从该激励曾来自的地方被返回，或可以通过一个或更多个其他的激励传递区域132-134和/或能量通道器件142-144被返回。
在一个实施方案中，装置110可以以可移除的方式被耦合到平面栅格阵列(LGA)插座130，并因此装置110可以被描述为平面栅格阵列(LGA)插座盖或遮盖件，所述平面栅格阵列(LGA)插座盖或遮盖件具有保护功能性、PnP盖功能性以及在制造中提供测试能力的额外功能，以对插座的正确组装和连通性进行测试。因此，装置110可以用作LGA插座盖器件，所述LGA插座盖器件具有这样的额外功能，即在计算机“主板”制造期间使插座的测试和/或LGA插座的测试能够进行，而不要求在测试前移除盖并插入测试器件，并且无需随后在测试后移除测试器件并替换为所述盖。
例如，图3是具有盖部分和测试器件部分的装置的倾斜的顶视图。图3示出从插座(例如插座130)脱离、分开或解除耦合的装置110。装置110被示出为具有第一侧148、第二侧118、测试器件152、盖部分150和通常平坦的表面154。图3还示出具有触点142-144的能量通道122-124。根据实施方案，能量通道122-124可以在第二侧118和第一侧148之间，例如在第二侧118上的触点(例如，在图3中未被示出，但如上面针对触点132-134所描述的触点)和触点142-144之间传递能量激励。因此，装置110可以通过触点142-144和/或在第二侧118上的PCB 180触点针对从可选探测部件160接收的能量激励在它们之间传递，返回和/或提供响应。因此，装置110可以被插入到LGA或其他插座中，从而为插座和/或插座所附着的或要附着的PCB提供保护、PnP功能性和测试能力。
例如，图4是将具有盖部分和测试器件部分的装置耦合到插座，运输所述插座和装置，以及使用所述装置测试所述插座的过程的流程图。在框310处，具有电子插座测试功能性的器件以可移除的方式被耦合到插座，其中所述插座具有多个触点，以在电气上耦合到计算器件。根据实施方案，所述装置和所述插座之间的耦合足以在所述装置和所述触点之间传递能量激励，而不会导致触点的力驱动、力压缩或力顺从。例如，框310可以包括例如上面关于装置110到插座130的耦合所描述的可移除耦合。还可以预期，在框310处，耦合操作可以包括装置至少覆盖包括触点的插座的腔，以便防止触点遭受冲击、灰尘、污垢、静电和来自装置外部的其他电气接触或信号。
因此，装置110可以在插座和/或插座被安装在其之上的PCB或主板的运送期间保护插座触点。此外，装置110可以通过板组装装备来提供PnP(拾放)能力，以实现插座和/或插座被安装在其之上的PCB或主板的PnP。
在框320处，当装置和插座被耦合到一起时，插座在包括装置的测试中被测试。在框320处的测试操作可以包括激励所述装置的多个能量通道，以及装置通过提供对所述激励的响应来响应所述激励操作。具体地，所述激励操作可以包括传输电流或电信号或其他能量激励(例如上面关于探头184和触点/通道162和163所描述的那样)，以及通过返回电流、电信号和/或能量激励来作出响应(例如上面关于装置110、能量通道122-124、触点132-134和触点/通道162-163所描述的那样)。具体地，测试操作可以包括诸如边界扫描测试(边界扫描)、内部自测(BIST)、使用双FET晶体管的数字测试、使用嵌入式电阻器和/或电容器(例如嵌入式的单个电容器或呈阵列形式的嵌入式电容器和/或电阻器)的模拟测试、包括使用FET对能量激励作出响应的测试、包括使用电容器或电阻器对激励作出响应的测试、用于检测电源节点的测试、自测、热测试、热分布测试、用于检测电气短路的测试、用于检测电气开路的测试、对适当组装的测试、对适当连通性的测试、对适当连续性的测试、PCB迹线测试、上电测试、启用电源的测试、无电源的测试、接地节点检测测试、包括使用多个电容器和/或电阻器的阵列对激励作出响应的测试，和/或包括使用单个电容器和/或电阻器对激励作出响应的测试。
根据实施方案，框310和/或框320可以是插座制造的一部分，或者可以发生在插座制造之后，例如是用于插座130的制造和制造测试过程的一部分。
在框330处，被耦合在一起的插座和装置可以被封装(例如被封装以便储存、销售和/或运输)。在框335处，被耦合到一起的插座和装置可以被储存，例如经过或不经过(例如在框330处的)封装以及经过或不经过(例如在框320处的)测试而被储存。
在框340处，被耦合在一起的插座和装置被运输(例如被单独运输，与其他的插座和装置组合一起被运输)到设施的不同房间、到不同的设施、在箱中被运输、通过机动车、船运、航空运输和/或通过各种其他的用于运输如本文描述的插座(例如插座130)的方法来被运输。因此，装置110可以在插座的运送和处理期间为插座提供PnP(拾放)能力并且保护插座触点。
在框350处，在装置和插座被耦合在一起时，插座被测试，其中所述测试操作包括使用所述装置。在框350处的测试操作可以如上面关于框320所描述的那样来测试。此外，可以预期，在框350处的测试操作可以无需测试已经在框320发生、封装已经在框330发生和/或储存已经在框335发生而发生。
类似地，可以预期，在框340处的运输操作可以无需(例如在框335处描述的)储存操作而发生。
在框360处，被耦合在一起的插座和装置可以被附着到印刷电路板(PCB)，例如通过将电气组件或触点或该插座焊接到所述PCB的电气组件或触点。因此，可以考虑到，如上面关于插座130和PCB 180所描述的，框360可以包括将插座附着到PCB。因此，装置110可以通过板组装装备来为系统100(例如，包括装置110和插座130)到PCB 180的拾放(PnP)提供PnP能力，并且在PCB组装和处理过程期间保护插座触点。
在框370处，插座、PCB和/或插座与PCB可以在包括使用所述装置的测试中被测试。在框370处的测试操作可以包括如上面关于框320描述的测试操作。此外，在框370处的测试操作可以包括如上面关于图2的测试器186和可选探测装置160的测试操作。因此，装置110可以在制造期间作为测试器件，包括在插座制造期间(例如通过在框320处的测试操作)和在PCB(例如主板)制造期间(例如通过在框370处的测试操作)作为测试器件。因此，通过在PCB组装场点和插座制造场点两者使用测试设备，这些测试可以在插座上被执行。
在框380处，具有附着到PCB的插座和耦合到所述插座的装置的所述PCB可以被封装、储存和/或运输。框380可以包括如上面关于框330、335和/或340所描述的封装、储存和/运输操作。此外，在框380处，封装、储存和/或运输操作可以单独地进行或仅仅与其他过程中的一个一起进行。因此，插座110可以给插座130触点提供保护。还可以预期，框380的过程可以在装置未被耦合到插座(例如通过从插座移除装置)的情况下进行，但是这样的话将不会提供对插座的保护。在框385处，插座、PCB和/或插座与PCB可以使用包括被耦合在一起的装置和插座的测试来被测试。在框385处的测试操作可以包括例如上面关于框370描述的测试操作。此外，在框385处的测试操作可以无需在框380处的封装、储存和/或运输操作中的任何一些或全部而发生(例如，如果框385是在框370处进行的过程的重新测试)。
在框390处，装置可以被回收。例如，在测试插座和/或PCB之后，所述装置可以从插座中被移除，从而以可移除的方式耦合到另一插座。因此，所述装置可以从当前插座被移除，被封装、储存和/或运输到一地点，以被耦合到不同的插座，所述不同的插座随后可以经历上面针对图4描述的框中的任何一些和/或全部。
此外，根据实施方案，在框390处，(例如通过运送具有耦合到PCB的插座的所述PCB，同时所述装置和插座也被耦合在一起)所述装置可以与插座和PCB一起被运送。因此，后续测试操作可以在框390后在插座和/或PCB上进行，例如上面针对框320所描述的在PCB运送后进行的测试操作；所述后续测试操作可以在PCB安装到电子设备(例如计算机、计算机网络客户计算机或计算机网络服务器计算机)之后进行；所述后续测试操作可以在PCB、插座或PCB位于其内部的电子设备的维护期间进行；所述后续测试操作可以在PCB、插座或PCB位于其内部的电子设备的维修期间进行；所述后续测试操作可以在PCB、插座或PCB位于其内部的电子设备的售后支持期间。
此外，可以预期，框390可以在框350后或在370后发生，例如在框320、框350、框370或图4的任何其他框之后使用装置进一步测试之前。
因此，使用装置110来测试插座130可以降低损害插座触点的风险，并且减少由于插座和/或主板的测试而经历的插入次数(例如，插座可以被指定最大插入次数)。此外，使用装置110来保护插座触点、提供PnP能力和测试插座130可以简化制造过程，并且通过减少从插座移除和插入插座的次数，可以导致更加廉价的用于制造插座和/或主板的过程。此外，使用装置110来测试插座130可以通过减少从插座移除和插入插座的次数来限制损害插座和/或连接器的机会。此外，通过允许进行测试而不对插座进行移除和插入来测试，使用装置110来测试插座130可以给插座供应商提供在运送之前测试插座和/或连接器的更好机会。
在上述说明书中描述了具体的实施方案。然而，可以对此做出各种修改和改变而不会背离如权利要求书中阐述的实施方案的宽泛的精神和范围。因此，本说明书和附图被认为是图示说明性的而非限制性的。

Claims (33)

1.一种装置，包括：
第一侧，所述第一侧包括适合通过真空力附着来被附着的通常平坦的表面；
盖部分，所述盖部分包括所述第一侧并且具有至少足以覆盖或者伸展在插座的多个触点之上的尺寸；
与所述盖部分集成的测试器件部分，所述测试器件部分具有多个能量通道，以将对多个能量激励的响应提供给与所述第一侧相对设置的第二侧。
2.如权利要求1所述的装置，其中所述盖部分包括防止所述多个触点遭受冲击、灰尘和来自所述第一侧的电气耦合的尺寸。
3.如权利要求1所述的装置，其中所述能量通道包括多个激励传递区域，以从所述第二侧接收多个能量激励并且将对所述多个能量激励的响应提供给所述第二侧。
4.如权利要求1所述的装置，其中所述能量通道在所述第二侧和所述第一侧之间传递多个能量激励。
5.如权利要求4所述的装置，其中所述激励传递区域通过电气接触、电气上的电容性耦合、热耦合、在自由空间上的射频传输、在自由空间上的红外传输和在自由空间上的光子传输中的一种在所述区域和所述触点之间传递所述能量激励。
6.如权利要求5所述的装置，其中所述激励传递区域通过不导致所述触点的力驱动、压缩或顺从的耦合来耦合到所述触点。
7.如权利要求5所述的装置，其中所述激励传递区域通过导致所述触点的力驱动、压缩或顺从的耦合来耦合到所述触点。
8.一种装置，包括：
形成通常平坦的表面的第一侧和与所述第一侧相对设置的第二侧，所述第二侧具有适于以可移除的方式被耦合到插座的尺寸；
盖部分，所述盖部分包括所述第一侧，并且具有至少足以覆盖或伸展在所述插座的腔和多个触点之上的尺寸；以及
与所述盖部分集成的测试器件部分，所述测试器件部分具有多个能量通道，以从所述插座的多个触点接收多个能量激励，并且将响应提供给所述触点。
9.如权利要求8所述的装置，其中所述第一侧包括通常平坦的表面和至少一个机械附着点中的一种，所述通常平坦的表面适合通过真空力附着来被附着以在所述插座上拾放所述装置，所述至少一个机械附着点被一设备以机械方式抓住以在所述插座上拾放所述装置。
10.如权利要求8所述的装置，其中所述第一侧包括通常平坦的表面和至少一个机械附着点中的一种，所述通常平坦的表面适合通过真空力附着来被附着以在印刷电路板上拾放所述装置和所述插座，所述至少一个机械附着点被一设备以机械方式抓住以在印刷电路板上拾放所述装置和所述插座。
11.如权利要求8所述的装置，其中，所述第二侧通过电子芯片接口、悬臂、强插连接、粘合剂、闩、保持盖、分布式插座加载设备和物理限制中的至少一种以可移除的方式被耦合到插座。
12.如权利要求8所述的装置，其中所述第二侧具有以电气方式耦合到所述插座的所述触点的多个触点。
13.如权利要求8所述的装置，其中所述能量激励包括电能、光子能、磁能、热能、x射线能量、红外能量和射频能量中的至少一种。
14.如权利要求8所述的装置，其中所述盖部分包括对准槽、对准耳、导向形状、分度销或销插口中的至少一种。
15.如权利要求8所述的装置，其中所述多个能量通道包括电触点、电导体、电半导体、硅芯片、电子器件、有源电子器件、场效应晶体管(FET)、电信号迹线、印刷电路板(PCB)、用于接收光子能的区域、光子能通道、光子器件、模拟器件、电容器、电阻器、电感器、热通道和多个电容器和/或电阻器中的至少一种。
16.如权利要求8所述的装置，其中所述能量通道包括设置在所述装置内、所述第一侧和所述第二侧之间的通道和设置在所述第一侧上的通道中的一种。
17.如权利要求8所述的装置，其中每个通道具有位置和物理尺寸，以从所述第二侧的第一位置接收所述多个能量激励中的至少一个，并且向所述第一位置对所述多个能量激励中的所述至少一个作出响应或向所述第二侧的第二位置对所述多个能量激励中的所述至少一个作出响应。
18.如权利要求8所述的装置，其中所述第一侧包括接收激励或提供对被所述装置接收的激励的响应的触点。
19.如权利要求8所述的装置，其中所述盖包括适于防止所述多个触点遭受冲击损害、灰尘、污垢和额外的电气耦合的材料。
20.一种系统，包括：
印刷电路板(PCB)；
耦合到所述PCB的插座，所述插座具有腔和所述腔内的多个触点，所述多个触点以电子方式耦合到计算器件；
以可移除方式被耦合到所述插座的装置，所述装置包括：
盖部分，所述盖部分具有至少足以覆盖所述腔的尺寸；
与盖部分集成的测试器件部分，所述测试器件部分具有以电子方式耦合到所述插座的所述多个触点的多个能量通道，以将对从所述触点接收的多个能量激励的响应提供给所述触点。
21.如权利要求20所述的系统，其中所述装置还包括电子拓扑，以响应从所述触点接收的多个电子信号。
22.如权利要求20所述的系统，其中所述插座具有腔，所述腔以可移除的方式耦合到计算器件、电子器件、有源电子器件、场效应晶体管(FET)、光子器件、模拟器件、电触点、电导体、电半导体和硅芯片中的一种。
23.如权利要求20所述的系统，其中所述计算器件包括电子器件、有源电子器件、场效应晶体管(FET)、光子器件、模拟器件、电触点、电导体、电半导体和硅芯片中的一种。
24.如权利要求20所述的系统，其中所述盖部分包括适于防止所述多个触点遭受冲击、灰尘和来自所述第一侧的电耦合的尺寸。
25.一种方法，包括：
将具有电子插座测试功能性的装置以可移除的方式耦合到具有用于以电子方式耦合到计算器件的多个触点的插座，其中所述耦合足以在所述装置和所述触点之间传递多个能量激励，而不导致所述触点的力驱动、压缩和顺从；
在所述装置和所述插座以可移除的方式被耦合时，运输所述装置和所述插座；以及
在所述装置和所述插座以可移除的方式被耦合时，测试所述插座，所述测试操作包括使用所述装置。
26.如权利要求25所述的方法，其中测试操作在运输前或在运输后进行。
27.如权利要求25所述的方法，其中测试操作包括激励所述装置的多个能量通道的操作和所述装置响应所述激励的操作。
28.如权利要求25所述的方法，其中所述激励操作包括传输来自所述插座的多个触点的电信号，并且其中所述响应操作包括将电响应传输给所述触点。
29.如权利要求25所述的方法，其中测试操作包括以下中的至少一种：边界扫描测试、内部自测、电容响应的测试、电阻响应的测试、电感响应的测试、热响应的测试、热分布测试、包括通过场效应晶体管(FET)对所述激励的响应的测试、包括通过电容器和/或电阻器对所述激励的响应的测试、检测电源节点的测试、自测、对适当组装的测试、对适当连通性的测试、检测电气短路的测试、检测电气开路的测试、上电测试、启用电源的测试、无电源的测试、接地检测测试、包括通过多个电容器和/或电阻器阵列对所述激励的响应的测试、包括通过电容器和/或电阻器对所述激励的响应的测试。
30.如权利要求25所述的方法，其中以可移除的方式耦合的操作还包括：
至少覆盖包括所述多个触点的所述插座的腔；
防止所述多个触点遭受冲击、灰尘和与所述装置外部的电气接触。
31.如权利要求25所述的方法，还包括：
在所述装置和所述插座以可移除的方式被耦合时，封装所述装置和所述插座；以及
在所述装置和所述插座以可移除的方式被耦合时，储存所述装置和所述插座。
32.如权利要求25所述的方法，还包括：
在测试操作后回收所述装置，其中回收操作包括从所述插座移除所述装置，并且随后将所述装置以可移除的方式耦合到另一插座。
33.如权利要求25所述的方法，还包括在所述插座上拾起和放置所述装置以及在印刷电路板上拾起和放置所述装置和所述插座中的一种。
CN2005800192354A 2004-04-12 2005-03-31 插座遮盖件和测试接口 Expired - Fee Related CN1969192B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/823,049 2004-04-12
US10/823,049 US7208936B2 (en) 2004-04-12 2004-04-12 Socket lid and test device
PCT/US2005/010918 WO2005101041A1 (en) 2004-04-12 2005-03-31 Socket cover and test interface

Publications (2)

Publication Number Publication Date
CN1969192A true CN1969192A (zh) 2007-05-23
CN1969192B CN1969192B (zh) 2011-04-13

Family

ID=34964154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800192354A Expired - Fee Related CN1969192B (zh) 2004-04-12 2005-03-31 插座遮盖件和测试接口

Country Status (4)

Country Link
US (1) US7208936B2 (zh)
CN (1) CN1969192B (zh)
TW (1) TWI277746B (zh)
WO (1) WO2005101041A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533038B (zh) * 2009-04-11 2011-06-29 叶隆盛 一种测试座
CN103278763A (zh) * 2013-04-28 2013-09-04 上海华力微电子有限公司 芯片的ft测试板系统和测试方法
CN103605099A (zh) * 2013-11-22 2014-02-26 上海华岭集成电路技术股份有限公司 接口转换检测装置及接口检测方法
CN104813172A (zh) * 2012-12-27 2015-07-29 泰拉丁公司 用于测试系统的接口
WO2019205535A1 (zh) * 2018-04-27 2019-10-31 北京比特大陆科技有限公司 散热结构及其实现方法、散热装置
CN110518397A (zh) * 2019-08-29 2019-11-29 中国科学院长春光学精密机械与物理研究所 空间受限的焦面板无应力插座的装配系统
CN114814522A (zh) * 2017-03-03 2022-07-29 雅赫测试系统公司 电子测试器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956387B2 (en) * 2003-08-15 2005-10-18 Intel Corporation Socket connection test modules and methods of using the same
US7199599B2 (en) * 2004-10-06 2007-04-03 Intel Corporation Integrated circuit socket with removable support
WO2007052344A1 (ja) * 2005-11-02 2007-05-10 Taiyo Yuden Co., Ltd. システムインパッケージおよびソケット
TWI459532B (zh) * 2005-11-21 2014-11-01 System-level package
US20090002002A1 (en) * 2007-06-30 2009-01-01 Wen-Bi Hsu Electrical Testing System
TWI356169B (en) * 2008-01-29 2012-01-11 Advanced Semiconductor Eng Apparatus and method for detecting electronic devi
US7855567B2 (en) * 2008-04-01 2010-12-21 Test Research, Inc. Electronic device testing system and method
US8310256B2 (en) * 2009-12-22 2012-11-13 Teradyne, Inc. Capacitive opens testing in low signal environments
WO2017091591A1 (en) * 2015-11-25 2017-06-01 Formfactor, Inc. Floating nest for a test socket
WO2017115375A1 (en) * 2015-12-31 2017-07-06 Healthwatch Ltd. Devices and methods for detecting defects in conductive textile regions in a garment
US20190067884A1 (en) * 2017-08-31 2019-02-28 Han Chuang International Co.,Ltd. Intelligent device
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
US11829306B2 (en) * 2018-10-12 2023-11-28 Rimage Corporation Storage units and casings
US11728001B2 (en) * 2020-11-16 2023-08-15 Micron Technology, Inc. Apparatuses for characterizing system channels and associated methods and systems
CN116604769B (zh) * 2023-06-02 2023-11-07 中山市东润智能装备有限公司 注塑件下料和检测设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978912A (en) * 1989-10-23 1990-12-18 Ag Communication Systems Corporation Chip carrier socket test probe
US5436570A (en) * 1991-05-21 1995-07-25 Tan; Yin L. Burn-in test probe for fine-pitch packages with side contacts
DE4116457C1 (zh) * 1991-05-21 1992-10-29 Helmut 7800 Freiburg De Lang-Dahlke
US5451165A (en) 1994-07-27 1995-09-19 Minnesota Mining And Manufacturing Company Temporary package for bare die test and burn-in
TW368603B (en) * 1996-08-09 1999-09-01 Advantest Corp Testing apparatus for semiconductor device
TW456074B (en) * 1998-02-17 2001-09-21 Advantest Corp IC socket
JPH11329648A (ja) * 1998-05-19 1999-11-30 Molex Inc Ｉｃデバイスソケット
US6194904B1 (en) * 1998-05-19 2001-02-27 R-Tec Corporation Socket test probe and method of making
JP3813772B2 (ja) * 1999-09-27 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US6655965B2 (en) * 2001-11-28 2003-12-02 Fci Americas Technology, Inc. Interconnect device for electrically coupling a test system to a circuit board adapted for use with a ball-grid array connector

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533038B (zh) * 2009-04-11 2011-06-29 叶隆盛 一种测试座
CN104813172A (zh) * 2012-12-27 2015-07-29 泰拉丁公司 用于测试系统的接口
CN103278763A (zh) * 2013-04-28 2013-09-04 上海华力微电子有限公司 芯片的ft测试板系统和测试方法
CN103278763B (zh) * 2013-04-28 2016-06-22 上海华力微电子有限公司 芯片的ft测试板系统和测试方法
CN103605099A (zh) * 2013-11-22 2014-02-26 上海华岭集成电路技术股份有限公司 接口转换检测装置及接口检测方法
CN103605099B (zh) * 2013-11-22 2016-04-13 上海华岭集成电路技术股份有限公司 接口转换检测装置及接口检测方法
CN114814522A (zh) * 2017-03-03 2022-07-29 雅赫测试系统公司 电子测试器
WO2019205535A1 (zh) * 2018-04-27 2019-10-31 北京比特大陆科技有限公司 散热结构及其实现方法、散热装置
CN110518397A (zh) * 2019-08-29 2019-11-29 中国科学院长春光学精密机械与物理研究所 空间受限的焦面板无应力插座的装配系统

Also Published As

Publication number Publication date
TWI277746B (en) 2007-04-01
US20050225315A1 (en) 2005-10-13
US7208936B2 (en) 2007-04-24
WO2005101041A1 (en) 2005-10-27
CN1969192B (zh) 2011-04-13
TW200602650A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
CN1969192B (zh) 插座遮盖件和测试接口
US6822469B1 (en) Method for testing multiple semiconductor wafers
EP0599544B1 (en) Capacitive electrode system for detecting open solder joints in printed circuit assemblies
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US10656200B2 (en) High volume system level testing of devices with pop structures
TWI411791B (zh) 測試單粒化晶粒的設備與方法
KR101176858B1 (ko) 인지된 양호한 다이를 산출하기 위한 테스트 방법
US7068039B2 (en) Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same
US7915722B2 (en) Information sensing device with electroconductive structure and molded body surrounding each other
JP5064375B2 (ja) 電子的要素試験の装置、システム、および方法。
US5059897A (en) Method and apparatus for testing passive substrates for integrated circuit mounting
US6825678B2 (en) Wafer level interposer
US7123022B2 (en) Method and apparatus for non-contact testing and diagnosing electrical paths through connectors on circuit assemblies
US7800391B2 (en) Apparatus for testing a chip and methods of making and using the same
WO2000037950A1 (en) Lead frame structure for testing integrated circuits
JPH09503577A (ja) バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理
US20120007626A1 (en) Testing techniques for through-device vias
CN104465436A (zh) 衬底检查装置
US5475224A (en) Infrared detector substrate with breakaway test tabs
EP1081757B1 (en) Multichip module packaging process for known good die burn-in
US20020118031A1 (en) Connector test card
US20050024220A1 (en) Built-in circuitry and method to test connectivity to integrated circuit
CN1759639A (zh) 用于保护部件或者模块的方法和装置
KR101468489B1 (ko) 유에스비 드라이브 및 그 제조방법
Jacob et al. Recovering contacting interfaces in packaging and in semiconductor devices: Mechanisms and how to handle them in analysis

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110413

Termination date: 20180331