CN1949392B - 对存储器元件进行编程的系统及方法 - Google Patents
对存储器元件进行编程的系统及方法 Download PDFInfo
- Publication number
- CN1949392B CN1949392B CN2006101388838A CN200610138883A CN1949392B CN 1949392 B CN1949392 B CN 1949392B CN 2006101388838 A CN2006101388838 A CN 2006101388838A CN 200610138883 A CN200610138883 A CN 200610138883A CN 1949392 B CN1949392 B CN 1949392B
- Authority
- CN
- China
- Prior art keywords
- selection
- state
- charge
- programming
- phines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种多电平单元(MLC)，可通过如每一单元中两端的每一端储存两比特来储存4比特。每一端可以储存，如四种不同电流电平状态，其通过在编程期间空穴注入如氮化层中的数目来决定。在一个提供的电位下，当更多的空穴注入，则电流减少。因此，电流可以是低的，在一实施例中通过使用电流放大器得到益处，此电流放大器可以是双极结型晶体管(BJT)、金属氧化物半导体晶体管(MOS)或其他类型的元件。
Description
技术领域
本发明一般关于半导体存储器元件，尤其是关于允许每一个单元有多个比特的半导体存储器元件。
现有技术
带-带(BTB)PHINES存储器单元为每一个单元可以储存两比特的一种存储器单元。一比特可以储存在晶体管的源极端，而另一比特可以储存在晶体管的漏极端。在这些存储器单元中，每一比特可以具有两种状态：一种为高电流状态，以逻辑“1”表示，一种为低电流状态，以逻辑“0”表示。借助于检测通过单元的电流及决定此电流是否高于或低于一临界值，以读取存储器单元的每一端。编程及读取BTB-PHINES存储器单元可参考图1A及图1B，如下详细说明。图1A说明BTB-PHINES存储器单元100，图1B图说明擦除及编程单元的检测电流。
存储器单元100包含一个硅衬底102，其余的存储器元件可以制造在此基底材料之上。通过掺杂硅衬底可以建立两个n+区域104及106，这些区域104及106可以作为存储器单元100的源极及漏极。之后，ONO(氧化-氮化-氧化物)层108可以沉积于硅衬底102的n+区域104及106之间，且多晶硅层(未显示)可以沉积在ONO层108的顶部上，以形成存储器单元100的栅极。ONO层108可以包含一个氮化(n)层110，其可捕捉电荷，且夹在两氧化硅层之间。
存储器单元100可以配置为储存数据，通过“编程”及“擦除”包含存储器单元100的存储器单元来储存数据。在擦除状态，少量的″空穴″(即空穴较电子少)在氮化层110中。当少量的空穴存在氮化层110中，更多的电流通过晶体管，如从衬底到源极或从衬底至漏极。
通过热空穴注入氮化层110可以实现编程存储器单元。当较少空穴注入氮化层110，则较少电子存在氮化层110中。当较少电子存在氮化层110，则在氮化层110的负电荷较少。因此，在较多空穴注入氮化层110时，氮化层110呈现较正电荷。当氮化层110变得越来越正电荷时，则为栅极带来更负的电位，以提供一定量的电流通过。因此，对于提供的栅极及漏极或漏极及源极电位，当越多的空穴注入氮化层110中，则越少电流流经。在编程操作期间，注入空穴以补偿或与储存的电子重新结合。电子及空穴共同存在存储器单元中。在编程状态，空穴的数目多于电子的数目。在擦除状态，电子的数目多于空穴的数目。
如前所述，擦除单元的BTB电流高于编程单元的BTB电流，因此，通过将每一单元的每一端的电流与临界值，如衬底至漏极或衬底至源极的电流临界值相比较，可以决定已编程或未编程的每一单元的每一端的状态。
在PHINES存储器元件，在氮化层110累积的电荷可以通过公知的Fowler-Nordheim(负富勒-诺得汉)注入而擦除。在擦除循环期间，擦除电位施加在存储器单元100的源极、漏极、栅极及主体，产生电子穿隧通过ONO层的底或顶氧化阻挡层，进入氮化层110。这些电子可以在编程期间补偿注入氮化层110的电荷。通过底或顶氧化阻挡层的隧道发生在高电场存在时，而此高电场通过擦除电位施加于存储器单元100时建立，且为一种量化机械隧道的形式。
图1B说明存储器单元100的读取操作。如图所示，在读取期间，可以将2伏特的读取电位施加于源极106，而将-10伏特的读取电位施加于栅极，且漏极104可以是浮动的。之后，可以监控产生的源极电流，以决定存储器单元100是否已经编程。如果存储器单元已编程，则电流将降低，如图1B所示。另一方面来说，如果存储器单元己擦除，则电流将相对高，如图1B所示。通过切换漏极及源极的电位及监控漏极电流，可以读取存储器单元100的另一端。
然而，每一个单元储存两个比特将会增加存储器的密度，电子元件所需的施加及数据会持续增加，甚至大于公知的存储器元件所提供的密度需求。
发明内容
一种多电平单元(MLC)技术通过如每一PHINES单元中两端的每一端储存两比特，使得每一单元可以储存4比特。每一端可以储存，如四种不同电流电平状态，其可通过编程期间空穴注入如氮化层中的数目决定。
一方面来说，电流放大器可用于检测与不同电荷状态相关的电流电平。电流放大器可以是BJT、MOS或其他类型的元件。
另一方面来说，多个检测电位可用于检测不同的状态。之后，将回应不同的检测电位所产生的电流与单一参考电平相比较。
另一方面来说，之后，检测电位可用于且产生的电流可与多个参考电平相比较，以检测不同的状态。
根据本发明的第一方面，提供了一种编程供MLC(多电平单元)操作的PHINES存储器单元的方法，包含：选择该PHINES存储器单元的一端；选择多个电荷状态中的一个电荷状态，供编程该选择的一端；
施加编程电压到该选择的一端；以及测量该选择的一端的电流，及比较该电流及一个临界值，以验证该选择的一端已被编程为该选择的电荷状态。
根据本发明的第二方面，提供了一种读取多电平的PHINES单元的编程状态的方法，包含：选择该PHINES单元的一端；基于该选择的一端，施加多个检测电位到该PHINES单元；检测来自该选择的一端的电流；比较该检测的电流及一个临界值；以及基于该比较，决定该选择的一端的编程状态。
根据本发明的第三方面，提供了一种读取多电平的PHINES单元的编程状态的方法，包含：选择该PHINES单元的一端；基于该选择的一端，施加检测电位到该PHINES单元；检测来自该选择的一端的电流；比较该检测的电流及多个临界值；以及基于该比较，决定该选择的一端的编程状态。
根据本发明的第三方面，提供了一种非挥发性存储器元件，包含：多个PHINES存储器单元，配置供MLC(多电平单元)操作；电压泵，配置为提供一个电压；编程电路，与该电压泵耦合，该编程电路配置为编程该多个PHINES存储器单元至自多个电荷状态选择的一个电荷状态；验证电路，配置为验证该多个PHINES存储器单元的该电荷状态；放大单元，与该验证电路耦合，该放大单元配置为放大该多该PHINES存储器单元产生的检测电流；以及切换器，该切换器与该PHINES存储器单元、该放大单元及该编程电路耦合，该切换器配置为选择性将该放大单元及该编程电路与该PHINES存储器单元耦合，其中对于该多个PHINES存储器单元中每一个，该编程电路进一步配置为：选择该PHINES存储器单元的一端；自多个电荷状态选择一个电荷状态，供编程该选择的一端；以及施加编程电压，该编程电压由该电压泵提供至该选择的一端。
在具体实施方式的段落中详细说明本发明的这些及其他特征、方面及实施例。
附图说明
为了使本发明有更完整的了解，因此，参考下列的详细说明及附图，其中：
图1A说明BTB-PHINES存储器单元；
图1B说明图1A的存储器单元的读取操作；
图2A为根据本发明的一个实施例，说明一个存储器单元；
图2B为根据本发明的一个实施例，说明图2A的存储器单元的读取操作；
图3为根据图2B的实施例，说明读取图2A的存储器单元的方法的流程图；
图4为根据本发明的另一实施例，说明图2A的存储器单元的读取操作；
图5为根据图4的实施例，说明读取图2A的存储器单元的方法的流程图；
图6为根据本发明的一个实施例，说明编程图2A的存储器单元的方法的流程图；
图7为根据本发明的一个实施例，说明包含在一个存储器元件的电流放大器，其中此存储器元件包含图2A的存储器单元；
图8为根据本发明的另一实施例，说明包含在一个存储器元件的电流放大器，其中此存储器元件包含图2A的存储器单元；
图9为根据本发明的另一实施例，说明包含在一个存储器元件的电流放大器，其中此存储器元件包含图2A的存储器单元；
图10为根据本发明的另一实施例，说明包含在一个存储器元件的电流放大器，其中此存储器元件包含图2A的存储器单元；以及
图11为根据本发明的另一实施例，说明包含在一个存储器元件的编程及检测电路，其中此存储器元件包含图2A的存储器单元。
具体实施方式
图2A说明根据在此述及的系统及方法的一个实施例，一存储器单元200的图式。图2A包含一个存储器单元200，举例来说，通过使用一多电平单元(MLC)配置，每一单元可以储存四比特。MLC技术的优点为在一个晶体管单元的电荷储存结构中储存多个电荷电平。之后，这些不同的电平层可用于代表单元中多个比特，因此每个单元可以储存多个比特，增加密度并减少实际体积。
建立MLC是通过在编程期间改变空穴注入的数目，且借此改变提供的栅极至漏极或栅极至源极的电压时的电流流动，且在编程期间，更多的空穴注入会导致较少电流流动。如同之前讨论的PHINES存储器单元，不同的电流电平层可以代表不同的逻辑状态，然而，逻辑状态的数目可以借助于MLC而增加。
在图2A的实施例中，每一存储器单元200具有两储存端202及204，举例来说，每一储存端202及204将在不同状态的埋藏电荷产生的4种不同电荷状态储存于捕捉层206中。4种不同的电荷状态的每一状态可以代表4种不同的2比特图案(11，10，00，01)之一。因此，2比特可以储存在每一储存端202及204，且4比特可以储存在存储器单元200中。
图2B说明关于存储器单元200，在不同电荷状态及不同栅极电位时的源极或漏极电流的图式。Y轴说明的电流为源极电流或漏极电流(Is或Id)，视被读取的是储存端202或204而定。X轴说明施加于存储器单元200的栅极电位(Vg)。可以设定一个参考临界值212，在不同的栅极电位的电流电平可与临界值212相比较。如图所示，存储器单元200的每一电荷状态会具有四种电流曲线214、216、218及220。举例来说，当施加-6伏特的栅极电压于存储器单元200的栅极，电流曲线214相关的电荷状态超出临界电压，产生足够的电流超出电流临界值212，这可以代表的逻辑状态″11″表示。类似的情形，关于电流曲线216，施加-8伏特的栅极电压可以在下一个状态超出临界电位，使得电流超出临界值212，这可以代表的逻辑状态“10”表示。关于电流曲线218，施加-10伏特的栅极电压可以使得在下一个状态电流超出临界值212，这可以代表的逻辑状态″00″表示。对于栅极电压-6伏特、-8伏特及-10伏特时，将每一个电流小于临界值212者，以状态“01”表示。也对于电荷状态之一，在-12伏特时电流大于临界值者，以逻辑状态″01″表示。
图3说明根据在此所述的系统及方法的一个实施例，使用一单一临界值及多个栅极电位，如图2B所述，以用于检测多个比特的方法。如之前所讨论，在如-6伏特至-10伏特每一栅极电压可以呈梯状，且产生可以比得上临界值212的电流。在步骤300，可以施加一个第一检测电位到选择的储存端。在此需注意视存储器单元中两储存端中的哪一个被读取而选择漏极端或源极端。
如之前所讨论，一般而言，当从栅极至漏极或从栅极至源极的电压增加，从漏极至衬底或从源极至衬底的电流增加，且当编程期间空穴注入的数目增加，则电流减少。因此，当编程期间更多的空穴注入，则在读取期间需要更高的电位，以得到高于选择的临界值之上的电位。
举例来说，在步骤300，当选择漏极端读取时，可以使用-6伏特的栅极电压(Vg)，及2伏特的漏极电压(Vd)。当选择漏极端读取时，源极端可以是浮动或接地。之后，在步骤302，将电流电平与临界值212比较，若电流电平大于临界值212，则在步骤304选择状态“11”。在步骤306，同样施加一个第二检测电流，如施加-8伏特的栅极电压及2伏特的漏极电压。
之后，在步骤308，将电流电平与临界值212比较，若电流电平大于临界值212，则在步骤310选择状态“10”。
在步骤312施加一个第三检测电流，如施加-10伏特的栅极电压及2伏特的漏极电压。之后，在步骤314将电流电平与临界值212比较，若电流电平大于临界值212，则在步骤316选择状态“00”。也可以在步骤318选择状态“01”。如前所述，为了简化步骤，不需要第四检测电压。在施加三种检测电压的每一种之后，仅留下“01”状态尚未被测试。如果需要的话，可以施加一个第四检测电压，举例来说，验证“01”状态，且可能减少一些因为损毁或制造存储器单元造成的错误的读取。
可以了解的是前述的讨论是依据图3关于漏极电压，这些讨论也可以应用在一个源极电压，将视选择读取的储存端202或204而定。此外，视每一实施例而定，如在编程期间的空穴注入数目，可以使用不同的栅极且/或漏极电压。可以进一步了解的是如前所述，当可定义多于4种不同的电荷状态时，则可储存大于4比特。举例来说，若定义8种不同的电荷状态，则每个状态可以储存3比特。然而，可以了解的是当电荷状态数目增加，每一不同电流电平之间的差异缩小，且错误的可能性增加。
图4说明关于存储器单元200，对于不同电荷状态及单一栅极电位，源极或漏极电流的图式。如前所讨论的，在图2中，临界值212是一定值，而施加于栅极的电压是变动的。如图4所示，栅极电压保持一定值，如-10伏特，使用多个临界值，以检测关于存储器单元200的电荷状态。可以使用3种临界值402、404及406，图中分别以参考电平1、参考电平2及参考电平3表示，视相对于这些临界值402、404及406的电流电平而定，可检测如四种逻辑状态之一。举例来说，当电荷状态之一，以曲线408代表的电流超过临界值402，则可检测到逻辑状态“11”。当在下一个状态，以曲线410代表的电流超过临界值404，则可检测到逻辑状态“10”。当在下一个状态，以曲线412代表的电流超过临界值406，则可侦测到逻辑状态“00”。当在最后一个状态，以曲线414代表的电流电平低于每一个参考电平402、404及406，则可检测“01”。可以了解的是关于每一状态的比特图案“00”、“01”、“10”、“11”可以随不同的实施例而加以变化。
图5为说明根据在此述及的系统及方法的一个实施例，使用单一读取电位，如图4的例式，检测多个比特的方法的流程图。在步骤500，将一检测电压施加于选择的储存端。举例来说，施加-10伏特的栅极电压，及施加2伏特的漏极电压。在此例式中，如前所述，可将施加的检测电压维持定值，且将电流与多个临界值比较。举例来说，在步骤502，将电流与参考电平1相比较。如果电流电平大于参考电平1，则在步骤504选择逻辑状态“11”。在步骤506也将电流电平与参考电平2相比较，若电流电平大于参考电平，则在步骤508选择逻辑状态“10”。
在步骤510，将电流电平与参考电平3相比较，若电流电平大于参考电平，则在步骤508选择逻辑状态“00”。也可选择逻辑状态“01”。记得第四参考电平是不需要的，这是因为排除其他三种逻辑状态，则可选择逻辑状态“01”。
图6为说明根据在此述及的系统及方法的一个实施例，一编程方法的流程图。此流程开始于步骤600。记得一般而言，当栅极至漏极或栅极至源极的电压增加，从漏极至衬底或从源极至衬底的电流增加，且当编程期间空穴注入的数目增加，则电流减少。因此，当编程期间空穴注入越多，则在读取期间需要更高的电位，以获得大于选择的临界值的电流。
一种可能的状态是有最少可能空穴，甚至更理想的是没有空穴。一般而言在这样的状态下，在栅极至漏极或栅极至源极的电位结合时，将会有最大电流流经。这个状态可以逻辑状态“11”表示，如步骤602所述。也可以将一编程电位施加于存储器单元200的源极、漏极、栅极及主体。当施加适当的编程电位时，空穴被注入存储器单元的ONO的一端的电荷储存氮化层中。记得此存储器单元可以具有，如两个储存端202及204。空穴可以注入存储器单元的氮化层中，直到注入足够的空穴，使得在适当的读取电位施加期间，电流电平会大于或小于参考电平，其在步骤606表为逻辑状态“10”。如果这是预期的逻辑状态，则在步骤608完成编程。
在步骤610，也可以将编程电压施加于存储器单元，空穴可以注入氮化层中，直到达到读取电流会大于或小于在步骤612表为逻辑状态“00”的临界值。如果逻辑状态“00”是预期的逻辑状态，则在步骤614完成编程。也可以在步骤616重复这个步骤，直到储存足够的电荷，使得读取电流电平可以大于或小于步骤618表为逻辑状态“01”的临界值。之后，可以在步骤620完成此存储器单元的编程，逻辑状态“01”储存在存储器单元中。
虽然在图6的工艺中分解为数个步骤，可以了解的是一个编程工艺可以仅发生较少的步骤。举例来说，施加编程电压直到达到预期的电流电平，且之后移除编程电位。再者，可以为本领域技术人员所了解的是图6仅为一单元中多个比特的编程方法。
如前所述，因为需要检测多个电流电平，一些电平可以是相对低的。因此，一检测放大器有助于电流电平的侦测。图7为说明根据在此述及的系统及方法的一个实施例，包含多个存储器单元730的一存储器元件700的图式。而且，存储器元件700可以包含多个电流放大器708-714，其用于放大存储器单元730所产生的检测电流。在此需注意的是不只是通过存储器单元730的电流可以是低的，每一存储器单元730的数个状态的每一个也可以是非常微小。也就是说，相较于公知的元件，每一状态的电流容许范围降低。
因为这些理由，加入一个电流放大器来放大欲检测的电流是有用的。在一个例子中，存储器单元的数个群组的每一个可以通过检测线702、704、706及732而与电流放大器708、710、712及714连接。如图所示，每一电流放大器708-714包含一个BJT晶体管，其基极连接至检测线702、704、706及732之一，且其集电极接地。通过每一电流放大器708、710、712及714的晶体管的基极的一较低电流产生更大的电流，流经发射极至晶体管的集电极。可通过分别与电流放大器708、710、712及714连接的验证电路716、718、720及722，测量此更大的电流。
图8为说明根据前述系统及方法的一个实施例，包含多个存储器单元830的存储器元件840的例式。存储器元件840也包含根据在此述及的系统及方法的另一实施例的电流放大器804及806。不同于图7的实施例，图8的实施例中，当使用解码电路808及810，验证电路800及802及电流放大器804及806的数目减少。解码电路808及810选择可以读取的检测线812、814、816及818。举例来说，解码电路808可以在检测线812及814之间选择。
在图8中的实施例，放大器804及806使用图7的实施例中所使用的BJT晶体管。图9也说明使用MOS晶体管900及902的电流放大器的实施例图式。一般而言，可以了解的是根据在此述及的系统及方法，可以使用多种不同类型的晶体管。因此，图7至图9并非打算将在此述及的系统及方法限定于任一特定的放大器型态或类型，因此，如图10所述，可用于区别储存在存储器单元中不同状态的电流间的任何一种电流放大器，可以结合在此述及的系统及方法。因此，电流放大器1000及1002可以包含一个或多个BJT晶体管、MOS晶体管、FET晶体管等。
如放大器1000及1002的放大器对于读取及擦除是有益的，但是一般对于编程存储器元件840是没有用的。因此，一些类型的切换器可以用于切换放大器，这些放大器供放大存储器元件840所产生的感测电流，而编程电路用于编程存储器元件840。举例来说，图11为根据在此述及的系统及方法，配置为编程存储器元件840的编程电路。此编程电路可以通过切换器选择性地与存储器元件阵列840的单元耦合，其中，切换器可以配置为选择性耦合检测放大器，而检测放大器可用于放大存储器元件阵列840的单元所产生的检测电流。因此，在编程作业期间，编程电路可以与单元耦合，且在读取且/或擦除作业期间，检测放大器可与存储器元件阵列840的单元接合。
此编程电路可以包含一个电压泵1114，其配置为提供一个电压。此电路也可以包含一个或多个编程电路，如编程电路1100及1102。编程电路1100及1102可以配置为编程附属的单元，如通过解码器或切换器，解码电路808及810是为了编程在适当状态的每一单元。也就是说，编程电路1100及1102可以配置为执行图6所示的方法。
电流放大器1108及1110及验证电路1104及1106可以用于验证编程为适当状态的单元。放大器1108及1110一般用于放大读取且/或擦除存储器元件阵列840的单元所产生的电流。
可以了解的是在一些实施例中，每一检测或比特线可仅有单一编程电路，因此，可以了解的是图11的电路仅为例式，其他配置也是可能的。
虽然本发明的特定实施例已如前所述，可以了解的是这些实施例仅为例子，本发明并不限于这些实施例，而是由下列的权利要求所界定，而权利要求所述伴随之前的说明及图式。
Claims (20)
1.一种编程供MLC(多电平单元)操作的PHINES存储器单元的方法，包含：
选择该PHINES存储器单元的一端；
选择多个电荷状态中的一个电荷状态，供编程该选择的一端；
施加编程电压到该选择的一端；以及
测量该选择的一端的电流，及比较该电流及一个临界值，以验证该选择的一端已被编程为该选择的电荷状态。
2.如权利要求1所述的方法，其中该多个电荷状态的每一个与2比特逻辑图案相关。
3.如权利要求1所述的方法，其中该多个电荷状态的每一个与3比特逻辑图案相关。
4.如权利要求1所述的方法，更包含选择一个临界值，供与该选择的电荷状态相关的验证。
5.如权利要求1所述的方法，更包含决定该选择的一端尚未被编程至该选择的电荷状态，以及持续施加该编程电压直到该选择的一端编程至该选择的电荷状态。
6.一种读取多电平的PHINES单元的编程状态的方法，包含：
选择该PHINES单元的一端；
基于该选择的一端，施加多个检测电位到该PHINES单元；
检测来自该选择的一端的电流；
比较该检测的电流及一个临界值；以及
基于该比较，决定该选择的一端的编程状态。
7.如权利要求6所述的方法，其中有四种编程状态，且其中三种检测电压用于决定供该选择的一端的编程状态。
8.如权利要求6所述的方法，其中有八种编程状态，且其中七种检测电压用于决定供该选择的一端的编程状态。
9.一种读取多电平的PHINES单元的编程状态的方法，包含：
选择该PHINES单元的一端；
基于该选择的一端，施加检测电位到该PHINES单元；
检测来自该选择的一端的电流；
比较该检测的电流及多个临界值；以及
基于该比较，决定该选择的一端的编程状态。
10.如权利要求9所述的方法，其中有四种编程状态，且其中三种临界值用于决定供该选择的一端的编程状态。
11.如权利要求9所述的方法，其中有八种编程状态，且其中七种临界值用于决定供该选择的一端的编程状态。
12.一种非挥发性存储器元件，包含：
多个PHINES存储器单元，配置供MLC(多电平单元)操作；
电压泵，配置为提供一个电压；
编程电路，与该电压泵耦合，该编程电路配置为编程该多个PHINES存储器单元至自多个电荷状态选择的一个电荷状态；
验证电路，配置为验证该多个PHINES存储器单元的该电荷状态；
放大单元，与该验证电路耦合，该放大单元配置为放大该多该PHINES存储器单元产生的检测电流；以及
切换器，该切换器与该PHINES存储器单元、该放大单元及该编程电路耦合，该切换器配置为选择性将该放大单元及该编程电路与该PHINES存储器单元耦合，
其中对于该多个PHINES存储器单元中每一个，该编程电路进一步配置为：
选择该PHINES存储器单元的一端；
自多个电荷状态选择一个电荷状态，供编程该选择的一端；以及
施加编程电压，该编程电压由该电压泵提供至该选择的一端。
13.如权利要求12所述的非挥发性存储器元件，其中该验证电路配置为确认该选择的一端的一检测电流，以及比较该检测电流及临界值，以验证该选择的一端是否已被编程至该选择的电荷状态。
14.如权利要求12所述的非挥发性存储器元件，其中该多个电荷状态中的每一个与2比特逻辑图案相关。
15.如权利要求12所述的非挥发性存储器元件，其中该多个电荷状态中的每一个与3比特逻辑图案相关。
16.如权利要求12所述的非挥发性存储器元件，其中该验证电路进一步配置为选择一个临界值，该临界值与供验证的该选择的电荷状态相关。
17.如权利要求12所述的非挥发性存储器元件，其中该编程电路更包含配置为当决定编程时选定存储器单元的一端尚未被编程至该选择的电荷状态时，持续施加该编程电压直到该选择的一端编程至该选择的电荷状态。
18.如权利要求12所述的非挥发性存储器元件，其中对于该多个PHINES存储器单元中每一个，该放大单元及验证电路进一步配置为：
检测来自该PHINES存储器单元的一个选择端的电流，以回应施加于该PHINES存储器单元的多个检测电位；
比较该检测电流及一个临界值；以及
基于该比较，决定该选择端的编程状态。
19.如权利要求18所述的非挥发性存储器元件，其中有四种编程状态，且其中三种检测电压用于决定供该选择的一端的编程状态。
20.如权利要求18所述的非挥发性存储器元件，其中有八种编程状态，且其中七种检测电压用于决定供该选择的一端的编程状态。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/248,504 | 2005-10-12 | ||
| US11/248,504 US8223553B2 (en) | 2005-10-12 | 2005-10-12 | Systems and methods for programming a memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1949392A CN1949392A (zh) | 2007-04-18 |
| CN1949392B true CN1949392B (zh) | 2010-10-06 |
Family
ID=37910959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101388838A Active CN1949392B (zh) | 2005-10-12 | 2006-09-21 | 对存储器元件进行编程的系统及方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8223553B2 (zh) |
| CN (1) | CN1949392B (zh) |
| TW (1) | TWI354991B (zh) |
Families Citing this family (82)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2876244B1 (fr) * | 2004-10-04 | 2007-01-26 | Commissariat Energie Atomique | Composant muni d'un ensemble de micropointes conductrices dures et procede de connexion electrique entre ce composant et un composant muni de protuberances conductrices ductiles |
| US20080205140A1 (en) * | 2007-02-26 | 2008-08-28 | Aplus Flash Technology, Inc. | Bit line structure for a multilevel, dual-sided nonvolatile memory cell array |
| US8738841B2 (en) * | 2007-12-27 | 2014-05-27 | Sandisk Enterprise IP LLC. | Flash memory controller and system including data pipelines incorporating multiple buffers |
| US7940571B2 (en) * | 2009-02-26 | 2011-05-10 | Macronix International Co., Ltd. | Memory apparatus and method thereof for operating memory |
| CN101887749B (zh) * | 2009-05-13 | 2013-05-01 | 旺宏电子股份有限公司 | 存储器装置及其操作方法 |
| US8365041B2 (en) | 2010-03-17 | 2013-01-29 | Sandisk Enterprise Ip Llc | MLC self-raid flash data protection scheme |
| US8638605B2 (en) * | 2011-05-25 | 2014-01-28 | Micron Technology, Inc. | Apparatus and methods including a bipolar junction transistor coupled to a string of memory cells |
| US8909982B2 (en) | 2011-06-19 | 2014-12-09 | Sandisk Enterprise Ip Llc | System and method for detecting copyback programming problems |
| US8910020B2 (en) | 2011-06-19 | 2014-12-09 | Sandisk Enterprise Ip Llc | Intelligent bit recovery for flash memory |
| US8938658B2 (en) | 2011-11-07 | 2015-01-20 | Sandisk Enterprise Ip Llc | Statistical read comparison signal generation for memory systems |
| US9048876B2 (en) | 2011-11-18 | 2015-06-02 | Sandisk Enterprise Ip Llc | Systems, methods and devices for multi-tiered error correction |
| US8954822B2 (en) | 2011-11-18 | 2015-02-10 | Sandisk Enterprise Ip Llc | Data encoder and decoder using memory-specific parity-check matrix |
| US8924815B2 (en) | 2011-11-18 | 2014-12-30 | Sandisk Enterprise Ip Llc | Systems, methods and devices for decoding codewords having multiple parity segments |
| US9699263B1 (en) | 2012-08-17 | 2017-07-04 | Sandisk Technologies Llc. | Automatic read and write acceleration of data accessed by virtual machines |
| US9501398B2 (en) | 2012-12-26 | 2016-11-22 | Sandisk Technologies Llc | Persistent storage device with NVRAM for staging writes |
| US9612948B2 (en) | 2012-12-27 | 2017-04-04 | Sandisk Technologies Llc | Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device |
| US9239751B1 (en) | 2012-12-27 | 2016-01-19 | Sandisk Enterprise Ip Llc | Compressing data from multiple reads for error control management in memory systems |
| US9003264B1 (en) | 2012-12-31 | 2015-04-07 | Sandisk Enterprise Ip Llc | Systems, methods, and devices for multi-dimensional flash RAID data protection |
| US9454420B1 (en) | 2012-12-31 | 2016-09-27 | Sandisk Technologies Llc | Method and system of reading threshold voltage equalization |
| US9329928B2 (en) | 2013-02-20 | 2016-05-03 | Sandisk Enterprise IP LLC. | Bandwidth optimization in a non-volatile memory system |
| US9214965B2 (en) | 2013-02-20 | 2015-12-15 | Sandisk Enterprise Ip Llc | Method and system for improving data integrity in non-volatile storage |
| US9870830B1 (en) | 2013-03-14 | 2018-01-16 | Sandisk Technologies Llc | Optimal multilevel sensing for reading data from a storage medium |
| US9092350B1 (en) | 2013-03-15 | 2015-07-28 | Sandisk Enterprise Ip Llc | Detection and handling of unbalanced errors in interleaved codewords |
| US9244763B1 (en) | 2013-03-15 | 2016-01-26 | Sandisk Enterprise Ip Llc | System and method for updating a reading threshold voltage based on symbol transition information |
| US9009576B1 (en) | 2013-03-15 | 2015-04-14 | Sandisk Enterprise Ip Llc | Adaptive LLR based on syndrome weight |
| US9236886B1 (en) | 2013-03-15 | 2016-01-12 | Sandisk Enterprise Ip Llc | Universal and reconfigurable QC-LDPC encoder |
| US9367246B2 (en) | 2013-03-15 | 2016-06-14 | Sandisk Technologies Inc. | Performance optimization of data transfer for soft information generation |
| US9136877B1 (en) | 2013-03-15 | 2015-09-15 | Sandisk Enterprise Ip Llc | Syndrome layered decoding for LDPC codes |
| US9170941B2 (en) | 2013-04-05 | 2015-10-27 | Sandisk Enterprises IP LLC | Data hardening in a storage system |
| US10049037B2 (en) | 2013-04-05 | 2018-08-14 | Sandisk Enterprise Ip Llc | Data management in a storage system |
| US9159437B2 (en) | 2013-06-11 | 2015-10-13 | Sandisk Enterprise IP LLC. | Device and method for resolving an LM flag issue |
| US9524235B1 (en) | 2013-07-25 | 2016-12-20 | Sandisk Technologies Llc | Local hash value generation in non-volatile data storage systems |
| US9384126B1 (en) | 2013-07-25 | 2016-07-05 | Sandisk Technologies Inc. | Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems |
| US9043517B1 (en) | 2013-07-25 | 2015-05-26 | Sandisk Enterprise Ip Llc | Multipass programming in buffers implemented in non-volatile data storage systems |
| US9235509B1 (en) | 2013-08-26 | 2016-01-12 | Sandisk Enterprise Ip Llc | Write amplification reduction by delaying read access to data written during garbage collection |
| US9639463B1 (en) | 2013-08-26 | 2017-05-02 | Sandisk Technologies Llc | Heuristic aware garbage collection scheme in storage systems |
| US9442670B2 (en) | 2013-09-03 | 2016-09-13 | Sandisk Technologies Llc | Method and system for rebalancing data stored in flash memory devices |
| US9519577B2 (en) | 2013-09-03 | 2016-12-13 | Sandisk Technologies Llc | Method and system for migrating data between flash memory devices |
| US9158349B2 (en) | 2013-10-04 | 2015-10-13 | Sandisk Enterprise Ip Llc | System and method for heat dissipation |
| US9323637B2 (en) | 2013-10-07 | 2016-04-26 | Sandisk Enterprise Ip Llc | Power sequencing and data hardening architecture |
| US9298608B2 (en) | 2013-10-18 | 2016-03-29 | Sandisk Enterprise Ip Llc | Biasing for wear leveling in storage systems |
| US9442662B2 (en) | 2013-10-18 | 2016-09-13 | Sandisk Technologies Llc | Device and method for managing die groups |
| US9436831B2 (en) | 2013-10-30 | 2016-09-06 | Sandisk Technologies Llc | Secure erase in a memory device |
| US9263156B2 (en) | 2013-11-07 | 2016-02-16 | Sandisk Enterprise Ip Llc | System and method for adjusting trip points within a storage device |
| US9244785B2 (en) | 2013-11-13 | 2016-01-26 | Sandisk Enterprise Ip Llc | Simulated power failure and data hardening |
| US9152555B2 (en) | 2013-11-15 | 2015-10-06 | Sandisk Enterprise IP LLC. | Data management with modular erase in a data storage system |
| US9703816B2 (en) | 2013-11-19 | 2017-07-11 | Sandisk Technologies Llc | Method and system for forward reference logging in a persistent datastore |
| US9520197B2 (en) | 2013-11-22 | 2016-12-13 | Sandisk Technologies Llc | Adaptive erase of a storage device |
| US9520162B2 (en) | 2013-11-27 | 2016-12-13 | Sandisk Technologies Llc | DIMM device controller supervisor |
| US9122636B2 (en) | 2013-11-27 | 2015-09-01 | Sandisk Enterprise Ip Llc | Hard power fail architecture |
| US9280429B2 (en) | 2013-11-27 | 2016-03-08 | Sandisk Enterprise Ip Llc | Power fail latching based on monitoring multiple power supply voltages in a storage device |
| US9250676B2 (en) | 2013-11-29 | 2016-02-02 | Sandisk Enterprise Ip Llc | Power failure architecture and verification |
| US9582058B2 (en) | 2013-11-29 | 2017-02-28 | Sandisk Technologies Llc | Power inrush management of storage devices |
| US9092370B2 (en) | 2013-12-03 | 2015-07-28 | Sandisk Enterprise Ip Llc | Power failure tolerant cryptographic erase |
| US9235245B2 (en) | 2013-12-04 | 2016-01-12 | Sandisk Enterprise Ip Llc | Startup performance and power isolation |
| US9129665B2 (en) | 2013-12-17 | 2015-09-08 | Sandisk Enterprise Ip Llc | Dynamic brownout adjustment in a storage device |
| US9549457B2 (en) | 2014-02-12 | 2017-01-17 | Sandisk Technologies Llc | System and method for redirecting airflow across an electronic assembly |
| US9497889B2 (en) | 2014-02-27 | 2016-11-15 | Sandisk Technologies Llc | Heat dissipation for substrate assemblies |
| US9703636B2 (en) | 2014-03-01 | 2017-07-11 | Sandisk Technologies Llc | Firmware reversion trigger and control |
| US9485851B2 (en) | 2014-03-14 | 2016-11-01 | Sandisk Technologies Llc | Thermal tube assembly structures |
| US9348377B2 (en) | 2014-03-14 | 2016-05-24 | Sandisk Enterprise Ip Llc | Thermal isolation techniques |
| US9519319B2 (en) | 2014-03-14 | 2016-12-13 | Sandisk Technologies Llc | Self-supporting thermal tube structure for electronic assemblies |
| US9448876B2 (en) | 2014-03-19 | 2016-09-20 | Sandisk Technologies Llc | Fault detection and prediction in storage devices |
| US9390814B2 (en) | 2014-03-19 | 2016-07-12 | Sandisk Technologies Llc | Fault detection and prediction for data storage elements |
| US9454448B2 (en) | 2014-03-19 | 2016-09-27 | Sandisk Technologies Llc | Fault testing in storage devices |
| US9626399B2 (en) | 2014-03-31 | 2017-04-18 | Sandisk Technologies Llc | Conditional updates for reducing frequency of data modification operations |
| US9626400B2 (en) | 2014-03-31 | 2017-04-18 | Sandisk Technologies Llc | Compaction of information in tiered data structure |
| US9390021B2 (en) | 2014-03-31 | 2016-07-12 | Sandisk Technologies Llc | Efficient cache utilization in a tiered data structure |
| US9697267B2 (en) | 2014-04-03 | 2017-07-04 | Sandisk Technologies Llc | Methods and systems for performing efficient snapshots in tiered data structures |
| US10162748B2 (en) | 2014-05-30 | 2018-12-25 | Sandisk Technologies Llc | Prioritizing garbage collection and block allocation based on I/O history for logical address regions |
| US10146448B2 (en) | 2014-05-30 | 2018-12-04 | Sandisk Technologies Llc | Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device |
| US9070481B1 (en) | 2014-05-30 | 2015-06-30 | Sandisk Technologies Inc. | Internal current measurement for age measurements |
| US9093160B1 (en) | 2014-05-30 | 2015-07-28 | Sandisk Technologies Inc. | Methods and systems for staggered memory operations |
| US10656840B2 (en) | 2014-05-30 | 2020-05-19 | Sandisk Technologies Llc | Real-time I/O pattern recognition to enhance performance and endurance of a storage device |
| US10372613B2 (en) | 2014-05-30 | 2019-08-06 | Sandisk Technologies Llc | Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device |
| US10656842B2 (en) | 2014-05-30 | 2020-05-19 | Sandisk Technologies Llc | Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device |
| US9703491B2 (en) | 2014-05-30 | 2017-07-11 | Sandisk Technologies Llc | Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device |
| US8891303B1 (en) | 2014-05-30 | 2014-11-18 | Sandisk Technologies Inc. | Method and system for dynamic word line based configuration of a three-dimensional memory device |
| US9645749B2 (en) | 2014-05-30 | 2017-05-09 | Sandisk Technologies Llc | Method and system for recharacterizing the storage density of a memory device or a portion thereof |
| US10114557B2 (en) | 2014-05-30 | 2018-10-30 | Sandisk Technologies Llc | Identification of hot regions to enhance performance and endurance of a non-volatile storage device |
| US9652381B2 (en) | 2014-06-19 | 2017-05-16 | Sandisk Technologies Llc | Sub-block garbage collection |
| US9443601B2 (en) | 2014-09-08 | 2016-09-13 | Sandisk Technologies Llc | Holdup capacitor energy harvesting |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483483A (en) * | 1993-03-05 | 1996-01-09 | Samsung Electronics Co., Ltd. | Read-only memory device |
| CN1633694A (zh) * | 2002-02-15 | 2005-06-29 | 英特尔公司 | 每单元使用多个状态位以处理写操作期间的电源故障 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0135798B1 (ko) | 1994-08-17 | 1998-04-24 | 김광호 | 전류증폭형 마스크-롬 |
| JP2937805B2 (ja) * | 1995-05-19 | 1999-08-23 | モトローラ株式会社 | ２層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム／消去／読出方法 |
| US5814853A (en) * | 1996-01-22 | 1998-09-29 | Advanced Micro Devices, Inc. | Sourceless floating gate memory device and method of storing data |
| KR100388179B1 (ko) * | 1999-02-08 | 2003-06-19 | 가부시끼가이샤 도시바 | 불휘발성 반도체 메모리 |
| JP2002100192A (ja) * | 2000-09-22 | 2002-04-05 | Toshiba Corp | 不揮発性半導体メモリ |
| JP3906189B2 (ja) * | 2002-07-15 | 2007-04-18 | 株式会社東芝 | 不揮発性半導体メモリ |
| US6744675B1 (en) * | 2002-11-26 | 2004-06-01 | Advanced Micro Devices, Inc. | Program algorithm including soft erase for SONOS memory device |
| ITMI20030075A1 (it) | 2003-01-20 | 2004-07-21 | Simicroelectronics S R L | Amplificatore di rilevamneto parallelo con specchiamento della corrente da misurare su ogni ramo di riferimento. |
| US6778442B1 (en) * | 2003-04-24 | 2004-08-17 | Advanced Micro Devices, Inc. | Method of dual cell memory device operation for improved end-of-life read margin |
| JP2004335031A (ja) * | 2003-05-09 | 2004-11-25 | Toshiba Corp | 半導体記憶装置 |
| JP4077381B2 (ja) * | 2003-08-29 | 2008-04-16 | 株式会社東芝 | 半導体集積回路装置 |
| JP2005222625A (ja) * | 2004-02-06 | 2005-08-18 | Sharp Corp | 不揮発性半導体記憶装置 |
| US7345920B2 (en) * | 2004-09-09 | 2008-03-18 | Macronix International Co., Ltd. | Method and apparatus for sensing in charge trapping non-volatile memory |
| US7130210B2 (en) * | 2005-01-13 | 2006-10-31 | Spansion Llc | Multi-level ONO flash program algorithm for threshold width control |
| US7339834B2 (en) * | 2005-06-03 | 2008-03-04 | Sandisk Corporation | Starting program voltage shift with cycling of non-volatile memory |
-
2005
- 2005-10-12 US US11/248,504 patent/US8223553B2/en active Active
- 2005-11-25 TW TW094141594A patent/TWI354991B/zh active
-
2006
- 2006-09-21 CN CN2006101388838A patent/CN1949392B/zh active Active
-
2008
- 2008-01-23 US US12/018,709 patent/US8369140B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483483A (en) * | 1993-03-05 | 1996-01-09 | Samsung Electronics Co., Ltd. | Read-only memory device |
| CN1633694A (zh) * | 2002-02-15 | 2005-06-29 | 英特尔公司 | 每单元使用多个状态位以处理写操作期间的电源故障 |
Non-Patent Citations (1)
| Title |
|---|
| US 5483483 A,全文. |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1949392A (zh) | 2007-04-18 |
| TW200715290A (en) | 2007-04-16 |
| US20070081390A1 (en) | 2007-04-12 |
| TWI354991B (en) | 2011-12-21 |
| US8369140B2 (en) | 2013-02-05 |
| US8223553B2 (en) | 2012-07-17 |
| US20080144371A1 (en) | 2008-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1949392B (zh) | 对存储器元件进行编程的系统及方法 | |
| JP3863921B2 (ja) | フローティングゲートメモリのプログラミング方法 | |
| KR101064765B1 (ko) | 반도체 기억 장치 | |
| CN100477008C (zh) | 电荷捕获非易失性存储器的编程操作方法及其集成电路 | |
| KR101498873B1 (ko) | 디램 및 비휘발성 메모리 특성을 갖는 메모리 소자의 구동방법 | |
| CN100407334C (zh) | 非易失性半导体存储器及其操作方法 | |
| KR100554308B1 (ko) | 반도체 메모리장치 및 데이터기록방법 | |
| CN1418365A (zh) | 自动化基准单元微调检验 | |
| CN101584006A (zh) | 非易失性存储器中的经分割的软编程 | |
| KR920018767A (ko) | 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치 | |
| JPH02118997A (ja) | フラッシュＥＥｐｒｏｍメモリシステムとその使用方法 | |
| CN1938782A (zh) | 具有同时写入和擦除功能的非易失性存储器阵列 | |
| CN107785051A (zh) | 半导体存储装置 | |
| JP2008513928A (ja) | マルチレベルの仮想接地メモリのための読出方法 | |
| CN1909113B (zh) | 用于感测存储单元的状态的方法和装置 | |
| KR20040022409A (ko) | 비휘발성 반도체 메모리 장치 및 재기록 방법 | |
| CN101243520B (zh) | 非易失性存储单元的编程 | |
| JPH10112195A (ja) | 非揮発性メモリ装置 | |
| KR20000029024A (ko) | 노아 어레이에 있는 다수의 스택 메모리 디바이스의 부동게이트 상의 전하를 변화시키는 프로세스 | |
| JP2007193867A (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
| CN1692448A (zh) | 在存储器装置中恢复超擦比特的方法 | |
| CN100538899C (zh) | 具有分立电荷存储元件的存储器及其编程方法 | |
| US7596028B2 (en) | Variable program and program verification methods for a virtual ground memory in easing buried drain contacts | |
| CN100456388C (zh) | 在内存装置中用于软编程验证的方法与装置 | |
| US6285592B1 (en) | Data storage device having superior data retention characteristic and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |