CN1943020A - 半导体氧化设备和制造半导体元件的方法 - Google Patents

半导体氧化设备和制造半导体元件的方法 Download PDF

Info

Publication number
CN1943020A
CN1943020A CNA2006800001559A CN200680000155A CN1943020A CN 1943020 A CN1943020 A CN 1943020A CN A2006800001559 A CNA2006800001559 A CN A2006800001559A CN 200680000155 A CN200680000155 A CN 200680000155A CN 1943020 A CN1943020 A CN 1943020A
Authority
CN
China
Prior art keywords
oxidation
semiconductor
pedestal
monitoring
samples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800001559A
Other languages
English (en)
Other versions
CN1943020B (zh
Inventor
佐藤俊一
轴谷直人
伊藤彰浩
梅本真哉
禅野由明
山本高稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN1943020A publication Critical patent/CN1943020A/zh
Application granted granted Critical
Publication of CN1943020B publication Critical patent/CN1943020B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H01S5/18313—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation by oxidizing at least one of the DBR layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18358—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] containing spacer layers to adjust the phase of the light wave in the cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32358—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers containing very small amounts, usually less than 1%, of an additional III or V compound to decrease the bandgap strongly in a non-linear way by the bowing effect
    • H01S5/32366—(In)GaAs with small amount of N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34353—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on (AI)GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体氧化设备，其配有：由室壁界定的可密封氧化室；设置于氧化室内，并用来支撑半导体样品的基座；用于向所述氧化室供应对所述半导体样品的特定部分进行氧化的水蒸气的供应部分；监测窗，其设置于所述氧化室的室壁之一内，并且设置于能够面对支撑于所述基座上的所述半导体样品的位置处；监测部分，其设置于所述氧化室之外，并且能够经由所述监测窗面对支撑于所述基座上的半导体样品；以及调整所述基座和所述监测部分之间的距离的调整部分。

Description

半导体氧化设备和制造体元件的方法
技术领域
本发明总体上涉及半导体氧化设备和制造半导体元件的方法，更具体而言，所涉及的半导体氧化设备和制造半导体元件的方法从外周边缘部分朝向中央部分氧化含有铝(Al)和砷(As)的半导体元件，并且尤其适于制造其中电流限制部分和电流注入部分的尺寸得到适当调整的氧化限制型面发射激光器。
背景技术
存在具有电流限制结构的半导体激光器，从而提高电流流动效率。垂直腔面发射激光器(VCSEL)就是此类半导体激光器的一个例子。VCSEL沿垂直于衬底的方向发射光，并且与所谓的边缘发射半导体激光器相比，VCSEL成本低、功耗低、尺寸小、性能高并且适用于二维器件。出于这一原因，VCSEL近来引起了广泛关注。
普遍采用AlAs选择氧化限制结构作为VCSEL的电流限制结构，例如，这一点可以从美国专利No.5493577得到反映。VCSEL的这一电流限制结构的形成方法如下：将包括圆形或矩形基座造型的台式结构的半导体衬底或半导体样品放置在高温蒸汽气氛内，并从在所述台式结构的侧面处暴露的外周边缘向中央部分对包含在所述台式结构内的p-AlAs选择氧化层进行氧化，保留中央部分未被氧化，从而形成AlxOy电流限制部分(氧化区域)。在具有按上述方式形成的AlxOy电流限制部分的VCSEL中，AlxOy电流限制部分的折射率大约为1.6，与其他半导体层的折射率相比其较低。出于这一原因，在谐振结构内沿横向在折射率之间引入了差值，因而有可能在所述台式结构的中央俘获(trap)光。于是，在半导体元件的电流限制效果好和阈值电流低方面，获得了合乎需要的特性。
为了在VCSEL中获得单横向基模振荡，必须使电流限制部分的尺寸(例如直径)小，使相对于高阶模的衍射损耗大。更具体而言，必须使电流限制部分的一侧尺寸或直径窄至谐振波长的大约3被到大约4倍。例如，如果谐振波长为0.85μm或1.3μm，那么电流限制部分的一侧尺寸或直径必须分别为小于等于3.5μm左右或小于等于5.0μm左右。
在Zenno等人的“Development of New Oxidation Apparatus ForManufacturing Surface-Emitting Lasers”，Optical Alliance，pp.42-46，April 2004中，提出了一中满足这种需求的半导体氧化设备。图1示出了所提出的这种半导体氧化设备的总体结构。图1所示的半导体氧化设备1010具有可密封容器(或氧化室)1012，将具有内置加热器的加热台1016设置于这一氧化室1012的室内部1014。在加热台1016上设置衬底支座1018，在衬底支座1018上放置半导体样品(或半导体衬底)1020。氧化室1012还设有用于向室内部1014提供包括蒸汽的氧化气氛的输入管1022和在氧化过程结束后用于排出室内部1014中的氧化气氛的排出管1024。根据具有这样的结构的半导体氧化设备1010，有可能以相对高的复现性使半导体样品1020均匀氧化。然而，半导体样品1020的氧化量受到诸多不一致因素的影响，例如在半导体膜形成设备中进行晶体生长后的成分和膜厚度。尤其就包括Al和As的半导体层而言，膜厚度和AlAs成分对氧化温度等极为敏感(如Choquette等人的″Advances in Selective Wet Oxidation of AlGaAs Alloys″，IEEE Journal ofSelected Topics in Quantum Electronics，Vol.3，No.3，pp.916-926，June 1997所述)，并且还受恰在氧化过程之前形成于半导体样品的非氧化层的侧面上的原生氧化层(nature oxidation layer)的厚度的影响。结果，电流限制部分的尺寸导致了诸如光输出的谐振特性的不一致，并且降低了成品率。尤其是就与多模元件相比电流限制部分的面积的绝对值较小的单模元件而言，氧化量的不一致对元件特性的不一致的影响极大，并且，如果电流限制部分变大，那么原应作为单模元件工作的元件将像多模元件一样工作。
为了解决上述问题，在Feld等人的″In Situ Optical monitoring of AlAs WetOxidation Using a Novel Low-Temperature Low-Pressure Steam FurnaceDesign″，IEEE Photonics Technology Letters，Vol.10，No.2，pp.197-199，February1998和日本公开专利申请No.2003-179309中提出了在氧化过程中监测氧化量的方法。根据所提出的方法，如图2所示，在氧化过程中，利用显微镜1028通过监测窗1026监测半导体样品1020。由通过显微镜1028监测的氧化区域和非氧化区域之间的对照测算氧化距离或非氧化区域的面积(氧化速率(rate))，之后，基于测算的氧化距离或氧化速率的面积控制氧化量。但是通常情况下，VCSEL的台座直径为大约10μm到大约50μm，因此，必须将显微镜1028的放大倍率设置为1000倍左右，以严格控制电流限制部分的直径。此外，为了匹配台座上的显微镜1028的焦点，必须将半导体样品1020和监测窗1026之间的距离L1以及监测窗1026和显微镜1028之间的距离L2设置得尽可能小。但是，如果在氧化过程中将半导体样品1020和监测窗1026之间的距离L1设置得短，那么将造成半导体样品1020上的蒸汽密度分布和半导体样品1020上的温度分布的局部不一致，由此产生氧化量的平面内分布并导致成品率的降低。另一方面，如果将监测窗1026和显微镜1028之间的距离L2设置得短，那么监测窗的折射率可能在加热器生成的热量的影响下而发生改变，并且诸如显微镜1028中组装的透镜的光学元件可能发生热形变，并产生焦点的漂移，由此降低了测量准确度。
发明内容
本发明的总体目的在于提供一种解决上述问题的新的和有用的半导体氧化设备以及制造半导体元件的方法。
本发明的更为具体的目的在于提供一种半导体氧化设备以及一种制造半导体元件的方法，其能够沿平面方向保持包含在半导体样品内的选择氧化层的氧化量的均匀性，并适当地控制氧化量。
本发明的另一目的在于提供一种半导体氧化设备，所述设备包括：由室壁界定的可密封氧化室；设置于氧化室内，并用来支撑半导体样品的基座；用于向所述氧化室供应氧化所述半导体样品的特定部分的水蒸汽的供应部分；监测窗，其设置于所述氧化室的室壁之一内，并且设置于能够面对支撑于所述基座上的所述半导体样品的位置处；监测部分，其设置于所述氧化室之外，并且能够经由所述监测窗面对支撑于所述基座上的半导体样品；以及调整所述基座和所述监测部分之间的距离的调整部分。根据本发明的半导体氧化设备，有可能将氧化过程中半导体样品的温度分布和蒸汽密度分布调整均匀，并且能够在监测时精确地监测和计算所述半导体样品地氧化速率。因而，有可能制作出具有均匀特性的半导体元件。
在所述半导体氧化设备中，所述监测窗可以设置于位于支撑在所述基座上的半导体样品的上方的室壁之一上，所述调整部分可以包括升降机构，所述升降机构用来向上和向下移动所述基座和所述监测部分之一。
或者，在所述半导体氧化设备中，所述调整部分可以包括移动机构，所述移动机构用来使基座在监测位置和后退位置之间移动，在所述监测位置处，支撑于所述基座上的所述半导体样品邻近所述监测窗，在所述后退位置处，支撑于所述基座上的所述半导体样品与所述监测窗间隔比所述监测位置处更大的距离。
本发明的另一个目的在于提供一种通过将半导体样品置于水蒸汽气氛中而制造半导体元件的方法，所述半导体样品包括具有含有Al和As的半导体层的台座，并且在所述半导体层内形成了电流限制部分和被所述电流限制部分包围的电流注入部分，其形成方式为，从所述半导体层显露于所述台座的外部边缘侧面处的外围端向内沿径向氧化所述半导体层，从而保持所述半导体层的中央部分未被氧化，所述方法包括的步骤有：(a)在所述半导体层的氧化过程中至少中断所述氧化过程一次；以及(b)在所述氧化过程中断期间监测所述半导体层的氧化速率。根据本发明的方法，有可能在中断氧化过程时精确地测算氧化比率，并制作出具有均匀特性的半导体元件。
所述方法的步骤(b)可以包括：(b1)在所述氧化过程中断期间，将所述氧化室内的所述半导体样品移动至所述台座经由所述氧化室的监测窗而邻近设置于所述氧化室之外的监测部分的位置；以及(b2)基于由所述监测部分监测的所述电流限制部分或所述电流注入部分的尺寸来获得所述氧化速率。在这种情况下，有可能获得极为精确的氧化比率。
所述方法还可以包括步骤(c)获得基于所述氧化速率实现的附加氧化量；以及(d)通过所述附加氧化量对所述半导体层进行附加氧化。在这种情况下，有可能将最终氧化量调整为目标值。
通过结合附图阅读下述具体实施方式，本发明的其他目的和其他特征将变得显而易见。
附图说明
图1是沿垂直剖面示出了常规氧化设备的实例的总体结构的截面图；
图2是沿垂直剖面示出了常规氧化设备的另一实例的总体结构的截面图；
图3是沿垂直剖面示出了根据本发明的半导体氧化设备的第一实施例的结构的截面图；
图4是示出了图3所示的半导体氧化设备的控制系统的结构的功能框图；
图5A是局部示出了氧化之前将受到图3所示的半导体氧化设备的氧化过程的半导体样品的截面图；
图5B是局部示出了氧化之后受到了图3所示的半导体氧化设备的氧化过程的半导体样品的截面图；
图6是用于解释采用图3所示的半导体氧化设备制造半导体元件的方法的流程图；
图7A到图7C是用于解释相对于氧化部分的氧化过程的图示。
图8是用于结合图7A到图7C解释相对于氧化部分的氧化过程的图示；
图9是示出了采用氧化之后的半导体样品形成的半导体激光器的结构的截面图；
图10是用于解释采用图3所示的半导体氧化设备的另一种半导体元件制造方法的流程图；
图11是用于解释原点回复步骤的示意图；
图12是沿垂直剖面示出了根据本发明的半导体氧化设备的第二实施例的结构的截面图；
图13是示出了由第一实施例制造的VCSEL的结构的截面图；
图14是由第一实施例制造的VCSEL的氧化区域和非氧化区域的反射率的波长相关性的示意图；
图15是示出了由第二实施例制造的VCSEL的结构的截面图；
图16是示出了采用所述VCSEL的VCSEL阵列芯片的平面图；
图17是示出了采用所述VCSEL的光传输模块的示意图；
图18是示出了采用所述VCSEL的光通信模块的示意图；
图19是示出了采用所述VCSEL的图像形成设备的总体结构的示意图；以及
图20是以放大比例示出了图19所示的图像形成设备中用于曝光的光源的平面图。
具体实施方式
将参考图3以及随后的附图详细描述根据本发明的半导体氧化设备的各种实施例以及根据本发明的制造半导体元件的方法。
[第一实施例]
图3是沿垂直剖面示出了根据本发明的半导体氧化设备的第一实施例的结构的截面图。图3所示的半导体氧化设备(下文简称氧化设备)10具有由诸如不锈钢的金属构成的压力密闭可密封容器(或氧化室)12。在氧化室12内提供具有预定尺寸的内部空间14，在内部空间14的底部提供支持半导体样品的基座16。
在这一实施例中，基座16由加热台18和设置于加热台18上的样品台(或衬底支座)22构成，基座16被设计用来支撑其上的有待氧化的半导体样品(由半导体晶片构成的衬底)20。加热台18具有用于加热有待氧化的半导体样品20的加热器24，并且能够通过旋转和升降机构(或移动机构和基座移动机构)26而自由旋转和垂直运动(基上下移动)。样品台22设有用于将有待氧化的半导体样品20固定到样品台22上的机构(未示出)。加热台18和样品台22可以具有一体结构。
旋转和升降机构26包括沿上下方向垂直延伸并穿过氧化室12的底壁28的驱动轴30、位于氧化室12之外的连接并驱动驱动轴30的马达32和使马达32连同驱动轴30一起上下移动的升降机构34。在这一实施例中，将升降机构34固定到诸如底板的定位部分36上。此外，升降机构34由马达38和齿条-齿轮(未示出)形成，但是也可以由气压或油压缸形成。因此，加热台18和样品台22能够基于马达32的驱动连同固定在样品台22上的半导体样品20一起围绕驱动轴沿预定方向旋转，并且能够基于升降机构34的驱动在由实线表示的氧化位置(后退位置或下降位置)和由虚线表示的监测位置(上升位置)之间上下移动。
氧化室12的顶壁40具有由透光耐热材料构成的监测窗42，其所处的位置位于基座16的上方，并且面对置于监测位置的半导体样品20。在氧化室12之外的监测窗42的上方提供形成了监测装置的配有显微镜的摄像机44(下文简称为显微镜44)。优选通过具有3个马达46、48和50的摄像机移动机构52将显微镜44安装在固定座54上，从而使显微镜44在水平平面内沿2个相互垂直的方向(X和Y方向)运动，以及在与所述2个方向(X和Y方向)垂直的方向(Z方向)移动，其中显微镜44的光轴指向上方和下方。显微镜44优选具有自动聚焦功能，以便能够以μm量级的精确度自动调整焦点。为了使氧化过程中通过监测窗42辐射至外部的热量降至最低，并且防止显微镜44在通过监测窗42辐射出的热量的作用下而受到损坏(诸如透镜的光学部件的热变形)，有可能提供热阻挡机构60。热阻挡机构60包括位于监测窗42的外侧或内侧的阻热板56，通过其开启和关闭来暴露和覆盖监测窗42，还包括移动阻热板56使其开启和关闭的马达58或泵缸。为了提高热阻挡效果，阻热板56可以由具有高绝热效率的材料构成，或者，使面对内部空间14的表面由反射材料构成，或者通过处理使其反射。
氧化室12配有3个穿过氧化室12的室壁的管道62、64和66，用于调整内部空间14内的气氛。第一管道62向内部空间14提供氧化气氛。第一管道62在氧化室12的外部分成两个分支，其中一个支管68通过螺线管操纵阀(下文简称为螺线管阀)70连接至水蒸汽供应源(或水蒸汽供应部分)72，另一个支管74通过螺线管阀76连接至氮气供应源(或氮气供应部分)78。由此，向内部空间14提供作为由蒸汽供应源72供应的水蒸汽和由氮气供应源78提供的氮气的混合物的氧化气体。如图3所示，优选使第一管道62的输出端指向位于氧化位置的半导体样品20之上的空间，从而有可能在氧化过程中向半导体样品20充分提供氧化气体。如下文所述，当氧化过程中断时，第二管道64提供作为惰性气体的低温氮气，用来将内部空间14内的气氛替换为氮气，并冷却半导体样品20。通过螺线管阀80将第二管道64连接至低温氮气供应源(或低温氮气供应部分)82。出于冷却半导体样品20的目的，优选将第二管道64的输出端指向处于氧化位置的半导体样品20或指向处于氧化位置的半导体样品之上的空间，从而将所提供的低温氮气喷射或吹送到半导体样品20上。当氧化过程中断时，第三管道66排出内部空间14内残留的氧化气体。第三管道66通过螺线管阀84连接至真空源86。第四管道88也穿过氧化室12的室壁。第四管道88连接至用于流动的螺线管阀90。通过在氧化过程中使螺线管阀90保持开启状态，有可能根据所提供的水蒸气的量通过第四管道88排出一定量的水蒸气，从而保持水蒸气在内部空间14之内的流动或流通状态。
图4是示出了图3所示的氧化设备10的控制系统100的结构的功能框图。如图4所示，控制系统100包括控制设备102。控制设备102包括中央处理单元(CPU)104。CPU 104连接至处理由显微镜44摄取的图像数据的图像处理部分106、显示由显微镜44摄制的图像的显示部分(或监视器)106、旋转和升降机构26的马达32和38、沿X、Y和Z方向移动显微镜44的摄像机移动机构52的马达46、48和50、控制热阻挡机构60的马达58的马达控制部分110、控制螺线管阀70、76、80、84和90的螺线管阀控制部件112以及通过PID控制加热器24的加热器控制部件114。控制设备102还具有存储执行氧化过程(包括中断过程)所必须的程序、信息等的存储部分116和执行运算的运算部分118，在下文中将对所述氧化过程和运算过程予以说明。
在采用氧化设备10形成VCSEL的氧化层时，氧化过程之前的半导体样品20具有(例如)图5A所示的截面结构。图5A所示的截面结构从底部开始依次包括n-电极120、n-GaAs衬底122和下部半导体分布布拉格反射(DBR)镜124，台座126以恒定密度(以沿X和Y方向的预定间隔)支撑于下部半导体分布布拉格反射(DBR)镜124上。台座126从底部依次包括有源区128、上部半导体分布布拉格层132和接触层134。上部半导体分布布拉格层132包括将被有选择地氧化的选择氧化层130。选择氧化层130包括Al和As，并且在该层130被选择性氧化之后被部分氧化，在下文中将对其予以说明。此外，当在图5A中从顶部向底部观察时，台座126具有圆形、椭圆形、四边形(正方形或长方形)或除四角形以外的其他多边形。
图6示出了采用氧化设备10对具有上述截面结构的半导体样品20的选择氧化层130进行氧化的氧化过程。图6所示的氧化过程总体上包括针对选择氧化层130进行初级氧化的初级氧化过程#10，使氧化暂时停止并测算氧化量(或氧化速率)的测算过程#20，以及基于氧化量的测算结果将选择氧化层130氧化至最终目标氧化量的次级氧化过程#30。
在初级氧化过程#10中，通过准备步骤#11将具有上述截面结构并且尚未被氧化的半导体样品20放置并固定在样品台22上。在这种状态下，将包括样品台22的底座16固定到氧化位置(或下降位置)。如有必要，控制设备102通过螺线管阀控制部分112打开排放螺线管阀84排出内部空间14内的残留气氛。在这种状态下，其他螺线管阀70、76和80是关闭的。此外，如有必要，控制设备102驱动摄像机移动机构52的马达46、48和50，并将显微镜44移动到与监测窗42隔开的位置，或者移动到从面对监测窗42的区域后退的位置。如果提供了用于暴露和覆盖监测窗42的阻热板56，则马达58被驱动以将阻热板56移动至关闭位置，以覆盖监测窗42。
接下来，控制设备102关闭排放螺线管阀84和低温氮气供应螺线管阀80，并开启水蒸汽供应螺线管阀70和氮气供应螺线管阀76，从而通过螺线管阀控制步骤#12将水蒸汽和氮气的混合物提供到内部空间14。此外，在将混合气体提供给内部空间14的同时，控制设备102开启螺线管阀90，从而使水蒸汽在氧化室12的内部空间14内形成流通状态，同时，形成经由管道88推出水蒸汽的状态。有可能开启螺线管阀84而不是螺线管阀90，以便将水蒸汽从氧化室12的内部空间14排出，同时，使内部空间14保持恒压(降压状态或大气压力状态)，从而在内部空间14内形成水蒸气的流通状态。接下来，控制设备102通过加热器控制步骤#13利用加热器控制部分114开启加热器24。由此，将由水蒸汽和氮气构成的氧化气体填充到氧化室12的内部空间14，将内部空间14调整至半导体样品20的氧化所必需的温度状态，从而通过初级氧化步骤#14开始对半导体样品20的选择氧化层130的氧化。选择氧化层130的氧化从暴露于台座126的外侧面处的选择氧化层130的外围端沿径向向内侧进行。例如，在台座126具有圆形平面形状的情况下，氧化区域140从外围端朝向中心逐渐前进，在环形氧化区域140的内侧保留形状与台座126的圆形平面形状相似的圆形非氧化区域142，如图7A到图7C所示。
控制设备102通过初级氧化结束判定步骤#15判定初级氧化的结束。更具体而言，如图8所示，在中央保留了具有预定尺寸的非氧化区域142的状态下(最终氧化状态)结束整个氧化过程，在这种情况下，在被初级氧化氧化的初级氧化区域140抵达最终氧化状态之前，中断氧化，也就是说，留下细小的次级氧化区域(或附加氧化区域)140B。可以根据基于完成氧化所需的时间的经验获得中断氧化的时机(初级氧化时间)。例如，控制设备102将通过从根据经验获得的总共需要的氧化时间t减去预定时间Δt得到的初级氧化时间t1(＝t-Δt)存储到存储部分116内，并在从开始氧化所耗的时间抵达初级氧化时间t1的时刻判定初级氧化结束。当控制设备102判定初级氧化结束后，控制设备102通过螺线管阀控制步骤#16关闭水蒸汽供应螺线管阀70和氮气供应螺线管阀76。在关闭螺线管阀70和76之前，或在关闭螺线管阀70和76之后，控制设备102通过加热器控制步骤#17使加热器24停止工作。之后，控制设备102打开迅速冷却低温氮气供应螺线管阀80，并采用氮气替换内部空间14内的气氛，从而通过螺线管阀控制步骤#18冷却内部空间14。由于如上所述低温氮气供应管道64的输出端指向半导体样品20，因此，将管道64供应的低温氮气直接喷射或吹送到半导体样品20上，由此几乎停止或完全停止氧化进程。有可能开启排放螺线管阀84，并从内部空间14排出水蒸汽，而不是提供低温氮气。在这种情况下，氧化进程同样停止。此外，在中断氧化的同时，在通过关闭水蒸汽供应螺线管阀70和氮气供应螺线管阀76而停止水蒸汽和氮气的供应的状态下，可以通过开启低温氮气供应螺线管80和流动螺线管阀90保持氮气在内部空间14内的流通状态，或者相反，通过开启低温氮气供应螺线管阀80和排放螺线管阀84排出氮气，同时通过真空源86保持内部空间14的恒压。
接下来，在测算过程#20中，在氧化设备10具有包括阻热板56的热阻挡机构54的情况下，控制设备102驱动马达58，并使阻热板56从监测窗42的上方移动至开启位置，从而暴露监测窗42。在氧化设备10具有摄像机移动机构52，并且在氧化过程中，显微镜44位于与监测窗42或氧化室12隔开的后退位置的情况下，控制设备102驱动摄像机移动机构52，并使显微镜44移动至面对监测窗42的位置。控制设备102的这些针对热阻挡机构54和摄像机移动机构52的操作是通过准备步骤#21完成的。之后，控制设备102通过样品提升步骤#22驱动升降电动机38，从而将基座16移动至监测位置，使得半导体样品20经由监测窗42面对显微镜44。控制设备102还通过图像摄制(或照片拍摄)步骤#23使显微镜44获得台座126的放大图像。由于显微镜44具有自动聚焦机构，因此，显微镜44将焦点自动匹配到台座126上(即聚焦)。因此，如图8所示，可以在所取得的放大图像上清晰地分辨出通过初级氧化氧化的氧化区域140和非氧化区域之间的边界。将通过显微镜44摄制的图像数据提供给图像处理部分106，在图像处理部分106中进行必要的图像处理。如有必要，将图像处理之后的图像数据存储到存储部分116内。此外，采用图像处理之后的图像数据在显示部分108上显示台座126的放大图像。此外，将图像处理之后的图像数据提供给运算部分118，在运算部分118中通过测算步骤#24计算次级氧化的氧化量(氧化时间t2)。
将参考图8说明在运算部分118内完成计算的例子。例如，由沿穿过圆形台座126的中心的假想线从圆形台座126的外周端到环形氧化区域140的内周端的距离d表示氧化速率。运算部分118通过氧化速率(＝距离d1)和作为最终目标的非氧化区域142的尺寸(从圆形台座126的外周端到最终氧化位置144的距离)计算被次级氧化氧化的量(＝Δd2)。之后，运算部分118将氧化量(距离d1)除以初级氧化所需的时间t1，获得每单位时间的氧化量(氧化速率系数α＝d1/t1)。最终，运算部分118由t2＝d2/α获得次级氧化所需的时间(即次级氧化时间)。
控制设备102通过结束判定步骤#25判定测算过程#20的结束。
接下来，在次级氧化过程#30中，通过准备步骤#31完成次级氧化所需的准备。例如，控制设备102驱动摄像机移动机构52的马达46、48和50，并将显微镜44移动到与监测窗42隔开的位置，或者移动到从面对监测窗42的区域后退的位置。如果提供了用于暴露和覆盖监测窗42的阻热板56，则马达58被驱动以将阻热板56移动至关闭位置，以覆盖监测窗42。之后，控制设备102通过阀门控制步骤#32关闭低温氮气供应螺线管阀80。如果打开排放螺线管阀84而不是提供低温氮气，那么这一排放螺线管阀80是关闭的。此外，通过样品下降步骤#33驱动升降机构34的马达38，使基座16下降至氧化位置。之后，控制设备102通过螺线管阀控制步骤#34打开水蒸汽供应螺线管阀70和氮气供应螺线管阀76，并向内部空间14提供水蒸汽和氮气的混合气体。此外，在初级氧化过程#10结束时停止加热器24的运行的情况下，控制设备102通过加热器控制步骤#35再次驱动加热器24。结果，重新开始对选择氧化层130的氧化，氧化区域140朝着内侧扩大，而非氧化区域142则变小。测量次级氧化过程#30的持续时长(时间)，当测量时间达到上述的次级氧化时间t2时，控制设备102通过次级氧化判定步骤#36判定次级氧化的结束。最终，当控制设备102判定次级氧化结束时，控制设备102通过螺线管阀控制步骤#36关闭水蒸汽供应螺线管阀70和氮气供应螺线管阀76，通过加热器控制步骤#37停止加热器24的运行，由此结束次级氧化过程#30。在结束氧化过程时，优选开启低温氮气供应螺线管阀80，并将低温氮气喷射或吹送到半导体样品20上。
如图5B和图8所示，在次级氧化过程#30结束后，在台座126上形成了具有预定尺寸的非氧化区域142和围绕所述非氧化区域142的周边的氧化区域140。非氧化区域142和氧化区域140分别变为电流注入部分150和电流限制部分152。此后，对形成有电流注入部分150和电流限制部分152的半导体样品20进行必要的薄膜成形工艺，由此形成图9所示的VCSEL 160。这一VCSEL 160包括由SiO2等构成的绝缘体层154、由聚酰亚胺等构成的绝缘体层156和p-电极158。
根据这一实施例的氧化设备10，通过初级氧化过程将半导体样品20的选择氧化层130氧化至一定程度，尔后，在暂时停止氧化进程的状态下获得初级氧化的氧化量(氧化速率)，从而确定有待通过反馈初级氧化过程的结果而实施的次级氧化过程的氧化量(氧化时间)。因此，最终形成的电流注入部分的尺寸近乎为目标尺寸或恰好是目标尺寸。为了使次级氧化结束时的氧化量与目标氧化量匹配，初级氧化量相对于总氧化量(＝d1+d2)的比率(＝d1/(d1+d2))(％)取尽可能大的值。例如，所述比率(＝d1/(d1+d2))为80％到95％，优选为85％到95％，更优选为90％到95％。
在给出的上述描述中，假设台座126具有平面圆形，依照台座直径(d1，d2)表示氧化量。但是，也可以通过面积计算氧化量。在这种情况下，可以由氧化结束时非氧化区域相对于最终目标非氧化区域的比率获得氧化速率系数α(＝((氧化之前的选择氧化区域的面积)-(初级氧化结束时非氧化区域的面积))/(氧化时间))，从而基于氧化速率系数α获得次级氧化的氧化量(氧化时间)。
[第一变型]
在上述第一实施例中，在氧化过程中，将基座16和半导体样品20固定至预定位置。但是，在本发明的第一实施例的第一变型中，可以驱动基座16的旋转机构(旋转和升降机构26)，从而使半导体样品20在氧化过程中旋转。在这种情况下，每一台座126的空间位置随时间改变，从而有可能使每一台座126的选择氧化层130受到均匀氧化，由此提高VCSEL 160的成品率。
[第二变型]
在上述第一实施例中，基于初级氧化过程的测算结果实施次级氧化过程，因而不能确认非最终的非氧化区域(电流注入部分)的尺寸。然而，在第一实施例的第二变型中，在次级氧化过程结束之后，基于非氧化区域的测量尺寸测量非氧化区域的尺寸，如有必要则额外实施第三氧化过程。在这种情况下，在次级氧化过程之后基于所述测量结果测量非氧化区域的尺寸，采用与上文所述相似的方法计算第三氧化过程的氧化量和第三氧化过程所需的氧化时间，从而在算出的氧化量和氧化时间的基础上实施第三氧化过程。
优选针对同一台座测算初级氧化过程和次级氧化过程的氧化量。当在氧化过程中不旋转基座16和半导体样品20时，可以通过将显微镜44(即摄像机)的焦点匹配至预定平面坐标(XY坐标)而测量针对同一台座的初级氧化过程氧化量和次级氧化过程氧化量。
当在氧化过程中旋转基座16和半导体样品20时，作为测算目标并且在初级氧化过程结束时位于显微镜44的焦点处的台座可能在次级氧化过程结束时已经发生了移动，在这种情况下，当次级氧化过程结束时，测算目标台座没有位于显微镜44的焦点。为了解决这一问题，可以采用图10所示的另一种制造半导体元件的方法。图10是用于解释这一采用图3所示的半导体氧化设备制造半导体元件的另一种方法的流程图。在图10中，通过相同的附图标记表示与图6中的对应步骤相同的步骤，并且在此将省略对它们的描述。在图10中，在初级氧化结束后，执行原点回复步骤#19使基座16回复至原点位置，在次级氧化结束后执行原点回复步骤38，使基座16回复至原点位置。
为了执行原点回复步骤，优选采用具有编码器的伺服马达作为旋转基座16的马达32，所述编码器配有原点位置(Z相位)。更具体而言，将描述采用伺服马达的Z相位的原点回复步骤。设定如图11所示，显微镜44(即摄像机)的焦点处于从驱动轴30的中心(XY坐标系的原点)沿X和Y方向移动预定距离(X0，Y0)的位置(r，θ)，测算目标台座126位于这一摄像机焦点处，并且在初级氧化过程或次级氧化过程开始时从Z相位输出输出了预定数量的脉冲的状态下停止伺服马达的运行。为了出于便利简化问题，假设预定的脉冲数量为零。在这些条件下，设定在初级和次级氧化过程结束时，测算目标台座126停止于从摄像机焦点移动了角度θ’的坐标(r，θ+θ′)处。在这种情况下，控制设备102存储从输出伺服马达的Z相位的时刻到停止其旋转的时刻的脉冲数量Nθ。脉冲数量Nθ对应于移动角度θ’。因此，在原点回复步骤中，控制设备102由伺服马达输出的脉冲数量Nθ计算移动的角度θ′，并计算伺服马达的旋转轴旋转并回复到氧化过程之前的时刻所处的角位置所需的角度(360°-θ′)以及对应于角度(360°-θ′)的脉冲数量N(360°-θ′)。此外，控制设备102旋转伺服马达的旋转轴，直到从伺服马达输出了数量为N(360°-θ’)的脉冲，从而使测算目标台座126移动到摄像机范围(或视野)134内。因此，可以针对同一台座126测算初级氧化过程和次级氧化过程之后的氧化量。
可以采用另一种简单的方法替代上述采用伺服马达的Z相位的方法。换言之，将有待探测的探测部分(例如突起、切口、读取标记、磁体等)安装到主动轴30上，或者安装到通过连接而由驱动轴30驱动的另一旋转构件(例如齿轮)上。另一方面，在探测部分附近提供探测器。在测算过程之前的原点回复步骤中，旋转驱动轴30直到探测器探测到探测部分，从而回复驱动轴30的旋转位置。所述探测器可以采用光学探测、机械探测、电磁探测或利用这些探测的任意组合的探测。
为了在摄像机范围内有效移动测算目标台座126，原点回复步骤优选以比氧化时慢的速度旋转基座16和驱动轴30。因此，优选采用能够在高速和低速旋转速度之间转换的马达作为旋转基座16的马达32。
[第三实施例]
在上述第一实施例中，通过将加热台18和样品台22结合为一体形成基座16。然而，在第一实施例的第三变型中，将加热台18固定到氧化室12上，只有样品台22可以相对于加热台18在氧化位置(下降位置)和监测位置(上升位置)之间移动。在这种情况下，如图12所示，驱动轴30穿过加热台18的内部，样品台22支撑于这一贯穿的驱动轴30上。根据这一具有图12所示的结构的氧化设备10，可以在中断氧化时以及氧化之后将半导体样品20与加热器24隔开。因此，半导体样品20的冷却速率变快，能够有效中断和结束氧化。此外，可以使半导体样品20内的氧化量保持均匀并达到目标值。
[第四实施例]
根据第一实施例及其第一变型，在中断氧化时，朝向设置于氧化室的上部的监测窗提升半导体样品和支撑半导体样品的样品台。但是，在第一实施例的第四变型中，在氧化室的一侧提供监测室，在监测半导体样品时，降半导体样品和支撑半导体样品的样品台水平移动到监测室。可以在监测室的顶壁部分提供监测装置，从而自上监视和测算半导体样品的氧化量。在这种情况下，优选将面对从氧化室水平移动至监测室的样品台的监测室的顶壁部分的高度设置得低，从而使监测装置可以从紧密相邻的位置监测半导体样品。此外，尽管上述实施例和变型采用螺线管阀来水蒸汽、氮气等的供应和排放，但是，当然也可以采用其他类型的阀门替代。
图13是示出了通过第一实施例制造的VCSEL的结构的截面图。图13所示的VCSEL 200输出具有1.3μm的波长的激光振荡，并且具有3英寸的，<100>晶向的n-GaAs衬底202。在衬底202上交替叠置35.5个周期的n-AlxGa1-XAs(x＝0.9)层和n-GaAs层，从而形成厚度为介质内的1/4振荡波长的，并形成n-半导体分布布拉格反射镜(以下称为下部半导体DBR镜或简称为下部DBR镜)204的周期性结构。在下部DBR镜204上形成包括未掺杂的下部GaAs间隔体层206和未掺杂的上部GaAs间隔体层214的多量子阱有源区212。多量子阱有源区212还包括在未掺杂的上部和下部GaAs间隔体层214和206之间交替叠置的GaInNAs阱层208和GaAs势垒层210。在多量子阱有源区212内有3个GaInNAs阱层208和2个GaAs势垒层210。
在间隔体层214上形成p-半导体分布布拉格反射镜(以下称为上部半导体分布DBR或简称为上部DBR镜)216。例如，交替叠置25个周期的掺有C的p-AlxGa1-xAs(x＝0.9)层和p-GaAs层，以形成厚度为介质内的1/4振荡波长的，并且形成了上部DBR镜216的周期性结构。例如，在上部DBR镜216中的下部形成由AlAs构成的厚度为30nm的选择氧化层218。处于上部DBR镜216的最上部的GaAs接触层220还起着与电极接触的接触层的作用。在有源区212内，用于阱层208的In成分x为33％，氮成分为1.0％。阱层208具有7nm的厚度，并且相对于基板202具有大约2.1％的压缩畸变(高度畸变)。
采用MOCVD作为薄膜形成方法。采用H2作为载气，采用三甲基镓(TMG)、三甲基铟(TMI)和三氢化砷(AsH3)作为GaInNAs阱层208的原料。采用二甲肼(DMHy)作为氮的原料。由于DMHy在低温下融化，因此，适于600℃或更低的温度下的低温生长，尤其适于要求低温生长的具有大畸变的多量子阱的阱层。在GaInNAs VCSEL中的多量子阱有源区的阱层的畸变大的情况下，优选采用变得不均衡的低温生长。在这一实施例中，在540℃下生长GaInNAs阱层208。
在至少暴露p-AlAs选择氧化层218的侧面的状态下，通过诸如RIE、RIBE和ICP的湿法蚀刻或干法蚀刻形成台座222。在从图13的顶部朝底部观察时，台座222具有方形形状。此后，采用上述氧化设备10通过利用水蒸汽从暴露的侧面对AlAs选择氧化层218氧化而形成AlxOy电流限制部分。在这种状态下，将晶片(样品)放置在样品台(衬底支座)上，将基座移动至氧化位置，并提供预定的水蒸汽。由于监测窗与晶片隔开，因而进行均匀的氧化。之后，将晶片提升到大约400℃的预定氧化温度，并开始初级氧化。在抵达完成期望的氧化量的时刻之前中断氧化。尔后，将具有置于其上的晶片的加热台移动至接近监测窗的监测位置，可以通过显微镜监测氧化距离、氧化面积、非氧化区域的垂直横向长度以及非氧化区域的面积。基于由显微镜的监测获得的信息，计算初级氧化的氧化速度和次级氧化(附加氧化)所需的氧化距离，并得到附加氧化时间。使晶片返回至氧化位置，并执行次级氧化(附加氧化)。在经过了次级氧化的氧化时间后，停止水蒸汽的供应，向晶片上喷射或吹送低温氮气，并通过停止加热器的运行而结束氧化。
通过上述氧化过程，本发明人证实，能够在令人满意地保持晶片上的氧化速率的表面均匀度的状态下，以高精确度控制电流注入部分的面积。可以通过停止水蒸汽的供应中断或终止氧化，但是优选通过降低衬底的温度(样品温度)来更为有效地中断或终止氧化。此外，虽然在上述实施例和变型中将氧化过程划分成了2个阶段，但是当然可以将氧化过程划分为3个或更多阶段。
在氧化过程结束后，通过由SiO2等构成的绝缘体层224保护台座222，此后，以聚酰亚胺226填充蚀刻部分，并使其平面化。之后，去除位于设置了光发射部分的上部镜层的上方的p-接触层220、聚酰亚胺226和绝缘体层224，从而在处于光发射部分以外的部分上的p-接触层220上形成p-电极228。此外，在衬底202的后表面上形成n-电极230。
针对通过上述方式制作的VCSEL，本发明人已经证实了下述内容。所述VCSEL的振荡波长大约为1.3μm。此外，由于通过对以Al和As作为主要成分的选择氧化层的选择氧化形成了电流限制部分，因此获得了的阈值电流。根据采用通过对选择氧化层的选择氧化获得的由Al氧化物层构成的电流限制部分的电流限制结构，通过形成接近有源区的电流限制部分抑制电流的扩散，从而有可能在未暴露至空气下的小区域内有效地俘获载流子。此外，由于通过氧化形成了Al氧化物层，因而折射率变小，从而有可能在通过凸透镜效应俘获载流子的小区域内有效地俘获光，由此实现阈值电流的降低。此外，由于能够容易地形成电流限制结构，因此，降低了VCSEL的制造成本。此外，由于氧化是在与监测窗隔开的位置进行的，因此，有可能通过暂时停止氧化而测算氧化速率，并根据测算值进行附加的氧化，从而针对每一台座均匀地形成具有目标尺寸的电流注入部分，由此提高成品率。
经由显微镜接收诸如钨丝灯的光源发出的反射至CCD摄像机或光导摄像管摄像机的光，由此完成氧化区域的监测，并在诸如电视监视器的显示部分上显示台座的放大图像。在台座的显示图像上，由于存在反射率差异，能够清晰地识别氧化区域和非氧化区域之间的边界。
图14是说明第一实施例的VCSEL的氧化区域和非氧化区域的反射率的波长相关性的图示。在图14中，由虚线表示氧化区域的反射率，由实线表示非氧化区域的反射率。从图14可以看出，在1.3μm波长附近的高反射带内，氧化区域和非氧化区域之间不存在大的反射率差异。但是，在高反射带两侧的带中氧化区域和非氧化区域的反射率截然不同。就监测到的波长而言，高反射带的短波长侧不是优选的，因为在DBR镜材料的作用下产生光吸收，而在高反射带的长波长侧则未产生光吸收的问题，并且氧化区域的反射率高。因此，优选采用在高反射带的长波长侧具有良好的波长灵敏性的摄像机。在当前可以采用的各种图像摄制装置中，可以采用在近红外区具有良好的灵敏度的CCD摄像机监测具有短振荡波长的VCSEL。如果在该实施例中VCSEL的振荡波长未1.3μm，那么可以采用在高反射带的长波长侧具有良好的灵敏度的红外光导摄像管摄像机来进行监测。此外，从可以将分辨率设置得极高，并且可以适当选择所采用的激光波长的角度来看，优选采用利用红外激光进行扫描并通过摄像机接收扫描结果的所谓的共焦(cofocal)激光显微镜。
[第二实施例]
图15是示出了通过本发明的第二实施例制造的VCSEL的结构的截面图。图15所示的VCSEL 300输出具有780nm波长的激光振荡，并且具有n-(100)GaAs衬底302，所述衬底在<100>晶向具有2°的倾斜角。在衬底302上交替叠置35.5个周期的n-Al0.9Ga0.1As层和n-Al0.3Ga0.7As层，从而形成厚度为介质内的1/4振荡波长，并且形成了n-半导体分布布拉格反射镜(以下称为第一反射镜或简称为n-DBR镜)304的周期性结构。在两个相邻的n-Al0.9Ga0.1As层和n-Al0.3Ga0.7As层之间插入厚度为20nm的成分梯度层(未示出)，所述成分梯度层中的Al成分从n-Al0.9Ga0.1As层的Al成分渐变至n-Al0.3Ga0.7As层的Al成分。有时也将成分梯度层称为成分调制层或成分渐变层。可以将包括成分梯度层的周期性结构的厚度设置为介质内的1/4振荡波长。在这一结构的作用下，在向n-DBR镜304施加电流时，有可能缓解n-Al0.9Ga0.1As层和n-Al0.3Ga0.7As层之间的能带(band)不连续性，防止阻抗变高。在n-DBR镜304上形成包括Al0.5Ga0.5As下部间隔体(包覆)层306和Al0.5Ga0.5As上部间隔体(包覆)层310的量子阱有源区308。产生780nm波长的量子阱有源区308还包括在上部和下部间隔体层310和306之间交替叠置的AlGaAs阱层和Al0.3Ga0.7As势垒层，有3个AlGaAs阱层和2个Al0.3Ga0.7As势垒层。在间隔体层310上，交替叠置(例如)25个周期的p-AlxGa1-xAs(x＝0.9)和p-AlxGa1-xAs(x＝0.3)，以形成构成n-半导体分布布拉格反射镜(下文称为第二反射镜或简称为p-DBR镜)312的周期性结构。以n-DBR镜304类似，在两个相邻的p-AlxGa1-xAs(x＝0.9)层和AlxGa1-xAs(x＝0.3)层之间插入成分梯度层(未示出)。在顶部形成与电极接触的p-GaAs接触层314。在n-DBR镜304和p-DBR镜312之间，长度达1个振荡波长(即采用所谓的随机腔)。
采用MOCVD作为薄膜形成(或晶体生长)方法。采用H2作为载气，采用三甲基镓(TMG)、三甲基铝(TMA)和三氢化砷(AsH3)作为AlGaAs阱层的原料。采用H2Se作为n型掺杂剂，采用CBr4作为p型掺杂剂。MOCVD能够通过控制所提供的原料气体的量容易地形成诸如成分梯度层的层。因此，与MBE相比，MOCVD更适于制造包括DBR镜的VCSEL。此外，由于MOCVD不像MBE那样需要高真空，因而适于批量生产，并且其能够充分控制所提供的原料的流速和供应时间。
在具有低折射率的、接近量子阱有源区308的p-DBR镜312的部分处形成AlAs选择氧化层316。在暴露p-AlAs选择氧化层316的侧面的状态下形成具有预定尺寸的台座318。与上述内容相似，从外周氧化具有暴露的侧面的p-AlAs选择氧化层316，从而形成AlxOy电流限制部分320和由其包围的电流注入部分322。接下来，以聚酰亚胺324填充蚀刻部分，并使之平面化。之后，去除位于设置了光发射部分326的p-DBR镜312的上方的p-接触层314和聚酰亚胺324，从而在处于光发射部分326以外的部分上的p-接触层314上形成p-电极328。此外，在衬底302的后表面上形成n-电极330，由此形成具有780nm的振荡波长的VCSEL。
在该实施例中，采用AlAs层作为选择氧化层，但是所述选择氧化层可以包括诸如Ga的其他元素。此外，可以将选择氧化层的含量设置得高于形成DBR镜的AlGaAs层的含量(content)，从而使DBR镜的氧化速率高于选择氧化层的氧化速率。此外，可以改变量子阱有源区所采用的材料，并且可以对包括Al和As的半导体层有选择地氧化，以形成VCSEL的电流限制结构。此外，本发明不限于VCSEL，可以将本发明以类似的方式应用于诸如边缘发射激光器的其他类型激光器中。换言之，可以将本发明以类似的方式应用于此类半导体元件的制造，即所述半导体元件具有的结构使得可以通过对包括Al和As的半导体层的选择氧化而形成电流限制结构。
[第一应用]
图16是示出了采用VCSEL的VCSEL阵列芯片的平面图。在图16中，VCSEL阵列芯片400具有按行排列的VCSEL 402。可以通过任何上述实施例和变型制造每一VCSEL 402。由电流限制部分包围的电流注入部分的内径为5μm，VCSEL 402执行横模中的单模工作。在这一第一应用中，在p型GaAs半导体衬底上形成VCSEL 402，在顶部提供n型独立电极404，在底部提供p型公共电极(未示出)。尽管在图16中对VCSEL 402进行一维排列，但是，当然可以对VCSEL 402进行二维排列。
就具有VCSEL 402的VCSEL阵列芯片400而言，由于VCSEL 402为面发射型，因而VCSEL 402的排列简单。此外，可以通过普通半导体工艺将VCSEL 402形成为一个整体，并且可以以极高的精确度排列VCSEL 402。出于这一原因，极大地提高了VCSEL阵列芯片400的成品率，并且可以极大地减少制造时间，由此制作出价格低廉的VCSEL阵列芯片400。
[第二应用]
图17是说明采用VCSEL的光发射模块的图示。图17所示的光传输模块500采用了VCSEL。更具体而言，光传输模块500包括图16所示的VCSEL阵列芯片502和多个光波导504。每一光波导504面对对应的VCSEL 402的端表面(光输出部分)，从而使由这一对应的VCSEL 402发射的光入射到光波导504内。例如，可以通过光纤形成光波导504。例如，所述光纤可以由石英纤维构成。在这一具体应用中，采用发射具有1.3μm波长的光的单模元件作为VCSEL 402，采用单模光纤作为形成光波导504的光纤。
根据具有上述结构的光传输模块500，由于采用VCSEL 402作为光发射装置(或光生成装置)，因而有可能实现高速并行传输，因而能够同时传输大量数据。此外，由于所形成的每一VCSEL 402的电流注入部分和电流限制部分具有均匀尺寸，因此容易设置光传输模块500中的驱动电路的驱动电流。此外，有可能实现廉价的光传输模块500和具有高可靠性的光通信系统。
尽管在图17的光传输模块500中，VCSEL和光纤(VCSEL 402和光波导504)1∶1对应，但是具有不同振荡波长的多个VCSEL可以进行一维或二维排列，并且可以完成波长多路复用传输，从而进一步提高传输速度。通过利用GaAs量子阱层作为VCSEL的有源区，以产生850nm的VCSEL振荡波长，使VCSEL与多模光纤的结合成为可能。
[第三应用]
图18是说明采用VCSEL的光通信模块的图示。如图18所示，光通信(发射和接收)模块600包括通过上述第二实施例制造的VCSEL 602、用于接收光二极管604和丙烯酸塑料纤维606。将具有780nm的振荡波长的多模元件用于VCSEL 602。
根据具有上述结构的光通信模块600，由于如上所述能够以低成本制造VCSEL 602，并且塑料光纤606价格低廉，因而有可能实现廉价的光通信系统。此外，由于塑料光纤606的纤维直径相对较大，因而促进了塑料光纤606与其他光纤的耦合，由此便于形成光通信系统。因此，光通信模块600适用于家庭或办公室的室内通信系统，以及较小设备内的通信系统。
在采用丙烯酸塑料纤维的光传输中，考虑到丙烯酸塑料纤维的吸收损耗，有人研究采用具有650nm的振荡波长的VCSEL，但是由于丙烯酸塑料纤维的不良高温特性的影响，较少投入实践。因此，目前采用发光二极管作为发光源。然而，发光二极管不适于高速调制，为了实现超过1Gbps的高速传输，必须开发出新的半导体激光器。但是，就根据本发明制造的具有780nm的振荡波长的VCSEL而言，有源区增益大，能够获得高输出，并且与具有650nm的振荡波长的VCSEL相比能够获得良好的高温特性。出于这一原因，与具有650nm的振荡波长的VCSEL相比，根据本发明的VCSEL产生了较少的热量，并且由于VCSEL不需要冷却，能够实现廉价系统。
此外，不仅可以将采用上述光通信模块600的光通信系统用于采用光纤的诸如LAN中的计算机的设备之间的通信，而且还可以用于短距离通信，作为在设备板之间、板内的LSI之间以及LSI内的元件之间进行数据传输的光学互连。
近来，LSI等的处理能力显著提高，在连接此类LSI等的部分处存在提高通信速度的需求。然而，利用光通信模块600，有可能通过在诸如计算机系统的板之间、板内的LSI之间以及LSI内的元件之间的部分处将系统内的信号的常规电连接改为光连接而实现超高速计算机系统。
此外，可以通过上述光传输模块500或光通信模块600连接多个计算机系统，从而建立超高速网络系统。由于VCSEL与边缘发射半导体激光器相比具有相当低的能耗，并且容易对VCSEL进行二维排列，因此VCSEL适用于并行传输型的光通信系统。
[第四应用]
图19是示出了采用VCSEL的图像形成设备的总体结构的图示。例如，图19所示的图像形成设备700是集成了电子摄影型复印机、打印机、传真机等功能的所谓的复合设备或多功能外设(MFP)。图像形成设备700包括形成静电图像承载体的光电导体702和对均匀充电的光电导体702的外围表面曝光的曝光系统704。曝光系统704包括用于输出与所要形成的图像对应的光的光源706、用于通过反射由光源706发出的光而对光电导体702进行扫描的多面镜708以及用于使多面镜708反射的光在光电导体702上成像的透镜系统710。将VCSEL阵列712用作光源706。
图20是说明在图19所示的图像形成设备700中用于曝光的光源706的放大平面图。如图20(A)所示，VCSEL阵列706具有二维排列的VCSEL 712，VCSEL 712具有780nm的振荡波长。更具体而言，按照4×4布局排列16个VCSEL 712，沿图20(A)的水平方向(光电导体702的主扫描方向或轴向)以预定间距(40μm)排列4个VCSEL 712，沿垂直方向(光电导体702的子扫描方向或旋转方向)以预定间距(40μm)排列4个VCSEL 712。在沿垂直方向相邻的列之间，使一列中的VCSEL 712的位置沿垂直方向相对于相邻列中对应的VCSEL 712的位置偏移10μm。因此，如图20(B)所示，在光电导体702上沿子扫描方向以基本为10μm的间隔形成16个斑点714。
根据具有上述结构的图像形成设备700，有可能从光电导体702上二维排列的多个VCSEL 712同时照射多个激光束。因此，与采用单个激光振荡光源的图像形成设备相比，有可能以极高的速度形成图像。此外，由于VCSEL712适于二维集成，因此，与常规边缘发射半导体激光器阵列相比，有可能更易于提高激光束的数量。就上述特定情况而言，可以沿子扫描方向以大约10μm的间隔形成点，其对应于2400dpi。此外，可以通过调整VCSEL 712的光发射时间而容易地控制沿主扫描方向的写入间隔。此外，由于可以采用上述VCSEL阵列706同时写入16个点，因此能够获得极高的打印速度。当然，可以提高沿垂直方向和水平方向排列的VCSEL 712的数量，从而进一步提高打印速度。可以通过调整VCSEL 712的间隔或间距而调整子扫描方向的斑点712的间隔，并且有可能以大于等于400dpi的高密度实现高精确度打印。由于均匀地形成了根据本发明制造的VCSEL 712的电流注入部分，因此，有可能有效地形成具有目标直径的斑点712。
[其他应用]
在上述第四应用中，将VCSEL 712用作图像写入的光源706。然而，也可以将VCSEL 712用作针对诸如CD的记录媒体记录和/或复制信息的光源。由于与边缘发射半导体激光器相比，根据本发明制造的VCSEL 712价格低廉并且具有较小的功耗，因此，VCSEL 712由其适用于具有严格的功耗要求的便携式光学摄像装置。
本申请要求与2005年2月15日在日本专利局提交的日本专利申请No.2005-037805的权益，在此引入其公开文本以供参考。
此外，本发明不局限于这些实施例，可以在不背离本发明的范围的情况下做出各种变化和修改。

Claims (18)

1.一种半导体氧化设备，包括：
由室壁界定的可密封氧化室；
设置于氧化室内，并用来支撑半导体样品的基座；
用于向所述氧化室供应对所述半导体样品的特定部分进行氧化的水蒸汽的供应部分；
监测窗，其设置于所述氧化室的室壁之一内，并且设置于能够面对支撑于所述基座上的所述半导体样品的位置处；
监测部分，其设置于所述氧化室之外，并且能够经由所述监测窗面对支撑于所述基座上的半导体样品；以及
调整所述基座和所述监测部分之间的距离的调整部分。
2.根据权利要求1所述的半导体氧化设备，其中：
所述基座包括配有加热器的加热台和布置于所述加热台上的样品台，所示样品台用来支撑所述半导体样品；以及
所述调整部分包括用来整体移动所述加热台和所述样品台的基座移动机构。
3.根据权利要求1所述的半导体氧化设备，其中：
所述基座包括配有加热器的加热台和布置于所述加热台上的样品台，所示样品台用来支撑所述半导体样品；以及
所述调整部分包括用来移动所述样品台的基座移动机构。
4.根据权利要求1所述的半导体氧化设备，其中：
所述监测窗设置于位于支撑于所述基座上的半导体样品的上方的室壁之一内；以及
所述调整部分包括用来向上和向下移动所述基座和所述监测部分的至少之一的升降机构。
5.根据权利要求1所述的半导体氧化设备，其中：所述调整部分包括移动机构，所述移动机构用来使基座在监测位置和后退位置之间移动，在所述监测位置处，支撑于所述基座上的所述半导体样品邻近所述监测窗，在所述后退位置处，支撑于所述基座上的所述半导体样品与所述监测窗间隔比所述监测位置处更大的距离。
6.根据权利要求1到5中的任何一项的半导体氧化设备，还包括：
中断部分，其用来通过停止来自所述供应部分的水蒸汽的供应而中断对所述半导体样品的氧化；
用来在由监测部分获得的图像的基础上获得所述半导体样品的特定部分的氧化速率、以及在所述氧化速率的基础上获得所需的附加氧化量的部分；以及
用来对所述半导体样品的特定部分附加氧化所述附加氧化量的部分。
7.根据权利要求1到6中的任何一项所述的半导体氧化设备，其中，所述监测部分包括显微镜。
8.根据权利要求1到7的任何一项所述的半导体氧化设备，其中，所述监测部分具有自动聚焦功能。
9.根据权利要求1到8中的任何一项的半导体氧化设备，还包括：
真空源，其用来通过抽真空排出所述氧化室内的气氛气体，同时中断所述半导体样品的氧化。
10.根据权利要求1到8中的任何一项的半导体氧化设备，还包括：
惰性气体供应部分，其用来将惰性气体喷射或吹送到所述氧化室内支撑于所述基座上的所述半导体样品上，同时中断对所述半导体样品的氧化。
11.根据权利要求1到10中的任何一项所述的半导体氧化设备，其中，所述半导体样品由用于形成垂直腔面发射激光器的晶片构成。
12.一种通过将半导体样品置于水蒸汽气氛中而制造半导体元件的方法，所述半导体样品包括具有含有Al和As的半导体层的台座，并且在所述半导体层内形成了电流限制部分和被所述电流限制部分包围的电流注入部分，其形成方式为，从所述半导体层显露于所述台座的外部边缘侧面处的外周端向内沿径向氧化所述半导体层，从而保持所述半导体层的中央部分未被氧化，所述方法包括的步骤有：
(a)在所述半导体层的氧化过程中至少中断所述氧化过程一次；以及
(b)在所述氧化过程中断期间监测所述半导体层的氧化速率。
13.根据权利要求12所述的方法，其中，所述步骤(b)包括：
(b1)在所述氧化过程中断期间，将氧化室内的所述半导体样品移动至所述台座经由所述氧化室的监测窗而邻近设置于所述氧化室之外的监测部分的位置；以及
(b2)基于由所述监测部分监测的所述电流限制部分或所述电流注入部分的尺寸获得所述氧化速率。
14.根据权利要求13所述的方法，还包括的步骤有：
(c)获得基于所述氧化速率得到的附加氧化量；以及
(d)通过所述附加氧化量对所述半导体层进行附加氧化。
15.根据权利要求13或14所述的方法，其中，所述步骤(b1)在所述氧化过程中断期间将所述半导体样品移动至所述台座邻近所述监测窗的位置。
16.根据权利要求13到15所述的方法，还包括的步骤有：
(e)在所述氧化过程中断期间，通过抽真空排出所述氧化室内的气氛气体。
17.根据权利要求13到15所述的方法，还包括的步骤有：
(f)在所述氧化过程中断期间将惰性气体喷射或吹送到所述氧化室内的所述半导体样品上。
18.根据权利要求12到17所述的方法，其中，所述半导体元件为垂直腔面发射激光器VCSEL。
CN2006800001559A 2005-02-15 2006-02-13 半导体氧化设备 Expired - Fee Related CN1943020B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005037805A JP4485972B2 (ja) 2005-02-15 2005-02-15 半導体酸化装置及び半導体素子の製造方法
JP037805/2005 2005-02-15
PCT/JP2006/302898 WO2006088166A1 (en) 2005-02-15 2006-02-13 Semiconductor oxidation apparatus and method of producing semiconductor element

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011101100111A Division CN102255242B (zh) 2005-02-15 2006-02-13 制造半导体元件的方法

Publications (2)

Publication Number Publication Date
CN1943020A true CN1943020A (zh) 2007-04-04
CN1943020B CN1943020B (zh) 2011-06-29

Family

ID=36916563

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011101100111A Expired - Fee Related CN102255242B (zh) 2005-02-15 2006-02-13 制造半导体元件的方法
CN2006800001559A Expired - Fee Related CN1943020B (zh) 2005-02-15 2006-02-13 半导体氧化设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2011101100111A Expired - Fee Related CN102255242B (zh) 2005-02-15 2006-02-13 制造半导体元件的方法

Country Status (5)

Country Link
EP (1) EP1849182B1 (zh)
JP (1) JP4485972B2 (zh)
KR (1) KR100833961B1 (zh)
CN (2) CN102255242B (zh)
WO (1) WO2006088166A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290347A (zh) * 2011-09-13 2011-12-21 协鑫光电科技（张家港）有限公司 一种刻蚀系统
CN108022863A (zh) * 2017-11-30 2018-05-11 上海大学 一种水蒸气氧化退火系统
CN114783870A (zh) * 2022-06-22 2022-07-22 度亘激光技术（苏州）有限公司 半导体结构的制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866048B1 (ko) * 2005-10-24 2008-10-30 주식회사 케이엔제이 평면 보상 자동 초점장치 및 방법
JP4969926B2 (ja) * 2006-06-28 2012-07-04 古河電気工業株式会社 加熱処理装置、酸化処理システムおよび加熱処理方法
JP5092432B2 (ja) * 2007-02-02 2012-12-05 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザの製造方法、光学装置、光照射装置、情報処理装置、光送信装置、光空間伝送装置および光伝送システム
JP5540533B2 (ja) * 2009-03-12 2014-07-02 株式会社ニコン 半導体装置を製造する製造装置、基板接合方法及び半導体装置を製造する製造方法
JP5504784B2 (ja) 2009-03-18 2014-05-28 株式会社リコー 面発光レーザ、面発光レーザアレイ、光走査装置及び画像形成装置
JP2011018876A (ja) 2009-06-09 2011-01-27 Ricoh Co Ltd 面発光レーザ素子の製造方法、光走査装置、画像形成装置及び酸化装置
KR100934284B1 (ko) 2009-07-07 2009-12-28 이재홍 조각얼음용 제빙장치
JP6520454B2 (ja) * 2014-06-26 2019-05-29 株式会社村田製作所 垂直共振器型面発光レーザの製造方法
JP6164620B2 (ja) * 2015-09-01 2017-07-19 株式会社エピクエスト 酸化装置
CN108878331B (zh) * 2018-08-20 2024-05-31 度亘激光技术（苏州）有限公司 一种批量化半导体湿法氧化装置
FR3092436B1 (fr) * 2019-02-04 2021-02-12 Aloxtec Four d’oxydation latérale de VCSEL avec modification locale de la vitesse d’oxydation
FR3092435B1 (fr) * 2019-02-04 2021-02-12 Aloxtec Four d’oxydation latérale de VCSEL avec correction de la courbure d’arc du substrat

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3959406B2 (ja) * 1992-04-30 2007-08-15 株式会社東芝 半導体装置およびその製造方法
JP3421465B2 (ja) * 1995-02-20 2003-06-30 東京エレクトロン株式会社 熱処理装置及びその方法
KR100708081B1 (ko) * 2000-05-18 2007-04-16 삼성전자주식회사 선택적 산화법에 의한 표면광 레이저의 어퍼쳐 제조 장치및 방법
JP2002343792A (ja) * 2001-05-11 2002-11-29 Applied Materials Inc 膜形成方法及び装置
KR100433907B1 (ko) * 2001-06-16 2004-06-04 삼성전자주식회사 다단노즐 이젝터를 이용한 챔버의 압력조절장치
JP2005037805A (ja) 2003-07-18 2005-02-10 Nec Engineering Ltd 表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290347A (zh) * 2011-09-13 2011-12-21 协鑫光电科技（张家港）有限公司 一种刻蚀系统
CN102290347B (zh) * 2011-09-13 2014-04-16 徐州同鑫光电科技有限公司 一种刻蚀系统
CN108022863A (zh) * 2017-11-30 2018-05-11 上海大学 一种水蒸气氧化退火系统
CN108022863B (zh) * 2017-11-30 2020-07-28 上海大学 一种水蒸气氧化退火系统
CN114783870A (zh) * 2022-06-22 2022-07-22 度亘激光技术（苏州）有限公司 半导体结构的制备方法
CN114783870B (zh) * 2022-06-22 2022-09-20 度亘激光技术（苏州）有限公司 半导体结构的制备方法

Also Published As

Publication number Publication date
JP4485972B2 (ja) 2010-06-23
KR20070069092A (ko) 2007-07-02
WO2006088166A1 (en) 2006-08-24
CN1943020B (zh) 2011-06-29
JP2006228811A (ja) 2006-08-31
EP1849182A4 (en) 2010-11-17
EP1849182A1 (en) 2007-10-31
EP1849182B1 (en) 2012-01-11
CN102255242A (zh) 2011-11-23
KR100833961B1 (ko) 2008-05-30
CN102255242B (zh) 2013-07-10

Similar Documents

Publication Publication Date Title
CN1943020A (zh) 半导体氧化设备和制造半导体元件的方法
US7981700B2 (en) Semiconductor oxidation apparatus and method of producing semiconductor element
TWI405378B (zh) 面射型雷射、面射型雷射陣列、光學掃描裝置以及影像形成設備
CN101322291B (zh) 表面发射激光器装置及包含其的表面发射激光器阵列
US7680168B2 (en) Surface emitting laser array, production process thereof, and image forming apparatus having surface emitting laser array
US20090262770A1 (en) Surface-emission laser diode, surface-emission laser diode array, optical scanning apparatus and image forming apparatus
TWI431879B (zh) 面發光雷射元件、面發光雷射陣列、光學掃描裝置及影像形成設備
TW201008066A (en) Surface-emitting laser element, surface-emitting laser array, optical scanning device, and image forming apparatus
US8361817B2 (en) Method for manufacturing surface-emitting laser device, optical scanner, image forming apparatus, and oxidation apparatus
TW200929759A (en) Surface emitting laser, surface emitting laser array, optical scanning device, image forming apparatus, optical transmission module and optical transmission system
JP6662013B2 (ja) 面発光レーザ、面発光レーザアレイ、レーザ装置、点火装置、内燃機関、光走査装置、画像形成装置、光伝送モジュール、及び光伝送システム
TW201036295A (en) Vertical cavity surface emitting laser element, vertical cavity surface emitting laser array, optical scanning device, and image forming apparatus
CN1503415A (zh) 表面发光型半导体激光器及其制造方法
CN1716718A (zh) 光元件及其制造方法
JP2007266592A (ja) 面発光レーザ素子、それを備えた面発光レーザアレイ、その面発光レーザアレイを備えた光走査装置、その光走査装置を備えた電子写真装置
KR102056896B1 (ko) 수직 공동 표면 방출 레이저
KR101831735B1 (ko) 레이저 리프트 오프용 기판 정렬 장치
JP2006303415A (ja) 半導体素子の製造方法、半導体素子の製造装置および半導体素子
JP2008218774A (ja) 半導体酸化装置、それを用いた面発光レーザ素子の製造方法、その製造方法によって製造された面発光レーザ素子を備えた面発光レーザアレイ、その製造方法によって製造された面発光レーザ素子または面発光レーザアレイを備えた光伝送システムおよび画像形成装置。
KR20140052845A (ko) 레이저 리프트 오프용 기판 분리 장치
JP2012015364A (ja) 面発光レーザ素子の製造方法、面発光レーザ素子、面発光レーザアレイ素子、光走査装置及び画像形成装置
KR20240107923A (ko) 기판 처리 장치 및 이를 포함하는 반도체 제조 설비
KR101795100B1 (ko) 레이저 리프트 오프용 챔버모듈
JP2008071820A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110629

Termination date: 20180213