KR100833961B1 - 반도체 산화 장치 및 반도체 소자의 제조 방법 - Google Patents

반도체 산화 장치 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100833961B1
KR100833961B1 KR1020067021340A KR20067021340A KR100833961B1 KR 100833961 B1 KR100833961 B1 KR 100833961B1 KR 1020067021340 A KR1020067021340 A KR 1020067021340A KR 20067021340 A KR20067021340 A KR 20067021340A KR 100833961 B1 KR100833961 B1 KR 100833961B1
Authority
KR
South Korea
Prior art keywords
oxidation
semiconductor
base
semiconductor sample
monitoring
Prior art date
Application number
KR1020067021340A
Other languages
English (en)
Other versions
KR20070069092A (ko
Inventor
슈니치 사토
나오토 지쿠타니
아키히로 이토
신야 우메모토
요시아키 젠노
다카토시 야마모토
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20070069092A publication Critical patent/KR20070069092A/ko
Application granted granted Critical
Publication of KR100833961B1 publication Critical patent/KR100833961B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H01S5/18313—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation by oxidizing at least one of the DBR layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18358—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] containing spacer layers to adjust the phase of the light wave in the cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32358—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers containing very small amounts, usually less than 1%, of an additional III or V compound to decrease the bandgap strongly in a non-linear way by the bowing effect
    • H01S5/32366—(In)GaAs with small amount of N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34353—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on (AI)GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명에 따른 반도체 산화 장치는, 벽에 의해 구획된 밀폐 가능한 산화 챔버와, 이 산화 챔버 내에 마련되어 반도체 샘플을 지지하도록 된 베이스와, 반도체 샘플의 특정 부위를 산화시키기 위해 산화 챔버 안으로 수증기를 공급하는 공급부와, 산화 챔버의 벽 중 하나에 마련되어 베이스에 지지된 반도체 샘플에 대면할 수 있는 위치에 배치된 모니터링 창과, 산화 챔버의 외부에 마련되어 모니터링 창을 통해 베이스 상에 지지된 반도체 샘플과 대면할 수 있는 모니터링부와, 베이스와 모니터링부 간의 거리를 조정하는 조정부를 포함한다.

Description

반도체 산화 장치 및 반도체 소자의 제조 방법{SEMICONDUCTOR OXIDATION APPARATUS AND METHOD OF PRODUCING SEMICONDUCTOR ELEMENT}
본 발명은 반도체 산화 장치 및 반도체 소자의 제조 방법에 관한 것으로서, 보다 구체적으로는 알루미늄(Al) 및 비소(As)를 포함하는 반도체층을 그 외주연부로부터 중앙부를 향해 산화시키고, 특히 전류 협착부(current constricting part) 및 전류 주입부(current injecting part)의 크기가 적정히 조정된 산화 협착형 표면 발광 레이저를 제조하는 데에 특히 적합한 반도체 산화 장치 및 반도체 소자의 제조 방법에 관한 것이다.
전류 흐름 효율을 높이기 위해서 전류 협착 구조를 갖는 반도체 레이저가 있다. 그러한 반도체 레이저의 예로는 수직 공진 표면 발광 레이저(VCSEL: Vertical Cavity Surface Emitting Laser)가 있다. 이 VCSEL은 기판에 대해 수직 방향으로 광을 방사하는 것으로서, 소위 단부면 발광(edge-emitting)형 반도체 레이저와 비교할 때에 VCSEL은 가격이 낮고 소비 전력이 낮으며 소형이면서 고성능이고, 그리고 이차원 디바이스에 적용하기에 적합하다. 이러한 이유로, VCSEL이 최근 많은 주목을 끌고 있다.
VCSEL의 전류 협착 구조로는 미국 특허 제5,493,577호에서 확인할 수 있는 바와 같은 AlAs 선택 산화 협착 구조가 널리 사용되고 있다. 그러한 VCSEL의 전류 협착 구조는 원형 또는 직사각형 베이스 형태의 메사 구조(mesa structure)를 포함하는 반도체 기판 또는 반도체 샘플을 고온 증기 분위기 내에 배치하고, 그 메사 구조에 포함된 p-AlAs 선택 산화층을 메사 구조의 측면에 노출된 외주연부로부터 중앙부를 향하여 그 중앙부를 남긴 상태로 산화시킴으로써 AlxOy 전류 협착부(산화영역)를 형성함으로써 형성된다. 전술한 바와 같이 형성된 AlxOy 전류 협착부를 갖는 VCSEL에 있어서, AlxOy 전류 협착부의 굴절율은 1.6 정도로서, 다른 반도체층의 굴절율에 비해 낮다. 이러한 이유로, 공진 구조내에서 가로 방향에 있어서의 굴절율 간에 차가 유발되어, 빛을 메사 구조의 중앙에 가둘 수 있다. 따라서, 반도체 소자의 전류 협착 효율이 양호하고 또한 임계 전류가 낮다는 바람직한 특성을 얻을 수 있다.
VCSEL에서 싱글 기본 횡 모드 발진(oscillation)을 얻기 위해, 전류 협착부의 크기(예컨대, 직경)를 작게 하여, 고차 모드에 대한 회절 손실을 크게 할 필요가 있다. 보다 구체적으로, 전류 협착부의 한변의 크기 또는 직경을 발진 파장의 약 3∼4배로 좁게 해야 한다. 예컨대, 발진 파장이 0.85㎛ 또는 1.3㎛인 경우, 전류 협착부의 한변의 크기 또는 직경은 각각 약 3.5㎛ 이하 또는 약 5.0㎛ 이하로 해야 한다.
그러한 요구를 만족하는 반도체 산화 장치가 Optical Alliance(2004년 4월, 페이지 44-46)에서 Zenno 등에 의한 "표면 발광 레이저의 제조를 위한 새로운 산화 장치의 개발(Development of New Oxidation Apparatus For Manufacturing Surface- Emitting Lasers)"라는 제목의 문헌에 제안되었다. 도 1에 도시한 반도체 산화 장치(1010)는 밀폐 용기(또는 산화 챔버)(1012)와, 산화 챔버(1012)의 챔버 내부(1014)에 마련되어 내장 히터를 갖는 가열 스테이지(1016)를 구비하고 있다. 가열 스테이지(1016) 상에는 기판 홀더(1018)가 마련되며, 이 기판 홀더(1018) 상에는 반도체 샘플(1020) 또는 반도체 기판이 배치된다. 산화 챔버(1012)에는 또한 증기를 포함한 산화 분위기를 챔버 내부(1014) 안으로 공급하는 도입관(1022)과, 산화처리 종료 후에 챔버 내부(1014)에서의 산화 분위기를 배기하는 배기관(1024)이 마련되어 있다. 그러한 구조를 갖는 반도체 산화 장치(1010)에 따르면, 반도체 샘플(1020)을 비교적 재현성 좋게 균일하게 산화처리할 수 있다. 그러나, 반도체 샘플(1020)의 산화량은 반도체 성막 장치에서 결정 성장 후에 조성 및 막 두께와 같은 로트(lot) 간에 변동에 영향을 받는다. 특히, Al 및 As를 포함하는 반도체층의 경우, 막 두께 및 AlAs의 조성은 IEEE Journal of Selected Topics Quantum Electronics(1997년 6월 Vol.3, No. 3, 페이지 916-926)에서 Choquette 등에 의한 "AlGaAs 합금의 선택 습식 산화의 발전(Advances in Selective Wet Oxidation of AlGaAs Alloys)"라는 제목의 문헌에 게재된 바와 같이 산화 온도 등에 매우 민감하며, 산화처리 바로 전의 반도체 샘플의 비산화층의 측면 상에 형성된 자연 산화층의 두께에도 영향을 받는다. 그 결과, 전류 협착부의 크기가 광출력과 같은 발진 특성에서의 변동을 초래하고, 수율이 저하하게 된다. 특히, 멀티 모드 소자에 비해 전류 협착부의 면적의 절대치가 작은 싱글 모드 소자의 경우, 소자 특성의 변동에 대한 산화량의 변동의 영향이 매우 크며, 전류 협착부의 면적이 커진 경우, 원 래 싱글 모드로서 거동 해야하는 소자는 멀티 모드 소자처럼 거동할 수도 있다.
전술한 문제점을 해소하기 위해, 산화 공정 중에 산화량을 모니터링하는 방법이 IEEE Photonics Technology Letters(1998년 2월 Vol.10, No.2, 페이지 197-199)에서 Feld 등에 의한 "신규의 저온 저압 증기로 구조를 사용한 AlAs 습식 산화의 현장 광학적 모니터링(In Situ Optical Monitoring of AlAs Wet Oxidation Using a Novel Low-Temperature Low-Pressure Steam Furnace Design)"라는 제목의 문헌 및 일본 특허 공개 공보 제2003-179309호에서 제안되었다. 제안된 방법에 따르면, 도 2에 도시한 바와 같이 산화처리 중에 반도체 샘플(1020)이 모니터링 창(1026)을 통해 현미경(1028)에 의해 모니터링된다. 현미경(1028)에 의해 모니터링된 산화영역과 비산화영역 간의 콘트라스트(contrast)로부터 산화 거리 또는 비산화영역의 면적이 추정되며, 그 후에 추정된 산화 거리 또는 산화 면적에 기초하여 산화량을 제어한다. 그러나, VCSEL의 메사 직경은 통상 약 10∼50㎛ 이며, 현미경(1028)의 확대 배율은 전류 협착부의 직경을 엄밀히 제어하기 위해 약 1000배로 설정되어야 한다. 게다가, 현미경(1028)의 초점을 메사에 맞추기 위해서, 반도체 샘플(1020)과 모니터링 창(1026) 간의 거리(L1)와, 모니터링 창(1026)과 현미경(1028)의 거리(L2)는 가능한 짧게 설정해야 한다. 그러나, 산화 중에 반도체 샘플(1020)과 모니터링 창(1026) 간의 거리(L1)를 짧게 하면, 반도체 샘플(1020) 상에서의 증기 농도 분포와 반도체 샘플(1020)의 온도 분포에 있어서 국지적 변동이 발생하며, 이에 의해 산화량의 면내 분포(in-plane distribution)가 발생하여 수율의 저하를 초래한다. 한편, 모니터링 창(1026)과 현미경(1028) 간의 거리를 짧 게 하면, 히터로부터 방사되는 열로 인해 모니터링 창(1026)의 굴절율이 변화하고 현미경(1028)에 조립되어 있는 렌즈와 같은 광학 부품이 열변형을 겪게 되어 초점의 어긋남이 발생하며, 이에 의해 측정 정밀도가 저하하게 된다.
본 발명의 전반적인 목적은 전술한 문제점을 방지한 새롭고 유용한 반도체 산화 장치 및 반도체 소자 제조 방법을 제공하는 데에 있다.
본 발명의 보다 구체적인 목적은, 반도체 샘플에 포함된 선택 산화층의 산화량을 면내 방향에서 균일하게 유지하고, 산화량을 적절히 제어할 수 있는 반도체 산화 장치 및 반도체 소자의 제조 방법을 제공하는 데에 있다.
본 발명의 또 다른 목적은, 벽에 의해 구획된 밀폐 가능한 산화 챔버와, 이 산화 챔버 내에 마련되어 반도체 샘플을 지지하도록 된 베이스와, 반도체 샘플의 특정 부위를 산화시키기 위해 산화 챔버 안으로 수증기를 공급하는 공급부와, 산화 챔버의 벽 중 하나에 마련되어 베이스에 지지된 반도체 샘플에 대면할 수 있는 위치에 배치된 모니터링 창과, 산화 챔버의 외부에 마련되어 모니터링 창을 통해 베이스 상에 지지된 반도체 샘플과 대면할 수 있는 모니터링부와, 베이스와 모니터링부 간의 거리를 조정하는 조정부를 포함하는 반도체 산화 장치를 제공하는 데에 있다. 본 발명의 반도체 산화 장치에 따르면, 산화 공정 중에 반도체 샘플의 온도 분포와 수증기 농도 분포를 균일하게 조정할 수 있고, 모니터링 시에 반도체 샘플의 산화 속도를 정확히 모니터링하고 평가할 수 있다.
반도체 산화 장치에 있어서, 모니터링 창은 베이스 상에 지지된 반도체 샘플 위의 벽 중 하나에 마련될 수 있고, 조정부는 베이스와 모니터링부 중 적어도 하나를 상향 및 하향 이동시킬 수 있는 승강 기구를 포함할 수 있다.
대안적으로, 반도체 산화 장치에 있어서, 조정부는 베이스 상에 지지된 반도체 샘플이 모니터링 창에 접근한 모니터링 위치와, 베이스 상에 지지된 반도체 샘플이 모니터링 위치에서보다 더 긴 거리만큼 모니터링 창으로부터 떨어진 후퇴 위치 사이에서 베이스를 이동시키도록 구성된 이동 기구를 포함할 수 있다.
본 발명의 또 다른 목적은, Al 및 As를 포함한 반도체층을 갖는 메사를 포함하는 반도체 샘플을 수증기 분위기 내에 배치하고, 메사의 외주측면에 나타나는 반도체층의 둘레 단부에서부터 반경 방향 내측을 향하여 반도체층을 산화시켜 반도체층의 산화되지 않은 중앙부를 남김으로써 전류 협착부 및 이 전류 협착부에 의해 둘러싸인 전류 주입부를 형성하여 반도체 소자를 형성하는 반도체 소자의 제조 방법에 있어서, 반도체층의 산화처리 중에 산화처리를 적어도 일회 중단하는 단계 (a)와, 산화처리를 중단한 동안에 반도체층의 산화 속도를 모니터링하는 단계 (b)를 포함하는 반도체 소자의 제조 방법을 제공하는 데에 있다. 본 발명의 방법에 따르면, 산화처리를 중단했을 때에 산화 속도를 정확하게 평가할 수 있고, 균일한 특성을 갖는 반도체 소자를 제조할 수 있다.
반도체 소자의 제조 방법에 있어서의 단계 (b)는, 산화처리를 중단한 동안에 산화 챔버 내에서 반도체 샘플을, 산화 챔버의 모니터링 창을 통해 산화 챔버의 외부에 마련된 모니터링부에 메사가 접근하게 되는 위치로 이동시키는 단계 (b1)과, 모니터링 부에 의해 모니터링되는 전류 협착부 또는 전류 주입부의 크기에 기초하여 산화 속도를 얻는 단계 (b2)를 포함한다. 이 경우, 매우 정확한 산화 속도를 얻을 수 있다.
상기 방법은 산화 속도에 기초하여 이루어질 추가적인 산화량을 얻는 단계 (c)와, 추가적인 산화량만큼 반도체층을 추가적으로 산화시키는 단계 (d)를 더 포함할 수 있다. 이 경우, 최종 산화량을 목표값으로 명확하게 조절할 수 있다.
본 발명의 기타 목적 및 특징은 이하의 상세한 설명을 첨부된 도면과 함께 읽을 때에 명백해질 것이다.
도 1은 종래 산화 장치의 예의 개략적인 구조를 수진 단면으로 나타내는 단면도이며,
도 2는 종래 산화 장치의 다른 예의 개략적인 구조를 수직 단면으로 나타내는 단면도이고,
도 3은 본 발명에 따른 반도체 산화 장치의 제1 실시예의 구조를 수직 단면으로 나타내는 단면도이며,
도 4는 도 3에 도시한 반도체 장치의 제어 시스템의 구조를 나타내는 기능 블록도이고,
도 5a는 도 3에 도시한 반도체 산화 장치에 의해 산화처리되는 반도체 샘플을 산화처리 전에 부분적으로 나타내는 단면도이며,
도 5b는 도 3에 도시한 반도체 산화 장치에 의해 산화처리되는 반도체 샘플을 산화처리 후에 부분적으로 나타내는 단면도이고,
도 6은 도 3에 도시한 반도체 산화 장치를 사용한 반도체 소자 제조 방법을 설명하는 흐름도이며,
도 7a 내지 도 7c는 피산화 부위에 대한 산화 프로세스를 설명하는 도면이고,
도 8은 도 7a 내지 도 7c와 함께 피산화 부위의 산화 프로세스를 설명하는 도면이며,
도 9는 산화 후의 반도체 샘플을 사용하여 형성된 반도체 레이저의 구조를 나타내는 단면도이고,
도 10은 도 3에 도시한 산화 장치를 사용한 다른 반도체 소자 제조 방법을 설명하는 흐름도이며,
도 11은 원점 복귀 단계를 설명하는 도면이고,
도 12는 본 발명에 따른 반도체 산화 장치의 제2 실시예의 구조를 수직 단면으로 나타내는 단면도이며,
도 13은 제1 실시예에 의해 제조된 VCSEL의 구조를 나타내는 단면도이고,
도 14는 제1 실시예에 의해 제조된 VCSEL의 산화영역과 비산화영역의 반사율의 파장 의존성을 나태는 도면이며,
도 15는 제2 실시예에 의해 제조된 VCSEL의 구조를 나타내는 단면도이고,
도 16은 VCSEL을 사용한 VCSEL 어레이 칩을 나타내는 평면도이며,
도 17은 VCSEL을 사용한 광 송신 모듈을 나타내는 도면이고,
도 18은 VCSEL을 사용한 광 통신 모듈을 나타내는 도면이며,
도 19는 VCSEL를 사용한 화상 형성 장치의 개략적 구조를 나타내는 도면이고,
도 20은 도 19에 도시한 화상 형성 장치에서 노광용 광원을 확대하여 나타낸 평면도이다.
상세한 설명에서는 본 발명에 따른 반도체 산화 장치 및 본 발명에 따른 반도체 소자 제조 방법의 다양한 실시예가 도 3 및 그 후속 도면들을 참조하여 제시될 것이다.
[제1 실시예]
도 3은 본 발명에 따른 반도체 산화 장치의 제1 실시예의 구조를 수직 단면으로 나타내는 단면도이다.
도 3에 도시한 반도체 산화 장치(이하, "산화 장치"로 간단히 칭함)(10)는, 스테인레스강과 같은 금속으로 이루어진 내압 밀폐 용기(산화 챔버)(12)를 구비한다. 산화 챔버(12) 내에는 소정의 크기의 내부 공간(14)이 마련되어 있고, 이 내부 공간(14)의 바닥에 반도체 샘플을 지지하는 베이스(16)가 마련되어 있다.
본 실시예에 있어서, 베이스(16)는 가열 테이블(18)과, 이 가열 테이블(18)의 위에 마련되어 산화되는 반도체 샘플(반도체 웨이퍼로 이루어지는 기판)(20)을 지지하는 샘플 테이블(또는 기판 홀더)(22)로 이루어진다. 가열 테이블(18)은 산화되는 반도체 샘플(20)을 가열하는 전기 히터(24)를 구비하며, 회전 및 승강 기구(또는, 이동 기구 및 베이스 이동 기구)(26)를 통해 자유롭게 회전 및 수직 이동 할 수 있다. 샘플 테이블(22)에는 그 샘플 테이블(22) 상에 산화되는 반도체 샘플(20)을 고정하기 위한 기구(도시 생략)가 마련되어 있다. 또, 가열 테이블(18)과 샘플 테이블(22)은 일체형 구조를 가질 수도 있다.
회전 및 승강 기구(26)는, 산화 챔버(12)의 바닥벽(28)을 관통하여 상하 방향으로 수직으로 연장하는 구동축(30)과, 산화 챔버(12)의 외부에서 구동축(30)에 구동 연결된 모터(32)와, 모터(32)를 구동축(30)과 함께 상하 방향으로 이동시키는 승강 기구(34)를 포함하고 있다. 본 실시예에 있어서, 승강 기구(34)는 마루와 같은 고정부(36)에 고정되어 있다. 또한, 승강 기구(34)는 모터(38) 및 랙-피니언(도시 생략)에 의해 이루어지지만, 공압 또는 유압의 실린더에 의해 이루어질 수도 있다. 따라서, 가열 테이블(18)과 샘플 테이블(22)은 샘플 테이블(22)에 고정된 반도체 샘플(20)과 함께 모터(32)의 구동에 기초하여 구동축(30)을 중심으로 소정의 방향으로 회전하여, 승강 기구(34)의 구동에 기초로 하여 실선으로 나타낸 산화 위치(후퇴 위치 또는 하강 위치)와, 점선으로 나타낸 모니터링 위치(모니터링 위치 또는 상승 위치) 사이에서 상하로 이동할 수 있다.
산화 챔버(12)의 상부벽(40)은 모니터링 위치에 위치한 반도체 샘플(20)에 대면하는 베이스보다 높은 위치에 투광성의 내열 재료로 이루어진 모니터링 창(42)을 구비하고 있다. 산화 챔버(12)의 외부에서 모니터링 창(42) 위에는, 모니터링 수단을 형성하는 현미경이 마련된 카메라[이하, "현미경(44)"으로 간단히 칭함](44)가 설치되어 있다. 현미경(44)은, 광학축을 상하 방향으로 향하게 하여, 현미경(44)을 수평면상에서 2개의 서로 직교하는 방향(X 및 Y 방향)과 이들 두 방 향(X 및 Y 방향)에 대해 수직 방향(Z 방향)으로 이동시키는 3개의 모터(46, 48, 50)를 갖는 카메라 이동 기구(52)를 통해 고정대(54)에 장착되는 것이 바람직하다. 현미경(44)은 초점을 미크론 단위의 정밀도로 자동 조정할 수 있는 자동 초점 기능을 갖는 것이 바람직하다. 또한, 산화 처리 중에 모니터링 창(42)을 통하여 외부로 방출되는 열을 최소화하고, 모니터링 창(42)을 통해 방출되는 열에 의해 현미경(44)이 손상(렌즈와 같은 광학부품의 열변형)되는 것을 방지하기 위해, 차열 기구(60)를 마련할 수 있다. 이 차열 기구(60)는 모니터링 창(42)의 외측 또는 내측에서 모니터링 창(42)을 노출시키거나 덮도록 개폐되는 차열판(56)과, 이 차열판(56)을 개폐 동작시키는 모터(58) 또는 실린더를 포함한다. 차열 효과를 향상시키기 위해, 차열판(56)은 단열 효율이 높은 재료로 이루어질 수 있고, 또는 내부 공간(14)에 대면하는 표면이 반사성의 재료로 이루어지거나 반사되도록 처리될 수 있다.
내부 공간(14)의 분위기를 조정하기 위해, 산화 챔버(12)에는 산화 챔버(12)의 벽을 관통하는 3개의 파이프(62, 64, 66)가 설치된다. 제1 파이프(62)는 산화 분위기 가스를 내부 공간(14)에 공급한다. 산화 챔버(12)의 외부에서 제1 파이프(62)는 2개로 분기되어, 하나의 분기관(68)은 솔레노이드 작동 밸브(이하, 솔레노이드 밸브로 간단히 칭함)(70)를 통해 수증기 공급원(수증기 공급부)(72)에 접속되며, 다른 분기관(74)은 솔레노이드 밸브(76)를 통해 질소 공급원(질소 공급부)(78)에 접속되어 있다. 따라서, 수증기 공급원(72)으로부터 공급되는 수증기와 질소 공급원(78)으로부터 공급되는 질소의 혼합물인 산화 가스가 내부 공간(14)에 공급된다. 도 3에 도시한 바와 같이, 제1 파이프(62)의 출구단은, 산화 위치에 배치된 반도체 샘플(20) 위의 공간을 향하도록 하여, 산화처리 중에 반도체 샘플(20)에 산화 가스를 충분히 공급할 수 있도록 하는 것이 바람직하다. 제2 파이프(64)는 후술하는 바와 같이, 산화처리를 중단하였을 때에, 내부 공간(14)의 분위기를 질소로 치환하고 반도체 샘플(20)을 냉각시키기 위해 불활성 가스로서 저온 질소 가스를 공급한다. 제2 파이프(64)는 솔레노이드 밸브(80)를 통해 저온 질소 가스 공급원(저온 질소 가스 공급부)(82)에 접속되어 있다. 반도체 샘플(20)을 냉각하기 위해, 제2 파이프(64)의 출구단은 산화 위치의 반도체 샘플(20) 또는 산화 위치의 반도체 샘플(20) 위쪽 공간을 향하도록 하여, 공급된 저온 질소 가스가 반도체 샘플(20)에 분무 혹은 분출되도록 하는 것이 바람직하다. 제3 파이프(66)는 산화처리를 중단하였을 때에 내부 공간(14) 내의 잔류 산화 가스를 배출한다. 제3 파이프(66)는 솔레노이드 밸브(84)를 통해 진공원(86)에 접속되어 있다. 제4 파이프(88)가 추가로 산화 챔버(12)의 벽을 관통하고 있다. 파이프(88)는 플로우(flow)용 솔레노이드 밸브(90)에 접속되어 있다. 산화처리 중에 솔렌노이드 밸브(90)를 개방 상태로 유지함으로써, 내부 공간(14) 내의 수증기의 플로우, 즉 순환 상태를 유지하면서, 공급된 량에 따라 소정량의 수증기 가스를 파이프(88)를 통해 밖으로 밀어 낼 수 있다.
도 4는 도 3에 도시한 산화 장치(10)의 제어 시스템(100)의 구조를 나타내는 기능 블록도를 도시하고 있다. 도 4에 도시한 바와 같이, 제어 시스템(100)은 제어 장치(102)를 포함하고 있다. 이 제어 장치(102)는 중앙 처리 장치(CPU)(104)를 포함한다. 이 중앙 처리 장치(104)는 현미경(44)에 의해 포착된 화상의 데이터를 처리하는 화상 처리부(106)와, 현미경(44)에 의해 포착된 화상을 표시하는 표시부(모니터)(108)와, 회전 및 승강 기구(26)의 모터(32, 38)와, 카메라 이동 기구(52)에서 현미경(44)을 X, Y, Z 방향으로 이동시키는 모터(46, 48, 50)와, 차열 기구(60)의 모터(58)를 제어하는 모터 제어부(110)와, 솔레노이드 밸브(70, 76, 80, 84, 90)를 제어하는 솔레노이드 밸브 제어부(112)와, 그리고 히터(24)를 PID 제어하는 히터 제어부(114)에 접속되어 있다. 제어 장치(102)는 또한 후술하는 산화처리(중단 처리를 포함)를 실행하기 위해 필요한 프로그램이나 정보 등을 기억한 기억부(116)와, 후술하는 연산 처리를 실행하는 연산부(118)를 구비하고 있다.
산화 장치(10)를 사용하여 VCSEL의 산화층을 형성하는 경우, 산화처리 전의 반도체 샘플(20)은 예컨대 도 5a에 도시하는 단면 구조를 갖는다. 도 5a에 도시한 단면 구조는 아래에서부터 순서대로, n-전극(120), n-GaAs 기판(122) 및 하부 반도체 분포 브래그 반사(distributed Bragg reflection; DBR)경(124)을 포함하며, 이 하부 반도체 분포 브래그 반사경(124)의 위에 일정한 밀도(XY 방향으로 소정의 간격으로)로 메사(126)가 지지되어 있다. 메사(126)는 아래에서부터 순서대로, 활성층(128), 상부 반도체 분포 브래그층(132) 및 컨택트층(134)을 포함하고 있다. 상부 반도체 분포 브래그층(132)은 선택적으로 산화되는 선택 산화층(130)을 포함한다. 이 선택 산화층(130)은 Al 및 As를 포함하며, 이 층(130)이 후술하는 바와 같이 선택적으로 산화된 후에 다시 부분적으로 산화된다. 게다가, 도 5a에서 위쪽에서 아래쪽을 향해 보았을 때에 메사(126)는 원형, 타원형, 사각형(정사각형 또는 직사각형), 또는 사각형 이외의 다각형 형상을 갖는다.
도 6은 산화 장치(10)를 사용하여 전술한 단면 구조를 갖는 반도체 샘플(20)의 선택 산화층(130)을 산화시키는 산화 프로세스를 도시하고 있다. 도 6에 도시한 산화 프로세스는 개략적으로 선택 산화층(130)에 대한 일차 산화를 수행하는 일차산화처리(#10)와, 산화가 진행하는 것을 일시적으로 중단하여 산화량(즉, 산화 속도)을 평가하는 평가 처리(#20)와, 산화량의 평가 결과에 기초하여 최종 목표의 산화량까지 선택 산화층(130)을 산화시키는 이차산화처리(#30)를 포함한다.
일차산화처리(#10)에 있어서, 전술한 단면 구조를 가지며 아직 산화되지 않은 반도체 샘플(20)이 준비 단계(#11)에 의해 샘플 테이블(22) 상에 배치되어 고정된다. 이 상태에서, 샘플 테이블(22)을 포함하는 베이스(16)가 산화 위치(하강 위치)에 고정된다. 필요한 경우, 제어 장치(102)는 솔레노이드 밸브 제어부(112)를 통해 배기용 솔레노이드 밸브(84)를 개방하여, 내부 공간(14) 내의 잔류 분위기를 배기한다. 이 때, 다른 솔레노이드 밸브(70, 76, 80)는 폐쇄되어 있다. 게다가, 필요한 경우, 제어 장치(102)는 카메라 이동 기구(52)의 모터(46, 48, 50)를 구동하여, 현미경(44)을 모니터링 창(42)으로부터 떨어진 위치 또는 모니터링 창(42)에 대면하는 영역으로부터 후퇴한 위치로 이동시킨다. 전술한 바와 같이, 모니터링 창(42)을 개폐하는 차열판(56)이 마련된 경우, 모터(58)를 구동하여 차열판(56)을 폐쇄 위치로 이동시켜 모니터링 창(42)을 폐쇄한다.
이어서, 제어 장치(102)는 솔레노이드 밸브 제어 단계(#12)에 의해 배기용 솔레노이드 밸브(84) 및 저온 질소 가스 공급용 솔레노이드 밸브(80)를 폐쇄하고 수증기 공급용 솔레노이드 밸브(70) 및 질소 공급용 솔레노이드 밸브(76)를 개방하여, 수증기와 질소의 혼합 가스를 내부 공간(14)에 공급한다. 또한, 혼합 가스가 공급되는 동안에, 제어 장치(102)는 솔레노이드 밸브(90)를 개방하여, 산화 챔버(12)의 내부 공간(14) 내에서의 수증기 가스의 순환 상태를 형성하며, 이와 동시에 파이프(88) 통해 수증기 가스가 압출되는 상태를 형성한다. 솔레노이드 밸브(90)를 개방하는 대신에, 솔레노이드 밸브(84)를 개방하여 산화 챔버(12)의 내부 공간(14)으로부터 수증기 가스를 배기하면서, 내부 공간(14)을 일정 압력(감압 상태 또는 대기압 상태)으로 유지하여, 내부 공간(14) 내에 수증기 가스의 순환 상태를 형성할 수도 있다. 계속해서, 제어 장치(102)는 히터 제어 단계(#13)에 의해 히터 제어부(114)를 통해 히터(24)를 ON한다. 이에 따라, 일차 산화 단계(#14)에 의해, 수증기와 질소로 이루어진 산화 가스가 산화 챔버(12)의 내부 공간(14)에 충전되고, 그 내부 공간(14)은 반도체 샘플(20)의 산화를 위해 필요한 온도 상태로 조정되어, 반도체 샘플(20)의 선택 산화층(130)의 산화가 시작된다. 선택 산화층(130)의 산화는, 메사(126)의 외주측면에서 노출된 선택 산화층(130)의 둘레 단부에서부터 반경 방향으로 내측을 향하여 진행한다. 예컨대, 메사(126)가 원형 평면 형상을 갖는 경우, 산화영역(140)은 도 7a 내지 도 7c에서 확인할 수 있는 바와 같이, 둘레 단부에서부터 중심으로 향해서 점진적으로 진행하여, 링형 산화영역(140)의 내측에 메사(126)의 원형 평면 형상에 유사한 형상을 갖는 원형 비산화영역(142)이 남겨진다.
제어 장치(102)는 일차산화처리 종료 판단 단계(#15)에 의해 일차산화처리의 종료를 판단한다. 보다 구체적으로, 도 8에 도시한 바와 같이 중앙에 소정의 크기의 비산화영역(142)을 남긴 상태(최종 산화 상태)로 전체 산화처리를 완료한 경우, 일차 산화에 의해서 산화된 일차 산화영역(140A)이 최종 산화 상태[최종 산화 위치(144)]에 도달하는 전에, 즉 약간 또는 작은 이차산화영역(추가 산화영역)(140B)을 남기고 산화를 중단한다. 산화를 중단하는 타이밍(일차 산화 시간)은, 산화 완료까지 걸리는 시간으로부터 경험적으로 구할 수 있다. 예컨대, 제어 장치(102)는, 경험적으로 구한 총 소요 산화 시간(t)에서 소정의 시간(Δt)을 빼서 구해진 일차 산화 시간(t1)(= t - Δt)을 기억부(116)에 기억시키고, 산화 개시부터의 경과 시간이 일차 산화 시간(t1)에 도달하는 시점에 일차 산화의 종료를 판단한다. 제어 장치(102)가 일차 산화의 종료를 판단한 경우, 솔레노이드 밸브 제어 단계(#16)에 의해 수증기 공급용 솔레노이드 밸브(70)와 질소 공급용 솔레노이드 밸브(76)를 폐쇄한다. 솔레노이드 밸브(76, 70)를 폐쇄하기 전에 또는 이들 솔레노이드 밸브(76, 70)를 폐쇄한 후에, 히터 제어 단계(#17)에 의해 히터(24)를 정지시킨다. 이어서, 제어 장치(102)는, 솔레노이드 밸브 제어 단계(#18)에 의해 급냉용의 저온 질소 가스 공급용 솔레노이드 밸브(80)를 개방하여, 내부 공간(14) 내의 분위기를 질소로 치환하여 그 내부 공간(14)을 냉각시킨다. 전술한 바와 같이, 저온 질소 가스 공급용 파이프(64)의 출구단이 반도체 샘플(20)을 향하고 있기 때문에, 파이프(64)로부터 공급된 저온 질소 가스는 반도체 샘플(20)에 직접적으로 분무 또는 분출되고, 이에 의해 산화의 진행이 완전히 또는 거의 중지시키게 된다. 저온 질소 가스를 공급하는 대신에, 배기용 솔레노이드 밸브(84)를 개방하여 내부 공간(14)으로부터 수증기를 배기할 수 있다. 이 경우, 마찬가지로 산화의 진행이 중지한다. 게다가, 산화가 중단된 동안에, 수증기 공급용 솔레노이드 밸브(70)와 질소 공급용 솔레노이드 밸브(76)의 폐쇄에 의해 수증기와 질소의 공급이 중지된 상태에서, 저온 질소 가스 공급용 솔레노이드 밸브(80) 및 플로우용 솔레노이드 밸브(90)를 개방함으로써 내부 공간(14) 내에서의 질소 가스의 순환 상태를 유지하거나, 대신에 저온 질소 가스 공급용 솔레노이드 밸브(80) 및 배기용 솔레노이드 밸브(84)를 개방함으로써 진공원(86)에 의해 내부 공간(14)을 일정 압력에 유지하면서 질소를 배기할 수 있다.
이어서, 평가 처리(#20)에서, 산화 장치(10)가 차열판(56)을 포함하는 차열 기구(54)를 구비하는 경우, 제어 장치(102)는 모터(58)를 구동하여 차열판(56)을 모니터링 창(42)의 위에서부터 개방 위치로 이동시켜 모니터링 창(42)을 노출시킨다. 산화 장치(10)가 카메라 이동 기구(52)를 구비하고, 현미경(44)이 산화처리 중에 모니터링 창(42)으로부터 또는 산화 챔버(12)로부터 떨어진 후퇴 위치에 있는 경우, 제어 장치(102)는 카메라 이동 기구(52)를 구동하여, 현미경(44)을 모니터링 창(42)에 대면하게 이동시킨다. 차열 기구(54) 및 카메라 이동 기구(52)에 대한 제어 장치(102)의 이러한 작동은 준비 단계(#21)에 이해 이루어진다. 그 다음, 제어 장치(102)는, 샘플 상승 단계(#22)에 의해 승강용 모터(38)를 구동하여 베이스(16)를 모니터링 위치로 상승시켜, 반도체 샘플(20)이 모니터링 창(42)을 통해 현미경(44)에 대면하게 한다. 게다가, 제어 장치(102)는 화상 획득(또는 촬영) 단계(#23)에 의해 현미경(44)을 기동시켜 메사(126)의 확대 화상을 획득한다. 현미 경(44)은 자동 초점 기구를 갖고 있기 때문에, 현미경(44)은 메사(126) 상의 초점과 자동적으로 맞춰진다(즉, 초점이 맞게 된다). 따라서, 도 8에 도시한 바와 같이, 일차 산화에 의해 산화된 산화영역(140)과 비산화영역(142) 간의 경계가 획득된 확대 화상에서 명확히 인식될 수 있다. 현미경(44)에 의해 획득된 화상의 데이터는 필요한 화상 처리가 이루어지는 화상 처리부(106)에 제공된다. 화상 처리 후의 화상 데이터는 필요에 따라 기억부(116)에 기억된다. 게다가, 화상 처리 후의 화상 데이터를 사용하여 메사(126)의 확대 화상이 표시부(108)에 표시된다. 또한, 화상 처리 후의 화상 데이터는 평가 단계(#24)에 의해 이차 산화의 산화량[산화시간(t2)]이 계산되는 연산부(118)에 제공된다.
도 8을 참조하여, 연산부(118)에 있어서의 계산의 일례를 설명한다. 산화 속도는, 예컨대 원형 메사의 중심을 통과하는 가상선을 따라 원형 메사(126)의 외주단에서부터 링형 산화영역(140)의 내주단까지의 거리 d로 나타낸다. 연산부(118)는, 산화 속도(= 거리 d1) 및 최종 목표로 하는 비산화영역(142)의 크기[원형 메사의 외주단에서부터 최종 산화 위치(144)까지의 거리]로부터, 이차 산화에 의해 산화될 량(=Δd2)을 계산한다. 이어서, 연산부(118)는, 산화량(거리 d1)을 일차 산화에 소요되는 시간(t1)으로 나누어, 단위 시간당 산화량(산화 속도 계수 :α= d1/t1)을 구한다. 마지막으로, 연산부(118)는 이차 산화에 소요되는 시간(즉, 이차 산화 시간)을 t2 = d2/α로부터 구한다.
제어 장치(102)는 평가 단계(#24)의 종료를 종료 판단 단계(#25)에 의해 판단한다.
이차산화처리(#30)에서, 이차 산화에 필요한 준비가 준비 단계(#31)에 의해 이루어진다. 예컨대, 제어 장치(102)는 카메라 이동 기구(52)의 모터(46, 48, 50)를 구동하고, 현미경(44)을 모니터링 창(42)으로부터 떨어진 위치 또는 모니터링 창(42)에 대면하는 영역으로부터 후퇴한 위치로 이동시킨다. 또한, 모니터링 창(42)을 노출시키거나 덮도록 차열판(56)이 마련된 경우, 모터(58)를 구동하여 차열판(56)을 폐쇄 위치로 이동시킴으로써 모니터링 창(42)을 덮는다. 이어서, 제어 장치(102)는 밸브 제어 단계(#32)에 의해 저온 질소 공급용 솔레노이드 밸브(80)를 폐쇄한다. 저온 질소 가스를 공급하는 대신에 배기용 솔레노이드 밸브(84)를 개방하면, 배기용 솔레노이드 밸브(84)를 폐쇄한다. 게다가, 샘플 하강 단계(#33)에 의해 승강 기구(34)의 모터(38)를 구동하여, 베이스(16)를 산화 위치로 하강시킨다. 이어서, 제어 장치(102)는, 밸브 제어 단계(#34)에 의해 수증기 공급용 솔레노이드 밸브(70)와 질소 공급용 솔레노이드 밸브(76)를 개방하여, 수증기와 질소의 혼합가스를 내부 공간(14)에 공급한다. 또한, 일차산화처리(#10)의 종료 시점에서 히터(24)가 정지된 경우, 히터 제어 공정(#35)에 의해 히터(24)를 다시 구동한다. 그 결과, 선택 산화층(130)의 산화가 재개되어, 산화영역(140)은 내측을 향해 확대되는 한편, 비산화영역(142)은 작아진다. 이차산화처리(#30)의 시간을 측정하고, 측정된 시간이 전술한 이차 산화 시간(t2)에 이르게 되면, 제어 장치(102)는 이차 산화 종료 판단 단계(#36)에 의해 이차산화처리의 종료를 판단한다. 마지막으로, 제어 장치(102)가 이차 산화의 종료를 판단한 경우, 그 제어 장치(102)는 솔레노이드 밸브 제어 단계(#36)에 의해 수증기 공급용 솔레노이드 밸브(70)와 질소 공급용 솔레노이드 밸브(76)를 폐쇄하고, 히터 정지 단계(#37)에 의해 히터(24)를 정지시킴으로써 이차산화처리를 종료한다. 또, 산화처리를 종료할 때, 저온 질소가스 공급용 솔레노이드 밸브(80)를 개방하여 반도체 샘플(20)에 저온질소가스를 분무 또는 분출시키는 것이 바람직하다.
도 5b 및 도 8에 도시한 바와 같이, 이차산화처리가 종료한 후에 메사(126) 상에는 소정의 크기의 비산화영역(142)과 이 비산화영역(142)을 둘러싸는 산화영역(140)이 형성된다. 이들 비산화영역(142) 및 산화영역(140)은 각각 전류 주입부(150) 및 전류 협착부(152)가 된다. 전류 주입부(150) 및 전류 협착부(152)가 형성된 반도체 샘플(20)은 그 후에 필요한 박막 형성 처리를 거쳐, 도 9에 도시하는 VCSEL(160)을 형성한다. 이 VCSEL(160)은 SiO2 등으로 이루어지는 절연체층(154), 폴리이미드 등으로 이루어지는 절연체층(156) 및 p-전극(158)을 포함한다.
본 실시예의 산화 장치(10)에 따르면, 반도체 샘플(20)의 선택 산화층(130)을 일차산화처리에 의해 어느 정도까지 산화시키고, 그 후에 일차산화처리의 산화량(산화 속도)을 산화의 진행을 일시적으로 중지한 상태에서 구하여, 그 일차산화처리의 결과를 피드백함으로써 이차산화처리의 산화량(산화 시간)이 결정된다. 따라서, 최종적으로 형성되는 전류 주입부의 크기는 거의 목표 크기로 되거나 정확하게 목표 크기로 된다. 또, 이차산화를 종료한 시점에 산화량을 목표 산화량에 맞추기 위해서, 총 산화량(= d1 + d2)에 대한 일차산화량(d1)의 비율[= d1/(d1 + d2)](%)은 가능한 한 큰 값을 갖는 것이 바람직하다. 예컨대, 그 비율[= d1/(d1 + d2)](%)은 80% 내지 90%, 바람직하게는, 85% 내지 95%, 보다 바람직하게는 90% 내지 95%이다.
전술한 설명에 있어서, 메사(126)는 평탄한 원형이며, 산화량은 메사 직경(d1, d2)으로 구하는 것으로 하였다. 그러나, 산화량은 또한 면적에 의해 평가할 수도 있다. 이 경우, 산화 속도 계수(α)[=(산화 전의 선택 산화층의 면적)-((일차산화를 종료하였을 때의 비산화영역의 면적)/(산화 시간))]가 최종 목표의 비산화영역의 면적에 대한 산화를 종료하였을 때의 비산화 면적의 비율로부터 구해질 수 있어, 그 산화 속도 계수(α)에 기초하여 이차산화의 산화량(산화 시간)을 구할 수 있다.
[제1 변형예]
전술한 제1 실시예에서, 베이스(16) 및 반도체 샘플(20)은 산화 중에 소정 위치에 고정되어 있다. 그러나, 본 발명의 제1 실시예의 제1 변형예에서는 산화 중에 베이스(16)의 회전 기구[회전 및 승강 기구(26)]가 구동되어 반도체 샘플(20)을 회전시킬 수 있다. 이 경우, 각 메사(126)의 공간 위치가 시간에 따라 변화하여, 각 메사(126)의 선택 산화층(130)을 균일하게 산화시킬 수 있고, 이에 의해 VCSEL(160)의 수율을 개선할 수 있다.
[제2 변형예]
전술한 제1 실시예에서, 이차산화처리는 일차산화처리의 평가 결과에 기초하여 수행하고, 최종 비산화영역(전류 주입부)의 크기는 확인하지 않았다. 그러나, 제1 실시예의 제2 변형예에서, 비산화영역의 크기를 이차산화를 종료한 후에 측정하고, 비산화영역의 측정된 크기에 기초하여 필요한 경우 추가적으로 삼차산화처리를 수행한다. 이 경우, 비산화영역의 크기는 이차산화처리후에 측정하고, 그 측정된 결과에 기초하여, 전술한 바와 마찬가지로 삼차산화처리의 산화량 및 그 삼차산화처리에 소요되는 산화 시간을 계산하고, 계산된 산화량 및 산화 시간에 기초하여 삼차산화처리를 수행한다.
일차산화처리 및 이차산화처리의 산화량은 동일한 메사에 대해 평가하는 것이 바람직하다. 산화 중에 베이스(16) 및 반도체 샘플(20)을 회전시키지 않는 경우, 일차산화처리의 산화량 및 이차산화처리의 산화량은 현미경(44)의 초점을 미리 정해진 평면 좌표(XY 좌표)에 맞추어 동일한 메사에 대해 측정할 수 있다.
산화 중에 베이스(16) 및 반도체 샘플(20)을 회전시키는 경우, 일차산화처리를 종료한 시점에 현미경(44)의 초점에 위치하는 평가 대상인 메사는 이차산화처리를 종료한 시점에 이동할 수 있고, 이 경우, 평가 대상 메사는 이차산화처리를 종료한 시점에 현미경(44)의 초점에 위치하지 않게 된다. 이러한 문제를 해소하기 위해, 예컨대, 도 10에 도시한 바와 같이 다른 반도체 소자 제조 방법이 채용될 수 있다. 도 10은 도 3에 도시한 반도체 산화 장치를 사용한 다른 반도체 소자 제조 방법을 나타내는 흐름도이다. 도 10에서, 도 6에서의 대응하는 단계와 동일한 단계들은 동일한 참조 부호가 부여되어 있다. 도 10에서, 일차산화를 종료한 후에 원점 복귀 단계(#19)를 수행하여 베이스(16)를 원점 위치로 복귀시키고, 이차산화처리를 종료한 후에 원점 복귀 단계(#37)를 수행하여 베이스(16)를 원점 위치로 복귀시킨다.
원점 복귀 단계를 수행하기 위해서, 베이스(16)를 회전시키는 모터(32)를 위해 원점 위치(Z상)가 제공된 인코더를 갖는 서보 모터를 사용하는 것이 바람직하다. 보다 구체적으로, 서보 모터의 Z상을 이용한 원점 복귀 단계에 대해 설명할 것이다. 도 11에 도시한 바와 같이, 구동축(30)의 중심(X-Y 좌표계의 원점)으로부터 X 및 Y 방향으로 소정 거리(x0, y0)만큼 이동한 위치(r, θ)에 현미경(44)(즉, 카메라)의 초점이 존재하고, 카메라의 초점에 평가 대상 메사(126)가 위치하며, 일차산화처리 또는 이차산화처리의 개시 시점에서 서보 모터는 Z상의 출력으로부터 소정 수의 펄스를 출력한 상태로 정지하는 것으로 한다. 편의를 위해 상황을 단순화시키기 위해, 펄스의 소정 수는 제로로 한다. 이러한 조건하에서, 일차 또는 이차산화처리를 종료한 시점에 평가 대상 메사(126)가 카메라의 초점 위치에서부터 각도 θ' 만큼 이동한 좌표(r, θ+θ')에서 정지하는 것으로 한다. 이 경우, 제어 장치(102)는 서보 모터의 Z상이 출력되는 시점에서부터 그 회전이 정지하는 시점까지의 펄스수 Nθ'를 저장한다. 이 펄스 수 Nθ'는 이동 각도 θ"에 해당한다. 따라서, 원점 복귀단계에서는, 제어 장치(102)는 서보 모터로부터 출력되는 펄스 수(Nθ')로부터 이동 각도 θ'를 계산하여, 서보 모터의 회전축을 산화 처리 전의 시점에서의 각도 위치로 회전시켜 복귀시키기 위해 요구되는 각도(360°- θ') 및 이 각도(360°- θ')에 해당하는 펄스 수 N(360°-θ')를 계산한다. 게다가, 제어 장치(102) 는 서보 모터로부터 펄스 수 N(360°-θ')의 펄스가 출력될 때까지 서보 모터의 회전축을 회전시켜, 평가 대상 메사(126)를 카메라 영역(즉, 카메라 시야)(134) 내로 이동시킨다. 따라서, 일차산화처리 및 이차산화처리 후의 산화량은 동일한 메사(126)에 대해 평가될 수 있다.
전술한 서보 모터의 Z상을 이용하는 방법에 대신에 다른 간단한 방법이 사용될 수 있다. 즉, 검출 대상의 피검출부(예컨대, 돌기, 절결부, 판독 마크, 자석 등)를 구동축(30) 또는 이 구동축(30)에 의해 구동되도록 연결된 다른 회전 부재(예컨대, 기어)에 부착한다. 한편, 피검출부 근방에 검출기를 설치한다. 평가 처리 전의 원점 복귀 단계에서, 검출기가 피검출부를 검출할 때까지 구동축(30)을 회전시켜, 구동축(30)의 회전 위치를 복귀시킨다. 검출기로는 광학적 검출식, 기계적 검출식, 전자기적 검출식 또는 이들 검출 형식의 임의의 조합을 채용한 검출 형식의 검출기가 이용할 수 있다.
게다가, 평가 대상 메사(126)를 확실하게 카메라의 시야 내로 이동시키기 위해, 원점복귀단계는 산화시보다 느린 속도로 베이스(16) 및 구동축(30)을 회전시키는 것이 바람직하다. 따라서, 회전 속도를 고속과 저속 사이에서 전환할 수 있는 모터를 베이스(16)를 회전하는 모터(32)로 이용하는 것이 바람직하다.
[제3 변형례]
전술한 제1 실시예에서는, 베이스(16)는 가열 테이블(18)과 샘플 테이블(22)을 일체적으로 조합하여 형성하였다. 그러나, 제1 실시예의 제3 변형예에서는 가 열 테이블(18)은 산화 챔버(12)에 고정되고, 샘플 테이블(22)만이 가열 테이블(18)에 대해 산화 위치(하강 위치)와 모니터링 위치(상승 위치) 사이에서 이동할 수 있다. 이 경우, 도 12에 도시한 바와 같이, 구동축(30)은 가열 테이블(18) 내를 관통하고, 이 관통하는 구동축(30)에 샘플 테이블(22)이 지지된다. 도 12에 도시한 구조를 갖는 산화 장치(10)에 따르면, 반도체 샘플(20)은 산화를 중단한 때 및 산화 후에 히터(24)로부터 분리할 수 있다. 따라서, 반도체 샘플(20)의 냉각 속도가 빨라지며, 산화는 확실하게 중단 및 종료될 수 있다. 또한, 반도체 샘플(20) 내에서 산화량을 균일하게 그리고 목표 값으로 유지할 수 있다.
[제4 변형예]
제1 실시예 및 그 제1 변형예에 따르면, 산화를 중단하였을 때에 반도체 샘플 및 이 반도체 샘플을 지지하는 테이블은 산화 챔버의 상측에 마련된 모니터링 창을 향해 상승한다. 그러나, 제1 실시예의 제4 변형예에서는 산화 챔버의 측부에 모니터링실이 마련되어, 반도체 샘플을 모니터링할 때에 반도체 샘플 및 이 반도체 샘플을 지지하는 샘플 테이블은 모니터링실로 수평 이동된다. 모니터링실의 천장부에 모니터링 수단이 마련되어 위에서 반도체 샘플의 산화량을 모니터링 및 평가할 수 있다. 이 경우, 산화 챔버에서부터 모니터링실로 수평으로 이동한 샘플 테이블에 대면하는 모니터링실의 천장부의 높이는, 모니터링 수단이 반도체 샘플을 가깝게 접근한 위치에서 모니터링할 수 있도록 낮게 하는 것이 바람직하다. 게다가, 전술한 실시예 및 변형예에서 수증기, 질소 등의 공급 및 배기를 제어하는 데에 솔레노이드 밸브를 사용하지만, 다른 형태의 밸브도 물론 사용할 수도 있다.
도 13에서는 제1 실시예에 의해 제조된 VCSEL의 구조를 단면도로 나타내고 있다. 도 13에 도시한 VCSEL(200)은 1.3 ㎛의 파장을 갖는 레이저를 발진하는 것으로서, 3인치의 크기의 면방위 <100>의 n-GaAs 기판(202)을 갖고 있다. 이 기판(202) 상에 n-AlxGa1 - xAs(x=0.9)층 및 n-GaAs층이 35.5 주기에 대해 교대로 적층되어, 매질 내에서의 발진 파장의 1/4의 두께를 지니고 n-반도체 분포 브래그 반사경(이하, 하부 반도체 DBR 미러 또는 간단히 하부 DBR 미러라 칭함)(204)을 형성하는 주기 구조가 형성된다. 하부 DBR 미러(204) 상에는 미(未)도핑 하부 GaAs 스페이서층(206) 및 미도핑 상부 GaAs 스페이서층(214)을 포함하는 다중 양자 우물 활성 영역(212)이 형성된다. 이 다중 양자 우물 활성 영역(212)은 미도핑 상하부 GaAs 스페이스층(214, 206) 사이에 교대로 적층된 GaInNAs 우물층(208)과 GaAs 배리어층(210)을 더 포함한다. 다중 양자 우물 활성층(212)에는 3개의 GaInNAs 우물층(208)과 2개의 GaAs 배리어층(210)이 있다.
스페이서층(214) 상에는 p-반도체 분포 브래그 반사경(이하, 상부 반도체 DBR 미러 또는 간단히 상부 DBR 미러라 칭함)(216)이 형성되어 있다. C-도핑 p-AlxGa1-xAs(x=0.9)층 및 p-GaAs층이 예를 들면 25주기에 대해 교대로 적층되어, 매질 내에서의 발진 파장의 1/4배의 두께를 지니고 상부 DBR 미러(216)를 형성하는 주기 구조가 형성된다. 상부 DBR 미러(216) 내에서의 하부에는 예를 들면 AlAs로 이루어지고 예컨대 30㎚의 두께를 갖는 선택 산화층(218)이 형성되어 있다. 상부 DBR 미러(216)의 최상부의 GaAs 컨택트층(220)이 또한 전극과의 접속을 형성하기 위한 컨택트층으로서 기능을 한다. 활성층(212) 내에서 우물층(208)을 위해 In의 조성 x는 33%, 질소 조성은 1.0%이다. 우물층(208)은 7 ㎚의 두께를 가지며, 기판(202)에 대하여 약 2.1%의 압축 왜곡(높은 왜곡)을 갖고 있다.
박막 형성 방법으로는 MOCVD가 이용된다. 캐리어 가스로는 H2를 사용하고, GaInNAs 우물층(208)을 위한 원료로는, 트리메틸갈륨(TMG), 트리메틸인듐(TMI), 아르신(AsH3)을 사용한다. 질소의 원료로는, 디메틸히드라진(DMHy)을 사용한다. DMHy는 저온에서 분해하기 때문에, 600℃ 이하의 온도에서의 저온 성장이 적합하고, 특히 저온 성장을 요구하는 왜곡 큰 다중 양자 우물 활성 영역의 우물층을 성장시키는 데에 적합하다. GaInNAs VCSEL에서 다중 양자 우물 활성 영역의 우물층의 왜곡이 큰 경우, 비(非)평형으로 되는 저온 성장이 바람직하다. 본 실시예에서, GaInNAs 우물층(208)은 540℃에서 성장되었다.
메사(222)는 습식 에칭 또는 RIE, RIBE, ICP 등의 건식 에칭에 의해, 적어도 p-AlAs 선택 산화층(218)의 측면을 노출시킨 상태로 형성한다. 메사(222)는 도 13에서 위에서 아래로 보았을 때에 정사각형 형상을 갖는다. 그 후, 전술한 산화 장치(10)를 사용하여, AlAs 선택 산화층(218)을 노출된 측면에서부터 수증기에 의해 산화시켜 AlxOy 전류 협착부를 형성한다. 이 때, 웨이퍼(샘플)를 샘플 테이블(기판 홀더)에 배치하고 베이스를 산화 위치로 이동시켜, 소정의 수증기를 공급한다. 모니터링 창이 웨이퍼로부터 떨어져 있기 때문에, 산화는 균일하게 이루어진다. 이어서, 웨이퍼를 약 400℃의 소정의 산화 온도에 승온하여, 일차산화를 개시한다. 원하는 산화량에 도달할 것으로 예상되는 시간 전에 산화를 중단시킨다. 그 후, 웨이퍼가 배치된 가열 테이블을 모니터링 창에 가까운 모니터링 위치로 이동시켜, 산화 거리, 산화 면적, 비산화영역의 세로와 가로의 길이 및 비산화영역의 면적을 현미경에 의해 모니터링한다. 현미경에 의한 모니터링에 의해 얻어진 정보를 기초로, 일차산화의 산화 속도와, 이차산화(추가 산화)에 필요한 산화 거리를 계산하여, 추가 산화 시간을 구한다. 웨이퍼를 산화 위치로 복귀시켜, 이차산화(추가 산화)를 수행한다. 이차산화의 산화 시간이 경과하면, 수증기의 공급을 중지하고, 저온 질소를 웨이퍼 상에 분무 또는 분출하고, 히터를 정지시켜 산화를 종료한다.
전술한 산화처리에 의해, 웨이퍼에서 산화 속도의 표면 균일성이 만족스럽게 유지된 상태로 전류 주입부의 면적이 높은 정밀도로 제어될 수 있음이 본 발명자들에 의해 확인되었다. 산화는 수증기의 공급을 중지함으로써 중단 또는 종료될 수 있지만, 보다 확실하게 산화를 중단 또는 종료하기 위해 기판 온도(샘플 온도)를 낮추는 것이 바람직하다. 게다가, 전술한 실시예에서는 산화 처리를 2단계로 나누어 하였지만, 3단계 또는 그 이상의 단계로 나누어 행할 수도 잇다.
산화처리를 종료한 후, 메사(222)를 SiO2 등으로 이루어진 절연체층(224)으로 보호하고, 그 후, 에칭부를 폴리이미드(226)로 채우고 평탄화한다. 이어서, p-컨택트층(220)과 광 방출부가 있는 상부 미러의 위에 존재하는 폴리이미드(226)와 절연체층(224)을 제거하여, p-컨택트층(220) 상에서 광 방출부 이외의 부분에 p-전극(228)을 형성한다. 또한, 기판(202)의 배면에 n-전극(230)을 형성한다.
본 발명자들은 전술한 방식으로 제조된 VCSEL에 대해 아래의 사항을 확인하였다. VCSEL의 발진 파장은 약 1.3 ㎛ 였다. 게다가, 전류 협착부가 Al과 As를 주성분으로 갖는 선택 산화층의 선택 산화에 의해 형성되기 때문에, 낮은 임계 전류가 얻어졌다. 선택 산화층의 선택 산화에 의해 얻어진 Al 산화물층으로 이루어진 전류 협착부를 이용한 전류 협착 구조에 따르면, 전류 협착층을 활성층 가까이에 형성함으로써, 전류의 확산(spreading)이 억제되고, 분위기에 노출되지 않은 작은 영역에 캐리어를 효율적으로 가둘 수 있었다. 게다가, Al 산화물층이 산화에 의해 형성되기 때문에, 굴절율이 작아지고, 볼록 렌즈의 효과에 의해 캐리어가 가두어진 작은 영역에 빛을 효율적으로 가둘 수 있었고, 이에 의해 임계 전류를 낮출 수 있었다. 또한, 전류 협착 구조를 용이하게 형성할 수 있기 때문에, VCSEL의 제조 비용을 감소시킬 수 있었다. 게다가, 모니터링 창으로부터 떨어진 위치에서 산화가 진행하기 때문에, 산화를 일시적으로 중지하여 산화 속도를 평가하여, 그 평가 결과에 따라 추가로 산화를 수행할 수 있었고, 전류 주입부를 각 메사에 대해 목표 크기로 균일하게 형성할 수 있어, 수율이 향상되었다.
산화영역의 모니터링은, 텅스텐 램프와 같은 광원으로부터 출사된 빛의 반사광을 현미경을 통해 CCD 카메라 또는 비디콘(vidicon) 카메라로 수광하여, 텔레비전 모니터와 같은 표시부에 메사의 확대 화상을 표시하였다. 메사의 표시된 화상 상에서 산화영역과 비산화영역 간의 경계는 반사율의 차이로 인해 확실히 확인할 수 있었다.
도 14에서는 제1 실시예의 VCSEL의 산화영역과 비산화영역의 반사율의 파장 의존성을 나타내고 있다. 도 14에서, 산화영역의 반사율은 점선으로, 비산화영역의 반사율은 실선으로 나타내었다. 도 14에서 확인할 수 있는 바와 같이, 1.3 ㎛의 파장 근방의 고반사 대역(high reflection band)에서 산화영역과 비산화영역의 반사율의 차이는 크지 않았다. 그러나, 고반사 대역 양측의 대역에서 산화영역과 비산화영역의 반사율은 명확히 차이가 났다. 모니터링하는 파장으로서 고반사 대역의 짧은 파장측은 DBR 미러 재료로 인한 광 흡수가 발생하기 때문에 바람직하지 않지만, 고반사 대역의 긴 파장측에서는 광 흡수 문제가 발생하지 않고, 산화영역의 반사율이 높다. 따라서, 고반사 대역의 긴 파장측의 파장에서 양호한 감도를 갖는 카메라를 이용하는 것이 바람직하다. 현재 시판되고 있는 여러 촬상 장치 중, 근적외 영역에서 양호한 감도를 갖는 CCD 카메라가 짧은 발진 파장을 갖는 VCSEL를 모니터링하는 데에 사용될 수 있다. VCSEL의 발진 파장이 본 실시예에서와 같이 1.3㎛인 경우, 모니터링하는 데에 고반사 대역의 긴 파장측에서 양호한 감도를 갖는 적외 비디콘 카메라가 사용될 수 있다. 게다가, 적외 레이저광에 의해 스캔하고, 스캔된 결과를 카메라에서 수광하는 소위 코포칼 레이저 현미경(cofocal laser microscope)이 해상도를 매우 높게 설정할 수 있고, 레이저의 파장을 적절히 선택하여 사용할 수 있다는 점에서 바람직하다.
[제2 실시예]
도 15에 본 발명의 제2 실시예에 의해 제조된 VCSEL의 구조를 단면도로 도시하고 있다. 도 15에 도시한 VCSEL(300)은 780 ㎚의 파장을 갖는 레이저 발진을 출력하며, 면방위 <110>의 방향에서 2°의 경사각을 갖는 n-(100) GaAs 기판(302)을 구비한다. n-Al0.9Ga0.1As층과 n-Al0.3Ga0.7As층이 매질 내에서의 발진 파장의 1/4 두께를 가지며 n-반도체 분포 브래그 반사경(이하, 제1 반사경 또는 단순히 n-DBR 미러라 칭함)(304)을 형성하는 주기 구조를 형성하도록 기판(302) 상에 35.5 주기에 대해 교대로 적층된다. 2개의 서로 인접하는 n-Al0 .9Ga0 .1As층과 n-Al0 .3Ga0 .7As층 사이에는 20㎚의 두께를 가지며 Al 조성이 n-Al0 .9Ga0 .1As층의 조성에서부터 n-Al0 .3Ga0 .7As층의 조성으로 점차 변화하는 조성 경사층(도시 생략)이 삽입된다. 조성 경사층은 때로는 조성 개질층 또는 조성 구배층으로 칭하기도 한다. 조성 경사층을 포함한 주기 구조의 두께는 매질 내에서의 발진 파장의 1/4배의 두께로 했다. 이러한 구조로 인해, 전류가 n-DBR 미러(304)에 인가되었을 때에, n-Al0 .9Ga0 .1As층과 n-Al0.3Ga0.7As층 사이의 분연속 밴드를 매끄럽게 할 수 있고, 저항이 높아지는 것을 억제할 수 있다. n-DBR 미러(304) 상에는, Al0.5Ga0.5As 하부 스페이서(클래딩)층(306) 및 Al0.5Ga0.5As 상부 스페이서(클래딩)층(310)을 포함하는 양자 우물 활성 영역(308)이 형성된다. 780 ㎚의 파장을 형성하는 양자 우물 활성 영역(308)은 또한 상하부 스페이스층(310, 306) 사이에 교대로 적층된 AlGaAs 우물층 및 Al0.3Ga0.7As 배리어층을 더 포함하며, 3개의 AlGaAs 우물층과 2개의 Al0 .3Ga0 .7As 배리어층이 존재한다. 스페이서층(310) 상에, p-AlxGa1-xAs(x=0.9)층 및 p-AlxGa1-xAs(x=0.3)층을 예컨대 25주기에 대해 교대로 적층하여, n-반도체 분포 브래그 반사 경(이하, 제2 반사경 또는 단순히 p-DBR 미러라 칭함)(312)을 형성한다. 2개의 서로 인접하는 p-AlxGa1-xAs(x=0.9)층과 p-AlxGa1-xAs(x=0.3)층 사이에는 n-DBR 미러(304)와 마찬가지로 조성 경사층이 삽입된다. 정상부에는 전극과의 접속을 형성하는 p-GaAs 컨택트층(314)을 형성한다. n-DBR 미러(304)와 p-DBR 미러(312) 사이는 발진 파장의 1파장분의 길이(소위 랜덤 캐비티(random cavity)를 채용)로 했다.
박막 형성(또는 결정 성장) 방법으로는 MOCVD를 사용한다. 캐리어 가스로는 H2를 이용하고, AlGAs 우물층의 원료로는 트리메틸갈륨(TMG), 트리메틸알루미늄(TMA), 아르신(AsH3)을 이용하며, n형 도펀트로는 H2Se를 이용하고, p형 도펀트로는 CBr4를 이용했다. MOCVD법은 공급되는 원료 가스의 량을 제어함으로써 조성 경사층과 같은 층을 용이하게 형성할 수 있다. 따라서, MBE법과 비교할 때에 DBR를 포함하는 VCSEL의 제조에 MOCVD법이 더 적합하다. 게다가, MOCVD법은 MBE 법에서와 같이 고진공을 필요로 하지 않고, 공급되는 원료 가스의 유량 및 공급 시간을 제어하기에 충분하기 때문에 대량 생산에 적합하다.
AlAs 선택 산화층(316)은 낮은 굴절율을 가지며 양자 우물 활성 영역(308)에 근접하는 p-DBR 미러(312) 부분에 형성한다. 소정 크기를 갖는 메사(318)를 p-AlAs 선택 산화층(316)의 측면을 노출시킨 상태에서 형성한다. 전술한 바와 마찬가지로, 노출된 측면을 갖는 AlAs 선택 산화층(316)을 그 둘레에서부터 산화시켜, AlxOy 전류 협착부(320) 및 이에 의해 둘러싸인 전류 주입부(322)를 형성한다. 이어서, 에칭부를 폴리이미드(324)로 채우고 평탄화한다. 그 다음, p-컨택트층(314) 과 광 방출부(326)가 마련된 p-DBR 미러(312) 위에 존재하는 폴리이미드(324)를 제거하여, p-컨택트층(314) 상에서 광 방출부(326) 이외의 부분에 p-전극(328)을 형성한다. 게다가, 기판(302)의 배면에는 n-전극(330)을 형성하고, 이에 의해 78 0㎚의 발진 파장을 갖는 VCSEL을 형성하였다.
본 실시예에서, AlAs 층을 선택 산화층으로 이용하였지만, 선택 산화층은 Ga와 같은 다른 원소를 포함할 수도 있다. 또한, DBR 미러를 형성하는 AlGaAs 층보다도 선택 산화층의 함량을 크게 설정하여, DBR 미러의 산화 속도를 선택 산화층보다 더 빠르게 할 수 있다. 게다가, 양자 우물 활성 영역에 사용되는 재료를 변경할 수 있고, Al 및 As를 포함하는 반도체층을 선택적으로 산화시켜 VCSEL의 전류 협착 구조를 형성할 수 있다. 게다가, 본 발명은 VCSEL에 한정되는 것이 아니며, 단부면 발광 레이저와 같은 다른 형태의 레이저에도 적용할 수 있다. 즉, 본 발명은 Al 및 As를 포함하는 반도체층을 선택적으로 산화시켜 전류 협착 구조를 형성하는 구조를 갖는 반도체 소자의 제조에도 마찬가지로 적용할 수 있다.
[제1 적용례]
도 16은 VCSEL을 사용하는 VCSEL 어레이 칩의 평면도이다. 도 16에서, VCSEL 어레이 칩(400)은 일렬로 배치된 VCSEL(402)을 구비한다. 각 VCSEL(402)은 전술한 실시예 및 변형례 중 임의의 것에 의해 제조된다. 전류 협착부에 둘러싸인 전류 주입부의 내경은 5 ㎛이며, VCSEL(402)은 횡 모드에서 싱글 모드의 동작을 수행한다. 제1 적용례에서, VCSEL(402)은 p형 GaAs 반도체 기판 상에 형성되어 있고, 상면에는 n-개별 전극(404)이 마련되어 있으며, 이면에는 p-공통 전극(도시 생 략)이 마련되어 있다. 도 16에서는 VCSEL(402)이 일차원 배치되어 있지만, VCSEL(402)이 이차원 배치되더라도 좋다.
VCSEL(402)을 구비한 VCSEL 어레이 칩(400)에 따르면, VCSEL(402)이 표면 발광형이기 때문에 VCSEL(402)의 배치가 간단하다. 또한, VCSEL(402)은 통상의 반도체 프로세스에 의해 일체적으로 형성될 수 있고, VCSEL(402)은 매우 높은 정밀도로 배치될 수 있다. 이 때문에, VCSEL 어레이 칩(400)의 수율이 크게 향상되고, 제조 시간이 크게 단축될 수 있어, VCSEL 어레이 칩(400)을 저비용으로 제조할 수 있게 된다.
[제2 적용례]
도 17은 VCSEL을 사용하는 광 송신 모듈을 보여주는 도면이다. 도 17에 도시된 광 송신 모듈(500)은 VCSEL을 사용한다. 보다 구체적으로, 광 송신 모듈(500)은 도 16에 도시된 VCSEL 어레이 칩(502)과 복수 개의 광도파로(504)를 포함한다. 각 광도파로(504)는 대응 VCSEL(402)의 단부면(광 출력부)에 면하고 있어, 상기 대응 VCSEL(402)로부터 출사되는 빛이 광도파로(54)에 입력된다. 광도파로(504)는 예컨대 광 파이버로 형성될 수 있다. 광 파이버는 예컨대 실리카 파이버로 제조될 수 있다. 이 적용례에서는, 파장 1.3 ㎛의 빛을 출사하는 싱글 모드 소자가 VCSEL(402)로서 사용되고, 광도파로(504)를 형성하는 광 파이버에는 싱글 모드 파이버가 이용되고 있다.
전술한 구조를 갖는 광 송신 모듈(500)에 따르면, VCSEL(402)이 발광 수단(또는 광 발생 수단)으로서 사용되고 있기 때문에, 고속의 병렬 전송이 가능하고, 대량의 데이터를 동시에 전송할 수 있다. 또한, 각 VCSEL(402)의 전류 주입부 및 전류 협착부가 균일한 크기를 갖도록 형성되어 있기 때문에, 광 송신 모듈(500)에서 구동 회로의 구동 전류를 설정하기가 용이하다. 또한, 저렴한 광 송신 모듈(500)과 높은 신뢰성을 갖는 광통신 시스템을 구현할 수 있다.
VCSEL 및 광 파이버[VCSEL(402) 및 광도파로(504)]는 도 17에 도시된 광 송신 모듈(500)에서 1:1 대응하고 있지만, 서로 다른 발진 파장을 갖는 복수 개의 VCSEL이 일차원 또는 이차원 배치될 수 있고, 전송 속도를 더 증대시키기 위해 파장 다중 전송이 실시될 수 있다. VCSEL의 발진파장을 850 nm로 하기 위하여 VCSEL의 활성 영역에 GaAs 양자 우물층을 이용하면, VCSEL과 멀티 모드 파이버를 조합할 수 있게 된다.
[제3 적용례]
도 18은 VCSEL을 사용하는 광 통신 모듈을 보여주는 도면이다. 도 18에 도시된 바와 같이, 광 통신(송신 및 수신) 모듈(600)은 전술한 제2 실시예에 의해 제조되는 VCSEL(602)과, 수신용 포토 다이오드(604), 그리고 아크릴계 플라스틱 파이버(606)를 포함한다. 발진파장이 780 nm인 멀티 모드 소자가 VCSEL(602)용으로 사용된다.
전술한 구조를 갖는 광 통신 모듈(600)에 따르면, VCSEL(602)이 전술한 바와 같이 저비용으로 제조될 수 있고 플라스틱 파이버(606)가 저렴하기 때문에, 저렴한 광 통신 시스템을 구현할 수 있다. 또한, 플라스틱 파이버(606)의 파이버 직경이 비교적 크기 때문에, 플라스틱 파이버(606)와 다른 파이버의 커플링이 용이해지고, 이로써 광 통신 시스템의 형성이 용이해진다. 따라서, 광 통신 모듈(600)은 일반 가정 또는 사무실용의 실내 통신 시스템과 비교적 작은 기기 내의 통신 시스템에 적합하다.
아크릴계 플라스틱 파이버를 이용한 광 전송에서는, 아크릴계 플라스틱 파이버의 흡수 손실을 고려하여, 발진 파장이 650 nm인 VCSEL을 사용하는 것이 검토되어 있지만, 아크릴계 플라스틱 파이버의 고온 특성이 취약하기 때문에 실제 사용되는 경우는 적다. 따라서, 현재 발광 다이오드가 발광원으로서 이용되고 있다. 그러나, 발광 다이오드는 고속 변조에 적합하지 않고, 1 Gbps를 초과하는 고속 전송을 구현하기 위해서는 새로운 반도체 레이저를 개발할 필요가 있다. 본 발명에 따라 제조되는 780 nm의 발진파장을 갖는 VCSEL에 의하면, 650 nm의 발진파장을 갖는 VCSEL에 비하여 활성 영역 이득이 크고, 고출력이 얻어질 수 있으며, 양호한 고온 특성이 얻어질 수 있다. 이 때문에, 본 발명에 따라 제조되는 VCSEL은 650 nm의 발진파장을 갖는 VCSEL에 비해 적은 열을 발생시키고, VCSEL에 대한 냉각이 필요하지 않은 저렴한 시스템이 구현될 수 있다.
또한, 전술한 광 통신 모듈(600)을 사용하는 광 통신 시스템은, 컴퓨터 등과 같은 기기 사이에서의 통신을 위해 광 파이버를 이용한 LAN 등에 사용될 수 있을뿐만 아니라, 기기의 보드 사이, 보드의 LSI 사이, 및 LSI 내의 소자 사이에서 데이터를 전송하기 위한 광 인터커넥션으로서도 사용될 수 있다.
최근, LSI 등의 처리 능력이 크게 향상하고 있고, LSI 등이 접속되는 부분에서의 통신 속도 향상에 대한 요구가 있다. 그러나, 시스템 내의 신호의 통상적인 전기 접속을, 컴퓨터 시스템의 보드 사이, 보드의 LSI 사이, 및 LSI 내의 소자 사이 등과 같은 부분에서 광 인터커넥션으로 변경하면, 초고속 컴퓨터 시스템의 구현이 가능해진다.
또한, 복수 개의 컴퓨터 시스템 등이 전술한 광 송신 모듈(500) 또는 광 통신 모듈(600)에 의해 접속되어, 초고속 네트워크 시스템을 구축할 수 있다. VCSEL은 단부면 발광형 레이저에 비하여 전력 소비가 현저히 낮고 VCSEL은 쉽게 이차원 배치될 수 있기 때문에, 병렬 전송형의 광 통신시스템에 사용하기 적합하다.
[제4 적용례]
도 19는 VCSEL을 사용하는 화상 형성 장치의 개괄적 구성을 보여주는 도면이다. 예컨대, 도 19에 도시된 화상 형성 장치(700)는 전자 사진법 타입의 복사 장치, 인쇄 장치, 팩시밀리 장치 등의 기능을 모두 갖는 소위 복합기 또는 다기능 주변 장치(MFP)이다. 화상 형성 장치(700)는 정전 화상 담지체를 형성하는 감광체(702)와, 감광체(702)의 균일하게 대전된 외주면을 노광시키는 노광 시스템(704)을 포함한다. 노광 시스템(704)은 형성되는 화상에 대응하는 빛을 출력하는 광원(706)과, 광원(706)으로부터 출력된 빛을 반사하여 감광체(702)를 스캐닝하는 다각형 미러(708)와, 다각형 미러(708)에 의해 반사된 빛을 감광체(702) 상에 결상하는 렌즈 시스템(710)을 포함한다. VCSEL 어레이가 광원(706)에 이용된다.
도 20은 도 19에 도시된 화상 형성 장치(700)의 노광용 광원(706)을 확대하여 보여주는 평면도이다. 도 20a에 도시된 바와 같이, VCSEL 어레이(706)는 780 nm의 발진파장을 갖고 2차원 배치된 VCSEL(712)을 구비한다. 보다 구체적으로, 16 개의 VCSEL(712)이 4 x 4 배열로 배치되어 있는데, 4개의 VCSEL(712)이 도 20a에서 수평방향[주 주사 방향 또는 감광체(702)의 축방향]으로 소정 피치(40 ㎛)로 배치되어 있고, 4개의 VCSEL(712)이 수직방향[부 주사방향 또는 감광체(702)의 회전방향]으로 소정 피치(40 ㎛)로 배치되어 있다. 수직방향으로 연장되는 2개의 서로 인접한 열 사이에서, 어느 한 열에 있는 VCSEL(712)의 위치는 그에 인접한 열에 있는 대응하는 VCSEL(712)에 대하여 수직방향으로 10 ㎛ 이동된다. 따라서, 도 20b에 도시된 바와 같이, 16개의 스폿이 부 주사방향으로 실질적으로 10 ㎛의 간격을 두고 감광체(702) 상에 형성된다.
전술한 구성을 구비하는 화상 형성 장치(700)에 따르면, 복수 개의 이차원 배치된 VCSEL(712)로부터 출사되는 복수 개의 레이저 빔을 감광체(702) 상에 동시에 조사할 수 있다. 따라서, 단일 레이저 발진 광원을 사용하는 화상 형성 장치에 비하여, 매우 높은 속도로 화상을 형성할 수 있다. 또한, VCSEL(712)은 2차원 집적에 적합하기 때문에, 종래의 단부면 발광형 레이저 어레이에 비하여 레이저 빔의 수를 쉽게 증대시킬 수 있다. 전술한 특정 경우에, 부 주사방향으로 약 10 ㎛의 간격으로 각 도트를 형성할 수 있고, 이는 2400 dpi에 해당한다. 또한, 주 주사방향의 기록 간격은 VCSEL 발광 타이밍을 조정하는 것에 의해 쉽게 제어될 수 있다. 또한, 16 도트가 전술한 VCSEL 어레이(706)를 사용하여 동시에 기록될 수 있기 때문에, 매우 높은 인쇄 속도가 얻어질 수 있다. 물론, 인쇄 속도를 더 증대시키기 위해, 수직방향 및 수평방향으로 배치되는 VCSEL의 수를 증대시킬 수 있다. VCSEL(712)의 간격 또는 피치를 조정하는 것에 의해, 스폿(712)의 부 주사방향 간 격을 조정할 수 있고, 2400 dpi 이상의 고밀도로 고선명 인쇄하는 것이 가능해진다. 본 발명에 따라 제조된 VCSEL(712)의 전류 주입부는 균일하게 형성되기 때문에, 목표 직경을 갖는 스폿(712)을 명확히 형성할 수 있다.
[그 밖의 적용례]
전술한 제4 적용례에서는, VCSEL(712)이 화상 기록용 광원(706)에 사용되어 있다. 그러나, VCSEL(712)은 CD 등의 기록 매체에 대하여 정보를 기록 및/또는 재생하는 광원에 사용될 수 있다. 본 발명에 따라 제조된 VCSEL(712)은 저렴하고 단부면 발광형 반도체 레이저에 비하여 전력 소비가 적기 때문에, VCSEL(712)은 엄격한 전력 소비 요건을 갖는 휴대형 광 픽업 장치에 사용하기에 매우 적합하다.
본 발명은 전술한 실시예에 한정되는 것이 아니라, 본 발명의 범위를 벗어나지 않는 범위 내에서 다양한 변형 및 수정이 실시될 수 있다.

Claims (18)

  1. 벽에 의해 구획된 밀폐 가능한 산화 챔버와,
    상기 산화 챔버 내에 마련되어 반도체 샘플을 지지하도록 구성된 베이스와,
    상기 반도체 샘플의 특정 부위를 산화시키기 위해 상기 산화 챔버 안으로 수증기를 공급하도록 구성된 공급부와,
    상기 산화 챔버의 벽 중 하나에 마련되어 상기 베이스 상에 지지된 반도체 샘플에 대면할 수 있는 위치에 배치된 모니터링 창과,
    상기 산화 챔버의 외부에 마련되어 상기 모니터링 창을 통해 상기 베이스 상에 지지된 반도체 샘플과 대면할 수 있는 모니터링부와,
    상기 베이스와 상기 모니터링부 간의 거리를 조정하도록 구성된 조정부를 포함하고,
    상기 베이스는 가열기가 마련된 가열 테이블과, 이 가열 테이블 상에 배치되어 상기 반도체 샘플을 지지하도록 구성된 샘플 테이블을 포함하며,
    상기 조정부는 상기 가열 테이블과 상기 샘플 테이블을 일체적으로 이동시키도록 구성된 베이스 이동 기구를 포함하는 것인 반도체 산화 장치.
  2. 삭제
  3. 벽에 의해 구획된 밀폐 가능한 산화 챔버와,
    상기 산화 챔버 내에 마련되어 반도체 샘플을 지지하도록 구성된 베이스와,
    상기 반도체 샘플의 특정 부위를 산화시키기 위해 상기 산화 챔버 안으로 수증기를 공급하도록 구성된 공급부와,
    상기 산화 챔버의 벽 중 하나에 마련되어 상기 베이스 상에 지지된 반도체 샘플에 대면할 수 있는 위치에 배치된 모니터링 창과,
    상기 산화 챔버의 외부에 마련되어 상기 모니터링 창을 통해 상기 베이스 상에 지지된 반도체 샘플과 대면할 수 있는 모니터링부와,
    상기 베이스와 상기 모니터링부 간의 거리를 조정하도록 구성된 조정부를 포함하고,
    상기 베이스는 가열기가 마련된 가열 테이블과, 이 가열 테이블 상에 배치되어 상기 반도체 샘플을 지지하도록 구성된 샘플 테이블을 포함하며,
    상기 조정부는 상기 샘플 테이블을 이동시키도록 구성된 베이스 이동 기구를 포함하는 것인 반도체 산화 장치.
  4. 벽에 의해 구획된 밀폐 가능한 산화 챔버와,
    상기 산화 챔버 내에 마련되어 반도체 샘플을 지지하도록 구성된 베이스와,
    상기 반도체 샘플의 특정 부위를 산화시키기 위해 상기 산화 챔버 안으로 수증기를 공급하도록 구성된 공급부와,
    상기 산화 챔버의 벽 중 하나에 마련되어 상기 베이스 상에 지지된 반도체 샘플에 대면할 수 있는 위치에 배치된 모니터링 창과,
    상기 산화 챔버의 외부에 마련되어 상기 모니터링 창을 통해 상기 베이스 상에 지지된 반도체 샘플과 대면할 수 있는 모니터링부와,
    상기 베이스와 상기 모니터링부 간의 거리를 조정하도록 구성된 조정부를 포함하고,
    상기 모니터링 창은 상기 베이스 상에 지지된 반도체 샘플 위의 벽 중 하나에 마련되고,
    상기 조정부는 상기 베이스와 상기 모니터링부 중 적어도 하나를 상향 및 하향 이동시키도록 구성된 승강 기구를 포함하는 것인 반도체 산화 장치.
  5. 벽에 의해 구획된 밀폐 가능한 산화 챔버와,
    상기 산화 챔버 내에 마련되어 반도체 샘플을 지지하도록 구성된 베이스와,
    상기 반도체 샘플의 특정 부위를 산화시키기 위해 상기 산화 챔버 안으로 수증기를 공급하도록 구성된 공급부와,
    상기 산화 챔버의 벽 중 하나에 마련되어 상기 베이스 상에 지지된 반도체 샘플에 대면할 수 있는 위치에 배치된 모니터링 창과,
    상기 산화 챔버의 외부에 마련되어 상기 모니터링 창을 통해 상기 베이스 상에 지지된 반도체 샘플과 대면할 수 있는 모니터링부와,
    상기 베이스와 상기 모니터링부 간의 거리를 조정하도록 구성된 조정부를 포함하고,
    상기 조정부는 상기 베이스 상에 지지된 반도체 샘플이 상기 모니터링 창에 접근한 모니터링 위치와, 상기 베이스 상에 지지된 반도체 샘플이 모니터링 위치에서보다 더 긴 거리만큼 모니터링 창으로부터 떨어진 후퇴 위치 사이에서 상기 베이스를 이동시키도록 구성된 이동 기구를 포함하는 것인 반도체 산화 장치.
  6. 제1항에 있어서, 상기 공급부로부터의 수증기의 공급을 중지함으로써 상기 반도체 샘플의 산화를 중단시키도록 구성된 중단부와,
    상기 모니터링부에 의해 얻어진 화상에 기초하여 상기 반도체 샘플의 특정 부위의 산화 속도를 구하고, 이 산화 속도에 기초하여 필요한 추가 산화량을 구하도록 구성된 수단과,
    상기 추가 산화량에 의해 상기 반도체 샘플의 특정 부위를 추가적으로 산화시키도록 구성된 수단을 더 포함하는 반도체 산화 장치.
  7. 제1항에 있어서, 상기 모니터링부는 현미경을 포함하는 것인 반도체 산화 장치.
  8. 제1항에 있어서, 상기 모니터링부는 자동 초점 기능을 갖는 것인 반도체 산화 장치.
  9. 제1항에 있어서, 상기 반도체 샘플의 산화를 중단시킨 동안에 진공에 의해 상기 산화 챔버 내의 분위기 가스를 배기하도록 구성된 진공원을 더 포함하는 반도체 산화 장치.
  10. 제1항에 있어서, 상기 반도체 샘플의 산화를 중단시킨 동안에 상기 산화 챔버 내의 상기 베이스 상에 지지된 반도체 샘플 상에 불활성 가스를 분무 또는 분출시키도록 구성된 불활성 가스 공급부를 더 포함하는 반도체 산화 장치.
  11. 제1항에 있어서, 상기 반도체 샘플은 수직 공진 표면 발광 레이저(VCSEL: Vertical Cavity Surface Emitting Laser)용 웨이퍼로 이루어지는 것인 반도체 산화 장치.
  12. Al 및 As를 포함한 반도체층을 갖는 메사(mesa)를 포함하는 반도체 샘플을 수증기 분위기 내에 배치하고, 상기 메사의 외주측면에 나타나는 반도체층의 둘레 단부에서부터 반경 방향 내측을 향하여 상기 반도체층을 산화시켜 반도체층의 산화되지 않은 중앙부를 남김으로써 상기 반도체층 내에 전류 협착부 및 이 전류 협착부에 의해 둘러싸인 전류 주입부를 형성하여 반도체 소자를 제조하는 반도체 소자의 제조 방법에 있어서,
    (a) 상기 반도체층의 산화처리 중에 산화처리를 적어도 일회 중단하는 단계와,
    (b) 산화처리를 중단한 동안에 상기 반도체층의 산화 속도를 모니터링하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  13. 제12항에 있어서, 상기 단계 (b)는,
    (b1) 산화처리를 중단한 동안에 산화 챔버 내에서 반도체 샘플을, 상기 산화 챔버의 모니터링 창을 통해 산화 챔버의 외부에 마련된 모니터링부에 메사가 접근하게 되는 위치로 이동시키는 단계와,
    (b2) 상기 모니터링부에 의해 모니터링되는 전류 협착부 또는 전류 주입부의 크기에 기초하여 산화 속도를 구하는 단계를 포함하는 것인 반도체 소자의 제조 방 법.
  14. 제13항에 있어서,
    (c) 상기 산화 속도에 기초하여 이루어질 추가적인 산화량을 구하는 단계와,
    (d) 추가적인 산화량만큼 상기 반도체층을 추가적으로 산화시키는 단계
    를 더 포함하는 반도체 소자의 제조 방법.
  15. 제13항 또는 제14항에 있어서, 상기 단계(b1)는 산화처리를 중단한 동안에 상기 메사가 상기 모니터링 창에 접근하게 되는 위치로 상기 반도체 샘플을 이동시키는 것인 반도체 소자의 제조 방법.
  16. 제13항에 있어서,
    (e) 산화처리를 중단한 동안에, 진공에 의해 상기 산화 챔버 내의 분위기 가스를 배기하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  17. 제13항에 있어서,
    (f) 산화처리를 중단한 동안에 산화 챔버 내의 반도체 샘플 상에 불활성 가스를 분무 또는 분출하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  18. 제12항에 있어서, 상기 반도체 소자는 수직 공진 표면 발광 레이저(VCSEL)인 것인 반도체 소자의 제조 방법.
KR1020067021340A 2005-02-15 2006-02-13 반도체 산화 장치 및 반도체 소자의 제조 방법 KR100833961B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005037805A JP4485972B2 (ja) 2005-02-15 2005-02-15 半導体酸化装置及び半導体素子の製造方法
JPJP-P-2005-00037805 2005-02-15

Publications (2)

Publication Number Publication Date
KR20070069092A KR20070069092A (ko) 2007-07-02
KR100833961B1 true KR100833961B1 (ko) 2008-05-30

Family

ID=36916563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067021340A KR100833961B1 (ko) 2005-02-15 2006-02-13 반도체 산화 장치 및 반도체 소자의 제조 방법

Country Status (5)

Country Link
EP (1) EP1849182B1 (ko)
JP (1) JP4485972B2 (ko)
KR (1) KR100833961B1 (ko)
CN (2) CN1943020B (ko)
WO (1) WO2006088166A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934284B1 (ko) 2009-07-07 2009-12-28 이재홍 조각얼음용 제빙장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866048B1 (ko) * 2005-10-24 2008-10-30 주식회사 케이엔제이 평면 보상 자동 초점장치 및 방법
JP4969926B2 (ja) * 2006-06-28 2012-07-04 古河電気工業株式会社 加熱処理装置、酸化処理システムおよび加熱処理方法
JP5092432B2 (ja) * 2007-02-02 2012-12-05 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザの製造方法、光学装置、光照射装置、情報処理装置、光送信装置、光空間伝送装置および光伝送システム
JP5540533B2 (ja) * 2009-03-12 2014-07-02 株式会社ニコン 半導体装置を製造する製造装置、基板接合方法及び半導体装置を製造する製造方法
JP5504784B2 (ja) 2009-03-18 2014-05-28 株式会社リコー 面発光レーザ、面発光レーザアレイ、光走査装置及び画像形成装置
JP2011018876A (ja) 2009-06-09 2011-01-27 Ricoh Co Ltd 面発光レーザ素子の製造方法、光走査装置、画像形成装置及び酸化装置
CN102290347B (zh) * 2011-09-13 2014-04-16 徐州同鑫光电科技有限公司 一种刻蚀系统
JP6520454B2 (ja) * 2014-06-26 2019-05-29 株式会社村田製作所 垂直共振器型面発光レーザの製造方法
JP6164620B2 (ja) * 2015-09-01 2017-07-19 株式会社エピクエスト 酸化装置
CN108022863B (zh) * 2017-11-30 2020-07-28 上海大学 一种水蒸气氧化退火系统
CN108878331B (zh) * 2018-08-20 2024-05-31 度亘激光技术（苏州）有限公司 一种批量化半导体湿法氧化装置
FR3092435B1 (fr) * 2019-02-04 2021-02-12 Aloxtec Four d’oxydation latérale de VCSEL avec correction de la courbure d’arc du substrat
FR3092436B1 (fr) * 2019-02-04 2021-02-12 Aloxtec Four d’oxydation latérale de VCSEL avec modification locale de la vitesse d’oxydation
CN114783870B (zh) * 2022-06-22 2022-09-20 度亘激光技术（苏州）有限公司 半导体结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227881A (ja) * 1995-02-20 1996-09-03 Tokyo Electron Ltd 熱処理装置及びその方法
KR20010105786A (ko) * 2000-05-18 2001-11-29 윤종용 선택적 산화법에 의한 표면광 레이저의 어퍼쳐 제조 장치및 방법
KR20020095832A (ko) * 2001-06-16 2002-12-28 삼성전자 주식회사 다단노즐 이젝터를 이용한 챔버의 압력조절장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3959406B2 (ja) * 1992-04-30 2007-08-15 株式会社東芝 半導体装置およびその製造方法
JP2002343792A (ja) * 2001-05-11 2002-11-29 Applied Materials Inc 膜形成方法及び装置
JP2005037805A (ja) 2003-07-18 2005-02-10 Nec Engineering Ltd 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227881A (ja) * 1995-02-20 1996-09-03 Tokyo Electron Ltd 熱処理装置及びその方法
KR20010105786A (ko) * 2000-05-18 2001-11-29 윤종용 선택적 산화법에 의한 표면광 레이저의 어퍼쳐 제조 장치및 방법
KR20020095832A (ko) * 2001-06-16 2002-12-28 삼성전자 주식회사 다단노즐 이젝터를 이용한 챔버의 압력조절장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934284B1 (ko) 2009-07-07 2009-12-28 이재홍 조각얼음용 제빙장치

Also Published As

Publication number Publication date
CN1943020B (zh) 2011-06-29
EP1849182A1 (en) 2007-10-31
JP2006228811A (ja) 2006-08-31
EP1849182A4 (en) 2010-11-17
JP4485972B2 (ja) 2010-06-23
CN102255242B (zh) 2013-07-10
KR20070069092A (ko) 2007-07-02
CN102255242A (zh) 2011-11-23
WO2006088166A1 (en) 2006-08-24
CN1943020A (zh) 2007-04-04
EP1849182B1 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
KR100833961B1 (ko) 반도체 산화 장치 및 반도체 소자의 제조 방법
US7981700B2 (en) Semiconductor oxidation apparatus and method of producing semiconductor element
TWI396350B (zh) 垂直空腔表面發光雷射裝置，垂直空腔表面發光雷射陣列，光學掃瞄設備，影像形成設備，光學傳輸模組及光學傳輸系統
CN101741015B (zh) 表面发射激光器装置及包含其的表面发射激光器阵列
US7693204B2 (en) Surface-emitting laser device and surface-emitting laser array including same
CN102664348B (zh) 表面发射激光器及阵列、光学扫描装置、成像设备、光学传输模块和系统
TWI431879B (zh) 面發光雷射元件、面發光雷射陣列、光學掃描裝置及影像形成設備
TWI405378B (zh) 面射型雷射、面射型雷射陣列、光學掃描裝置以及影像形成設備
CN101510665B (zh) 激光器、模块、光传输装置和系统、光通信装置和系统
TW201143239A (en) Surface-emitting laser, surface-emitting laser array, optical scanning apparatus, and image forming apparatus
JP4800985B2 (ja) 面発光レーザ素子、それを備えた面発光レーザアレイ、その面発光レーザアレイを備えた光走査装置、その光走査装置を備えた電子写真装置
CN1987674A (zh) 用大氧化孔径垂直腔面发射激光器件的光学数据处理装置
US8361817B2 (en) Method for manufacturing surface-emitting laser device, optical scanner, image forming apparatus, and oxidation apparatus
JP3677883B2 (ja) 面発光型半導体レーザ素子、面発光型半導体レーザアレイ、面発光型半導体レーザビームスキャナ、面発光レーザビーム記録装置およびレーザ記録方法
JP4415924B2 (ja) 半導体素子の製造方法、半導体素子の製造装置
US20230123994A1 (en) Spatial light modulators, methods of driving and manufacturing the same, and apparatuses including the spatial light modulators
US20230117216A1 (en) Spatial light modulators, methods of driving and manufacturing the same, and apparatuses including the spatial light modulators
JP2007221020A (ja) 面発光レーザ素子、それを備えた面発光レーザアレイ、面発光レーザ素子または面発光レーザアレイを備えた画像形成装置、面発光レーザ素子または面発光レーザアレイを備えた光ピックアップ装置、面発光レーザ素子または面発光レーザアレイを備えた光送信モジュール、面発光レーザ素子または面発光レーザアレイを備えた光送受信モジュールおよび面発光レーザ素子または面発光レーザアレイを備えた光通信システム。
JP2011135104A (ja) 面発光レーザ素子、それを備えた面発光レーザアレイ、面発光レーザ素子または面発光レーザアレイを備えた画像形成装置、面発光レーザ素子または面発光レーザアレイを備えた光ピックアップ装置、面発光レーザ素子または面発光レーザアレイを備えた光送信モジュール、面発光レーザ素子または面発光レーザアレイを備えた光送受信モジュールおよび面発光レーザ素子または面発光レーザアレイを備えた光通信システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130516

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140515

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150514

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170518

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee