CN1937406A - 噪音滤波器电路 - Google Patents

Abstract

提供了一种噪音滤波器电路，其能够仅输出与时钟信号同步的常规信号脉冲而不允许噪音脉冲通过以到达随后的级，即使输入的噪音脉冲的宽度大于延迟时间也是如此。依照本发明的噪音滤波器电路在使用延迟电路的噪音去除电路之后的级上另外提供了触发器。令输入到触发器的时钟信号的延迟时间与噪音去除电路的延迟时间不同，从而获得与时钟信号同步输出的常规信号脉冲。

Description

噪音滤波器电路

技术领域

本发明涉及一种通过去除噪音信号仅输出常规信号脉冲的电路。

背景技术

如图2所示，在传统的用于从数字信号去除噪音的噪音去除电路中，输入信号被划分为两个信号：要输入到门电路(对应于图2的AND门电路16)的信号和要输入到延迟电路15的信号。延迟电路15延迟输入信号以输出延迟信号，并且延迟信号被输入门电路。门电路执行计算以获得两个输入的逻辑乘或逻辑加(图2中获得的是逻辑乘)，并且输出结果。

延迟电路15延迟输入信号的量大于噪音脉冲宽度，并且延迟信号被输入到AND门电路16。AND门电路16获得所述输入信号和被延迟电路延迟的输入信号的逻辑乘，从而去除噪音脉冲。然后AND门电路16使输入信号的信号分量的尾沿彼此同相，以生成最后的输出信号(例如，参考JP 06-132791 A)。

但是，这种传统噪音去除电路的问题在于，当输入的噪音脉冲的宽度等于或大于延迟电路的延迟时间的时候，具有这样宽度的噪音脉冲不能被去除并且被允许与常规信号脉冲一起通过。

另外，从这样的传统噪音去除电路输出的输出信号的脉冲宽度对应于从输出信号消除延迟时间得到的脉冲宽度，这导致另一个问题，即在接下来的级难以将该信号与时钟信号同相。

发明内容

为了解决上述问题，本发明提供了一种在使用延迟电路的噪音去除电路之后的一级额外提供触发器的噪音滤波器电路，其中令要输入触发器的时钟信号的延迟时间与噪音去除电路的延迟时间不同，从而构造与时钟信号同步的常规信号脉冲。

依照本发明的噪音滤波器电路，即使输入了宽度大于延迟时间的噪音脉冲，也阻止将该噪音脉冲传递到随后一级，除非该噪音脉冲与随后一级中的触发器中的时钟信号的前沿或尾沿同步。因此，只有常规信号脉冲能够与时钟信号同步输出。

附图说明

在附图中：

图1是依照本发明的噪音滤波器电路的电路图。

图2是传统的噪音去除电路的电路图。

图3是依照本发明的噪音滤波器电路的时间图。

图4是依照本发明实施例的噪音滤波器电路中使用的延迟电路的电路图。

图5是依照本发明实施例的噪音滤波器电路中使用的低通滤波器的电路图。

具体实施方式

下文将参考附图详细描述本发明的实施例。图1是依照本发明的噪音滤波器电路的电路图。该噪音滤波器电路包含：第一信号输入端1；通过ESD/CDM保护电路2和低通滤波器3接收从第一信号输入端1输入的信号的噪音去除电路7；时钟输入端11；用于延迟从时钟输入端11输入的信号的第二延迟电路12；第二信号输入端8；用于延迟从第二信号输入端8输入的信号的第三延迟电路9；用于接收从噪音去除电路7输入的信号和来自第三延迟电路9的信号的0R门电路10；用于接收从OR电路10输入的信号和来自第二延迟电路12的时钟的触发器13。所述噪音去除电路7包含，例如：用于反相从低通滤波器3输入的信号的反向电路4；用于延迟从反相电路4输入的信号的第一延迟电路5；用于接收从反相电路4输入的信号和从第一延迟电路5输入的信号的NOR门电路6。或者，如图2所示，噪音去除电路7可以包含：用于延迟从低通滤波器3输入的信号的第一延迟电路5；用于接收从低通滤波器3输入的信号和从第一延迟电路5输入的信号的AND门电路16。低通滤波器3例如由图5所示的电路构成。

低通滤波器3从第一信号输入端1输入的信号中去除高频噪音分量。噪音去除电路7去除脉冲宽度小于延迟电路5的延迟时间的噪音脉冲。随后一级中的触发器13输出与经第二延迟电路12延迟的时钟同步的信号。

下面参考图3的时间图描述依照本发明的噪音滤波器电路。

首先，考虑表示为输入数据1的噪音和常规脉冲信号被输入第一信号输入端1的情况。输入数据1的信号通过反相电路4被划分为两个信号，这两个信号之一被直接输入到NOR门电路6；这两个信号中的另一个通过延迟电路5输入到NOR门电路6。从NOR门电路6输出的信号是宽度小于延迟电路5的延迟时间的噪音脉冲(OR门10的输出)已经被去除的信号。更具体的，OR门10的输出信号是其宽度小于输入数据1经过延迟电路5的延迟时间的信号波形的宽度的信号，并且与输入数据1的信号波形具有相同的相位。如同宽度等于或大于延迟电路5的延迟时间的噪音脉冲，宽度小于延迟时间的噪音脉冲被输出到随后的一级。

来自OR门电路10的信号被输入到触发器13。触发器13是被构造为当时钟上升时维持输入数据直到下一个前沿为止的电路。当具有一个时钟的宽度的脉冲信号被输入通过触发器时，时钟信号的前沿通常被设置在输入信号脉冲的中心，以便输出具有稳定性的脉冲。已经通过噪音去除电路7的常规信号脉冲的宽度的一部分被从前沿一侧消除，消除的是延迟时间的量。因此，需要通过使用第二延迟电路12将要输入触发器13的时钟信号延迟，并且考虑消除的脉冲宽度。在这种情况下，可以依照以下等式设置时钟信号的延迟时间：

(时钟信号的延迟时间)＝(噪音去除电路的延迟时间)/2

                                                    (1)当考虑到噪音去除电路的延迟时间之外的延迟时(低通滤波器、接线电阻、寄生电容造成的延迟)，可以依照下式设置时钟信号的延迟时间：

(时钟信号的延迟时间)＝(噪音去除电路的延迟时间)/2

+(其它延迟时间之和)                                 (2)这样，就去除了不能通过噪音去除电路7去除的噪音，将常规信号脉冲稳定地与延迟的时钟信号同步输出。

接下来，考虑表示为输入数据2的常规信号脉冲(以虚线表示的脉冲信号)从第二信号输入端8输入的情况。

常规信号脉冲被不经过噪音去除电路7直接输入到触发器。因此，通过利用第三延迟电路9将信号脉冲与时钟信号延迟相同的时间(以获得OR门10的输出中虚线所示的脉冲信号)，可以从触发器稳定地输出同步信号。

另外，由于如下结构，即要从时钟输入端11输入的时钟信号作为在触发器13之外的逻辑中使用的时钟被直接输入，而不通过延迟电路，所以触发器之外的内部逻辑与从时钟输入端11输入的时钟信号同步运行。也就是说，触发器之外的内部逻辑与从外部输入的时钟信号同步运行，这使得与使用在内部专门延迟的时钟的情况相比有可能阻止由于时钟信号异相而产生不必要的噪音。

图4示出了在依照本实施例的噪音滤波器电路中使用的延迟电路的典型电路图。由于每个电容器21的电容或在电容器之前的级中每个反相器中的晶体管的沟道电阻(基于门的长度或宽度)，可以通过调整或可选地转换多晶硅/铝而变化的结构，因此可以按照需要调节延迟时间。

另外，依照本实施例的噪音滤波器电路包含在第一信号输入端1或第二信号输入端8提供的ESD/CDM保护电路，这防止了当从输入端输入突然电涌或者当输入端结点在浮动状态中电荷积聚而引起问题。

另外，依照本实施例的噪音滤波器电路具有低通滤波器3被Schmitt触发器电路替代或者在低通滤波器之后的级中另外提供Schmitt触发器电路的结构，以便当第一信号输入端1的信号脉冲上升或下降时阻止振动。

Claims (9)

1.一种噪音滤波器电路，包含：

具有第一延迟电路的噪音去除电路；

第二延迟电路；

触发器；

其中触发器输出与第二延迟电路延迟的时钟同步的第一信号数据，第一信号数据已经通过噪音去除电路。

2.依照权利要求1所述的噪音滤波器电路，还包含在噪音去除电路之前一级的低通滤波器。

3.依照权利要求1或2所述的噪音滤波器电路，还包含如下结构，其中逻辑时钟被直接输入到内部逻辑而不经过第二延迟电路。

4.依照权利要求1到3中任一个所述的噪音滤波器电路，还包含第三延迟电路，其中通过令第二输入信号数据通过第三延迟电路，触发器输出比第一输入信号延时的第二输入信号数据，并且该信号与第二延迟电路延迟的时钟同步。

5.依照权利要求1到4中任一个所述的噪音滤波器电路，其中第一到第三延迟电路每一个被调节具有期望的延迟时间。

6.依照权利要求1的噪音滤波器电路，其中噪音去除电路被低通滤波器取代。

7.依照权利要求1到6中任一个所述的噪音滤波器电路，其中第一或第二输入信号数据通过作为第一级的ESD/CDM保护电路。

8.依照权利要求2到7中任一个所述的噪音滤波器电路，其中低通滤波器被Schmitt触发器电路取代，或者在低通滤波器之后的一级中另外提供Schmitt触发器电路。

9.如权利要求1所述的噪音滤波器电路，其中

所述噪音去除电路包括：

反相电路；

连接到反相电路的第一延迟电路；

NOR门电路；并且

反相电路和第一延迟电路都具有输入到NOR门电路的输出。

Images