CN1933208B - 相变存储器装置及其制造方法 - Google Patents

相变存储器装置及其制造方法 Download PDF

Info

Publication number
CN1933208B
CN1933208B CN2006101290736A CN200610129073A CN1933208B CN 1933208 B CN1933208 B CN 1933208B CN 2006101290736 A CN2006101290736 A CN 2006101290736A CN 200610129073 A CN200610129073 A CN 200610129073A CN 1933208 B CN1933208 B CN 1933208B
Authority
CN
China
Prior art keywords
layer
electrode
phase change
phase
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101290736A
Other languages
English (en)
Other versions
CN1933208A (zh
Inventor
早川努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1933208A publication Critical patent/CN1933208A/zh
Application granted granted Critical
Publication of CN1933208B publication Critical patent/CN1933208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种相变存储器装置的新的构造。即，本发明的相变存储器装置在相变层(115)的相变区域正上方不存在用作散热片的电极。加热器电极(111)以及引出电极层(113a、114a)均接触由GST构成的相变层(115)的底面。引出电极层(113a、114a)在脱离相变层与加热器电极的接触面(Y)正上方的区域中，以具有部分重合的方式接触相变层(115)的底面。另外，在脱离加热器电极(111)的正上方的部位，接触电极(116、118)直接连接于引出电极层(113a、114a)上。另外，在接触电极的正下方，不存在GST等相变层。

Description

相变存储器装置及其制造方法
技术领域
本发明涉及一种相变存储器装置及其制造方法。
背景技术
相变存储器装置是将电阻随着结晶状态变化的相变层(硫族化物半导体薄膜等)用作存储器元件的存储装置。所谓硫族化物半导体是包含硫族元素的非晶形(无定形的)半导体。
图21是表示用于说明硫族元素的周期表的一部分的图。
如图所示，所谓硫族元素是6族元素的S(硫)、Se(硒)、Te(碲)。硫族化物半导体的利用领域大致分为光盘与电气存储器。作为在电气存储器领域中使用的硫族化物半导体，已知作为Ge(锗)、Te(碲)和Sb(锑)的化合物之GeSbTe(下面称为GST)、或AsSbTe或SeSbTe等。
图22A、图22B分别是说明相变存储器的原理的图。
硫族化物半导体如图22A所示，可以取非晶形半导体的状态10和结晶状态30之两个稳定状态，为了从非晶状态10移动到结晶状态30，需要提供超过能量势垒20的热。
如图22B所示，非晶状态的硫族化物半导体示出高电阻。该高电阻状态对应于数字值的“1”。结晶状态的硫族化物半导体示出低电阻。该低电阻状态对应于数字值的“0”。这样，可存储数字信息。另外，通过检测经硫族化物半导体流过的电流量(或电压降)的差，可判定存储信息是“1”还是“0”(即读出信息)。
作为为了硫族化物半导体相变所提供的热，利用焦耳热。即，通过向硫族化物半导体提供峰值和时间宽度不同的脉冲，在电极与硫族化物半导体的接触面附近产生焦耳热。硫族化物半导体的相，随着该焦耳热而变化。
具体而言，在向硫族化物半导体短时间提供其熔融点附近的热之后，若急速冷却，则硫族化物半导体变为非晶状态。另一方面，若在向硫族化物半导体长时间提供比熔融点低的结晶温度之后冷却，则硫族化物半导体变为结晶状态。
例如，在向GST短时间(1-10ns)提供融点(约610度)附近的热之后，若急速冷却(约1ns)，则GST变为非晶状态。另一方面，若向GST长时间(30-50ns)施加结晶温度(约450度)之后冷却，则GST变为结晶状态。
如图22B所示，将从非晶状态移动到结晶状态称为“置位(结晶过程)”，将此时提供给硫族化物半导体的脉冲称为“置位脉冲(set pulse)”。在此，将结晶最低所需的温度(结晶温度)设为Tc，将结晶最低所需的时间(结晶时间)设为tr。
相反，将从结晶状态移动到非晶状态称为“复位(非晶过程)”，将此时提供给硫族化物半导体的脉冲称为“复位脉冲”。此时，提供给硫族化物半导体的热为融点Tm附近的热，在熔融后急剧冷却硫族化物半导体。
图23A～图23D是说明相变存储器装置的基本构造与相变存储器装置的置位/复位动作的图。
如图23A所示，相变存储器装置基本上为用上下电极(48、42)夹入硫族化物半导体层(相变层)46的构造。另外，参照符号40表示基板，参照符号44表示电绝缘膜。在上侧电极48上连接施加置位脉冲等的端子P，下侧电极42被固定于地(基准电位)。
如图23B所示，图23A的相变存储器与电阻R1等效。如上所述，该电阻R1的电阻值因硫族化物半导体层是非晶状态还是结晶状态而不同。如图23B左侧所示，向端子P输入3种脉冲。置位脉冲S1是峰值超过阈值Vth的脉冲。复位脉冲S2是峰值比置位脉冲S1大、宽度比置位脉冲S1短的脉冲。读取脉冲S3是峰值不足阈值Vth、宽度比置位脉冲S1宽的脉冲。在此，Vth是产生结晶所需的焦耳热的下限电压。
图23C表示置位脉冲S1与通过提供该置位脉冲S1而产生的焦耳热引起的温度上升的对应。图23C的上侧示出电压波形，下侧示出焦耳热引起的温度上升的状态。
置位脉冲S1的电压值超过规定的阈值Vth，其时间宽度为tcry。tcry在结晶时间tr(硫族化物半导体结晶最低所需的时间)以上。焦耳热引起的温度上升比融点Tm很低，并且比结晶最低所需的温度(结晶温度)Tc高。
图23D表示复位脉冲S2与通过提供该复位脉冲S2而产生的焦耳热引起的温度上升的对应。图23D的上侧示出电压波形，下侧示出焦耳热引起的温度上升的状态。
如图所示，复位脉冲S2的峰值远超过结晶用的阈值Vth，并且其宽度非常窄。由此，焦耳热引起的温度上升超过硫族化物半导体的融点Tm。另外，温度上升到达峰值的时刻至到达结晶温度Tc的时间tamo足够短。由此，硫族化物半导体一旦在熔融后被急剧冷却，结果，硫族化物半导体恢复到非晶状态。
图24是说明相变存储器装置中的读取动作的电路图。图24中，向与在前的图相同的部分附加相同的参照符号。
图24中，W表示字线，G表示地线，B表示位线(是连接于用于输入置位脉冲S1、复位脉冲S2、读取脉冲S3的端子P上的脉冲输入线)。另外，R1表示相变存储器元件(由硫簇化合物半导体层60构成)的等效电阻。
另外，M4表示存储器单元选择用的NMOS晶体管(开关元件)，R2表示电流/电压变换电阻，A1表示读出放大器，参照符号62表示读出放大器A1的基准电压源。另外，I1表示读取动作时流过存储器单元的电流，Vout表示读出放大器A1的输出电压(传感输出)。
在设置动作时(复位动作时或读取动作时也一样)，将字线W设为有效电平，使NMOS晶体管M4导通，之后，从端子P输入必要的脉冲(S1～S3的任一种)。在读取动作时，输入读取脉冲S3。
根据构成存储器单元的硫族化物半导体层60是非晶状态还是结晶状态而不同，电阻R1的电阻值也不同，与之对应，电流I1的电流量也不同。因此，通过将该电流量变换为电压值后读取，可以判定存储的信息是“1”还是“0”。
本发明的发明人在本发明之前，对相变存储器装置进行了各种研究，但结果，可知以往构造中产生如下缺陷。
如图23A所示，相变存储器装置中通常采用由上下电极夹持相变层(例如GST)的基本构造(例如参照日本特开2005-159325号公报)。即，在相变层上，存在由钨等金属构成的电极。由钨等金属构成的上部电极也具有散热性。因此，以前的相变存储器元件可视为在相变区域的正上方形成散热片的构造。
如上所述，硫族化物半导体层的相变通过流过电流所引起的焦耳热来实现，所以焦耳热经上部电极(上部金属层)散热导致热效率下降，不好。
这种热效率下降在试制单体的相变存储器元件或集成度低的存储器LSI的阶段，基本上不成问题。但是，在利用细微化工艺，实际上批量生产高集成度的相变存储器装置的阶段，成为大问题。
即，为了大容量化相变存储器装置，需要减小存储器单元的尺寸，因此，降低复位电流(用于将相变层从结晶状态恢复到非晶状态的电流)成为重要的课题。即，若在相变层上层叠金属层，则该上部金属层用作散热片，热效率下降。这成为阻碍复位电流的电流量降低的重要因素。由此，不能实现大规模的相变存储器LSI。
在日本特开2003-332529号公报中，公开了如下技术，即将下侧电极(加热器电极)作为顶端尖的形状，最小化该电极与相变层之间的接触面积，缩小电流，从而抑制散热。但是，为了将下侧电极加工成顶端尖的形状，需要通常的LSI制造中不使用的特殊制造工艺技术，就制造工序的复杂化或成本高方面不好。
另外，由于上部金属层具有规定的厚度，所以热也从上部金属的侧面部分释放。因此，为了尽可能抑制来自上部金属层的散热，考虑使上部金属层的厚度变薄。但是，若使上部金属层的厚度变薄，则这次截面积变小，布线电阻变高，导致电路特性恶化。
另外，上部金属层作为在层间绝缘膜中开口接触孔的情况下的蚀刻停止器起作用，防止基底的相变层(例如GST膜)露出。因此，若薄膜化上部金属层，则当通过蚀刻在层间绝缘膜中形成接触孔时，会穿通上部金属层，存在相变层(例如GST膜)露出，相变层的成分挥发后产生线污染的危险性。
另外，若相变层的一部分露出，则由于之后实施的构成接触电极的金属层埋入时的热处理，产生相变层的成分升华、消失等问题。并且，担心相变层的成分气体充满接触孔内，用于形成接触电极的金属气体不能充分到达接触孔内，产生埋入电极的生长不好。
另外，如上所述，由于相变层与层间绝缘膜的密接性不好，所以有时在两者之前插入由极薄的钛(Ti)等金属膜构成的密接层。此时，由于密接层(Ti等)接触相变层(例如GST膜)的底面，所以两层的成分彼此结合，(例如Ti(钛)与Te(碲)结合)，相变层在与密接层的接触面附近中的组成变动，有时对相变层的改写特性造成坏影响。
另外，上部金属层必须设置成覆盖相变层(GST膜)的上面。即，上部金属层与相变层(GST膜)成对，一体不可分。因此，不能将上部金属层用于外围电路的布线或电极的形成中。因此，在外围电路中形成布线或电极的情况下，需要在存储器单元部中的金属层成膜或加工工序之外，重新追加金属层的成膜或加工工序，所以不能实现制造工序的简化。
这样，以往构造的相变存储器装置在写入时(尤其是复位时)的热效率下降方面不好。另外，还存在上述大规模的相变存储器LSI的批量生产上的各种问题。
发明内容
本发明基于这种考察来做出的，其目的在于实现具有热效率高的构造之相变存储器装置，和消除伴随相变存储器装置的批量生产的各种问题，可批量生产大规模的相变存储器LSI。
在本发明的相变存储器装置的一优选方式中，采样使用了引出电极的新的电极构造(在相变层的上侧不存在电极的构造)。加热器电极以及引出电极层均接触相变层的底面。引出电极层在脱离相变层与加热器电极的接触面正上方的区域中，连接于相变层的底面上。接触电极在脱离加热器电极上的部分中，直接连接于引出电极层的上面。由于在相变层的相变区域的正上方不存在作为散热片起作用的电极，所以不会以往那样经电极散热由电流产生的焦耳热，改善相变处理中的热效率。因此，可降低复位电流，可缩小存储器单元尺寸。另外，由于不存在以往构造的上部电极，所以其膜厚不成问题。即，在本发明的相变存储器元件中，由于可毫无问题地形成具有足够厚度的引出电极层，所以可降低布线电阻。另外，由于在接触电极的正下方不存在GST等相变层，所以也不会产生在接触孔开口时伴随相变层露出的污染、或其部分升华、消失的问题、发生接触孔的埋入不好的问题。另外，在本发明的相变存储器元件构造中，相变层的底面与引出电极层(金属层)预先接触，与相变层与绝缘膜接触的以往构造相比，密接性提高。另外，即便为了提高密接性而在引出电极层上形成由钛(Ti)等的薄膜构成的密接层，也由于该密接层不与产生相变的区域的相变层接触，所以不会发生以前那样、在相变产生的区域中、两者的成分结合而产生组成变动的问题，因此，不影响改写特性。另外，由于引出电极层(钨(W)等金属层)在制造工艺上独立于相变层而存在，所以在存储器单元中形成引出电极时，在外周电路中可同时形成电极或布线，可共享制造工艺。另外，可通过变更引出电极层的图案来自由变更接触电极的形成位置，提高布局设计的自由度。
另外，在本发明的相变存储器装置的另一优选方式中，将加热器电极埋入层间绝缘膜内。在埋入加热器电极的该层间绝缘层上，设置图案化(布图)成使该加热器电极露出的绝缘膜。在该绝缘膜上形成规定图案的引出层。相变层连接于加热器电极上，并以具有与引出电极层部分重合的方式形成。另外，接触电极在脱离加热器电极正下方的部位直接连接于引出电极层上。通过该构造，可全部消除以往相变存储器元件中担心的问题，提供具有高热效率构造的相变存储器元件，并可批量生产大规模的相变存储器LSI。
另外，在本发明的相变存储器装置的再一优选方式中，引出电极层由主电极层、和形成于该主电极层表面中的、用于提高与相变层密接性的密接层构成。引出电极层通过在作为构成要素的主电极层(例如钨(W)等金属层)上设置密接层(钛(Ti)等)，可提高相变层与引出电极层的密接性。该密接层由于不与产生相变的区域的相变层接触，所以不会发生如以前那样、在相变产生的区域中、两者的成分结合而产生组成变动的问题，因此，不影响改写特性。
另外，在本发明的相变存储器装置的又一优选方式中，相变层是硫族化物半导体层。硫族化物半导体层在非晶状态下的电阻率与在结晶状态下的电阻率相差十倍以上，适于作为相变存储材料。另外，与硅类LSI的制造工艺具有亲和性，具有制造容易的优点。
另外，在本发明的相变存储器装置的又一优选方式中，存储器单元除存储器元件外，还包含连接于加热器电极上的绝缘栅极型场效应晶体管、双极晶体管或二极管之任一种。另外，在存储器单元的周围，形成包含用于选择存储器单元的地址选择电路的外围电路。
另外，在本发明的相变存储器装置的又一优选方式中，使绝缘栅极型场效应晶体管、双极晶体管或二极管(除接合二极管外，还包含肖脱基二极管)等开关元件组合，构成存储器单元，并且，集成包含地址电路的外围电路，构成相变存储器LSI。本发明的相变存储器装置的热效率高，可消除所有以往构造中担心的制造工艺上的问题，可共享制造工序，布局设计上的自由度也高。因此，可稳定批量生产大规模的相变存储器LSI。
另外，在本发明的相变存储器装置的制造方法的一优选方式中，包含第1工序，在形成于层间绝缘膜中的通孔中，埋入导电材料，形成加热器电极；第2工序，在层间绝缘层上形成绝缘膜，在该绝缘膜上形成引出电极层，利用共同的掩模，连续图案化引出电极层和所述绝缘膜，使加热器电极上部的至少一部分以及所述层间绝缘膜的一部分露出；第3工序，形成相变层，以覆盖引出电极层上、露出的加热器电极上以及所述绝缘膜上；第4工序，图案化相变层，以在加热器电极的附近，相变层与引出电极层的一部分重合接触，并且，在脱离该重合接触的部分的部位，使引出电极层露出；和第5工序，在相变层上和引出电极层上形成层间绝缘层，在该层间绝缘层中形成到达引出电极层露出的所述部分的通孔，并形成经该通孔直接接触引出电极的接触电极。本发明的相变存储器装置的制造方法以硅类LSI的基本制造工艺技术为基础，完全不需要特殊的工序。从而，可合理地、容易地批量生产本发明的大规模的相变存储器装置。
另外，在本发明的相变存储器装置的制造方法另一优选方式中，在第2工序中，在连续地图案化引出电极层与绝缘膜的情况下，由于双方的蚀刻速度之差，图案化的引出电极层的截面大致垂直，图案化的绝缘膜的截面为倾斜形状，由此，自动实现使引出电极层的端部位于脱离相变层与加热器电极的接触部分正上方的部位。在本发明的相变存储器装置中，加热器电极的位置与引出电极层的端部的位置关系非常重要。即，引出电极层不妨碍加热器电极与相变层的良好接触，但另一方面，若引出电极层的端部脱离加热器电极与相变层的接触面附近很多，则不利于缩小存储器单元尺寸。因此，采用自由确定加热器电极与引出电极端部的相对位置的、所谓基于自整合的对位技术。即，当图案化埋入加热器电极的层间绝缘层上的绝缘膜时，利用共同的掩模，加工引出电极层，接着连续地选择性地去除绝缘膜，形成开口。此时，由于引出电极层的蚀刻速度高，所以引出电极层的加工部位的截面大致垂直，另一方面，由于绝缘膜的蚀刻速度低(在蚀刻的正中同时进行绝缘膜的再生长)，所以绝缘膜的加工部位的截面为锥形(斜面)状。由此，加热器电极与相变层的接触面，仅以绝缘膜变为斜面状后沿水平方向突出的距离、离开引出电极层的端部来形成。因此，自动确定引出电极层的端部、与加热器电极和相变层的接触面的相对位置关系，不产生定位上的问题，容易制造微小的相变存储器装置。
另外，在本发明的相变存储器装置的制造方法再一优选方式中，经过主电极层的形成工序、和在该主电极层上形成使与所述相变层的密接性提高的密接层的工序，形成引出电极层。引出电极层通过在作为构成要素的主电极层(例如钨(W)等金属层)上设置密接层(钛(Ti)等)，可提高相变层与引出电极层的密接性。密接层由于不与产生相变的区域的相变层接触，所以不会发生如以往那样、在相变产生的区域中、两者的成分结合而产生组成变动的问题，因此，不影响改写特性。
另外，在本发明的相变存储器装置的制造方法的又一优选方式中，在第2工序中，在存储器单元区域中形成、并使加热器电极的上面的至少一部分、以及所述层间绝缘膜的一部分露出的开口图案，跨跃在邻接的两个所述加热器电极。通过跨跃邻接的两个加热器电极来形成开口图案，必然形成细长的开口图案。因此，与形成单圆图案(仅使一个加热器上面露出的小面积图案)的情况相比，容易形成该开口图案(连续加工引出电极层和绝缘膜的工序)。即，在单圆图案的情况下，假设在开口图案与加热器电极之间产生大的错位时，产生加热器电极的上面不完全露出的状况(接触不好)的概率变高。与此相对，在细长的开口图案的情况下，即便假设在开口图案与加热器电极之间、沿开口图案的长方向产生大的错位，也由于开口部沿横向延伸，所以产生加热器电极的上面不完全露出的状况(接触不好)的担心变低。这样，由于开口图案形成时的(掩模)对位的余裕(对位余裕)变大，结果，容易形成开口图案。
另外，在本发明的相变存储器装置的制造方法的又一优选方式中，形成电连接于加热器层上的绝缘栅极型场效应晶体管、双极晶体管或二极管之任一种，之后，实施作为相变存储器元件的制造工序的所述第1工序～第5工序。在形成绝缘栅极型场效应晶体管、双极晶体管或二极管(除接合二极管外，还包含肖脱基二极管)等开关元件之后，形成本发明的相变存储器单元，由此，形成存储器单元。并且，通过形成包含地址电路的外围电路，制造相变存储器LSI。
另外，在本发明的相变存储器装置的制造方法的又一优选方式中，在第2工序中，不仅在形成存储器单元的区域中，还在外围电路的形成区域中形成绝缘膜与引出电极层，之后，在连续图案化引出电极层与绝缘膜时，在外围电路的形成区域中也进行图案化，从而，在外围电路的形成区域中也形成具有规定图案的电极层或绝缘层。在以往的相变存储器元件的构造中，上部电极与相变层为一体不可分的关系，不能与外围电路的电极等形成工序仅共享上部电极的形成工序。但是，本发明的相变存储器元件中，引出电极层(钨(W)等金属层)在制造工艺上与相变层独立存在。因此，当在存储器单元中形成引出电极层时，可在外围电路中同时形成电极或布线，可共享制造工艺。从而，容易制造大规模的相变存储器LSI。
附图说明
图1是表示本发明的相变存储器装置(包含相变存储器元件与外围电路)的一例的主要部分构造的截面图。
图2是表示本发明的相变存储器装置(存储器LSI)的一例的整体的电路构成的图。
图3是表示图2所示的相变存储器LSI的、在存储器单元区域中的元件或布线的布局配置的一例、和在外围电路区域中的元件或布线的布局配置之一例的平面图。
图4是沿图3的A-A’线的第1制造工序中的器件截面图。
图5是沿图3的A-A’线的第2制造工序中的器件截面图。
图6是沿图3的A-A’线的第3制造工序中的器件截面图。
图7是沿图3的A-A’线的第4制造工序中的器件截面图。
图8是沿图3的A-A’线的第5制造工序中的器件截面图。
图9是沿图3的A-A’线的第6制造工序中的器件截面图。
图10是沿图3的A-A’线的第7制造工序中的器件截面图。
图11是沿图3的A-A’线的第8制造工序中的器件截面图。
图12是沿图3的A-A’线的第9制造工序中的器件截面图。
图13是沿图3的A-A’线的第10制造工序中的器件截面图。
图14是沿图3的A-A’线的第11制造工序中的器件截面图。
图15是沿图3的A-A’线的第12制造工序中的器件截面图。
图16是沿图3的A-A’线的第13制造工序中的器件截面图。
图17是沿图3的A-A’线的第14制造工序中的器件截面图。
图18是表示本发明的相变存储器装置的电路方式的另一实例的电路图。
图19是表示在本发明之前、由本发明的发明人研究的、相变存储器装置的存储器单元部的构造之器件截面图。
图20是说明本发明的发明人明确的、图19所示构造的相变存储器装置在批量生产上的缺陷点的器件截面图。
图21是表示用于说明硫族元素的周期律表的一部分的图。
图22A、图22B分别是说明相变存储器的原理图。
图23A～图23D分别是说明相变存储器元件的基本构造与相变存储器元件的置位/复位动作的图。
图24是说明相变存储器装置(相变存储器LSI)中的读取动作的电路图。
具体实施方式
在说明本发明的具体实施方式之前，说明在本发明之前、由本发明的发明人明确的、以往构造的相变存储器装置的问题。
首先，在本发明之前，说明本发明的发明人研究的相变存储器装置的构造。
图19是表示在本发明之前、由本发明的发明人研究的、相变存储器装置的存储器单元部的构造之器件截面图。
图19中，在p型半导体基板70上，形成n型层71、72(源极层71、漏极层72)，在栅极绝缘膜73上设置有栅极电极74(连接于字线W上)。
参照符号75、79表示层间绝缘膜。在n型层71上预先连接电极(即贯穿层间绝缘膜75的埋入电极76和第1层导体层构成的电极78)，将该电极连接于地线G上。
另外，在n型层72上，连接贯穿层间绝缘膜75的埋入电极77，在该埋入电极77上，连接有贯穿层间绝缘膜79的埋入电极80(加热器电极)。
参照符号82表示由硫族化物半导体构成的相变层。参照符号81表示由极薄的金属膜构成的密接层。由于认为硫族化物半导体层81与层间绝缘膜79的密接性不好，所以为了提高两者的密接强度，设置有密接层81。
参照符号83是设置成覆盖相变层82上面的、第2层导体层构成的上部电极。参照符号84是层间绝缘膜。在上部电极83中，预先设置贯穿层间绝缘膜84的埋入电极85，在该埋入电极85上，连接有由第3层导体层构成的电极86(该电极86构成脉冲提供用端子P)。由埋入电极85和第3层导体层构成的电极86构成接触电极。
图19中，相变层82内由粗虚线X包围示出的区域是产生相变的区域。埋入有层间绝缘膜79中的电极80集束(绞入)流过相变层82的电流，使电流密度增大，结果，由于执行有助于使相变区域X中有效产生焦耳热的动作，所以称为加热器电极(加热电极)(下面称为加热器电极)。加热器电极80与相变层82的接触面积越少，则流过相变层82的电流的电流密度越高，与此同时，产生的焦耳热增大。从而，将加热器电极80与相变层82的接触面积设定成非常窄(例如由光刻法的最小设计尺寸确定的面积)。
之后，本发明的发明人对图19所示的构造的相变存储器装置进行了各种研究，结果，可知产生如下缺陷。另外，在下面的说明中，适当参照图20。图20是说明图19所示构造的相变存储器装置在批量生产上的缺陷点(本发明的发明人的研究结果)的器件截面图。图20中，对与图19相同的部分附加相同的参照符号。
如上所述，在以往的相变存储器装置中，作为常识，采用由上下电极夹持相变层(例如GST膜)的构造。即，在相变层的上下存在电极，这意味着在相变层的相变区域上必然存在上部电极。在此，上部电极(由钨等金属构成的上部金属层)也具有散热性，所以以往的相变存储器装置可视为是在相变区域的正上方形成了散热片的构造。
如上所述，由于硫族化物半导体层的相变利用流过电流来产生的焦耳热来实现，所以焦耳热经上部电极(上部金属层)散热，导致热效率下降，不好。
这种热效率下降在试制单个相变存储器元件或集成度低的相变存储器LSI的阶段，基本上不成问题，但在利用细微化工艺、实际上批量生产高集成度的相变存储器元件的阶段，成为大问题。
即，为了大容量化相变存储器元件，需要减小存储器单元的尺寸，因此，复位电流(使相变层从结晶状态恢复到非晶状态的电流)的降低成为重要的课题。在相变层上预先层叠金属层，该上部金属层用作散热片作用的构造，使写入时(尤其是复位时)的热效率降低，成为阻碍复位电流的电流量降低的主要原因。因此，不能实现大规模的相变存储器LSI。
即，由于在相变区域(图20的粗虚线包围的区域X)正上方存在用作散热片作用的上部金属层(图20的参照符号83)，所以产生热效率下降的缺陷(图20所示的问题(1))。
另外，由于上部金属层(图20的参照符号83)具有规定厚度，所以热也从上部金属的侧面部分释放。因此，为了尽可能抑制从上部金属层的散热，考虑薄膜化上部金属层。但是，若薄膜化上部金属层，则这次截面积变小，布线电阻变高，导致电路特性恶化(图20所示的问题(2))。
另外，上部金属层(图20的参照符号83)起到作为在层间绝缘膜中开口接触孔(图20的参照符号87)时的蚀刻停止器的作用，防止基底的相变层(例如GST膜：图20的参照符号82)露出。因此，若薄膜化上部金属层(图20的参照符号83)，则当通过蚀刻在层间绝缘膜中形成接触孔(图20的参照符号87)时，会穿通上部金属层，相变层(例如GST)露出，存在相变层的成分挥发后产生线污染的危险性(图20所示的问题(3))。
另外，若相变层(例如GST：图20的参照符号82)的一部分露出，则由于之后实施的构成接触电极的金属层埋入时的热处理，产生相变层的成分升华、消失的问题，并且，在接触孔内充满相变层的成分气体，形成接触电极用的金属气体不能充分到达接触孔内，担心产生埋入电极的生长不良(图20所示的问题(4))。
另外，如上所述，不认为相变层(图20的参照符号82)与层间绝缘膜(图20的参照符号79)的密接性好。因此，有时在两者之间夹入由极薄的钛(Ti)等金属膜构成的密接层(图20的参照符号81)。此时，从图20可知，由于密接层(Ti等)81接触相变层(例如GST)82的底面，所以两层的成分彼此结合，(例如Ti(钛)与Te(碲)结合)，相变层82与密接层81的接触面附近的组成变动，有时对相变层的改写特性产生坏影响(图20的问题(5))。
另外，在制造大规模LSI的情况下，共享制造工序、效率化LSI的制造是重要的。在此，着眼于图20所示的上部金属层(参照符号83)，上部金属层83以往仅用作存储器单元部的上部电极。在此，若也能将该上部金属层83用作外围电路(包含地址电路或脉冲提供电路、读出放大器电路等)中的布线或电极，则由于实现制造工艺的共用化，所以好。
但是，在图20所示构造的相变存储器元件中，上部金属层83必须设计成覆盖相变层(GST等)82的上面。即，上部金属层83与相变层(GST等)82构成一对，一体不可分。因此，仅上部金属层83用于形成外围电路中的布线或电极。因此，在外围电路中形成布线或电极的情况下，除存储器单元部中的金属层的成膜或加工工序外，还需要重新追加金属层的成膜或加工工序，不能实现制造工艺的简化(图20的问题(6))。
这样，以往构造的相变存储器装置存在如下问题：对大规模的相变存储器LSI的批量生产造成坏影响的多个问题(即由于从上部金属层散热导致热效率降低(问题(1))，电阻值会伴随上部金属的薄膜化而上升(问题(2))，接触孔形成时，由于上部金属层的穿通而使相变层露出，产生线污染或相变层部分消失(问题(3))，埋入电极的生长不好的问题(问题(4))，密接层与相变层的成分彼此结合引起组成变动(问题(5))，以及不能将上部金属层也用作外围电路的布线等(问题(6))。因此，期望确立大规模相变存储器LSI的批量生产技术。
本发明基于本发明人做出的上述研究结果做出。通过本发明，可实现具有写入时(尤其是复位时)热效率高的构造的相变存储器装置，另外，可消除上述各问题，批量生产大规模相变存储器LSI。
下面，参照附图具体说明本发明的实施方式。
(第1实施方式)
图1是表示本发明的相变存储器LSI(包含相变存储器元件与外围电路)的一例的主要部分构造的器件截面图。
图1中，区域100是存储器单元区域，区域101是外围电路区域。存储器单元区域100是形成多个由相变存储器元件与MOS晶体管构成的存储器单元的区域。另外，外围电路区域101是形成地址电路、脉冲提供电路、读出放大器电路等的区域。
在存储器单元区域100中，在p型半导体基板102上，形成n型层103、104(具体而言为源极层103、漏极层104)，在栅极绝缘膜91上，设置有由掺杂多晶硅等构成的栅极电极105(连接于字线W上)。
参照符号106、110表示层间绝缘膜。在构成MOS晶体管的n型层103上，预先连接贯穿层间绝缘膜106的埋入电极107及第1层金属层(例如由钨(W))构成的第1层电极109，将该第1层电极109连接于地线G上。在以下的说明中，有时将第1层电极109称为第1层金属层。
另外，在构成MOS晶体管的n型层104上，连接贯穿层间绝缘膜106的埋入电极108，在该埋入电极108上连接有贯穿层间绝缘膜110的加热器电极111。
在层间绝缘膜110上，预先形成绝缘膜(CVD-SiO2膜)112，图案化该绝缘膜112，设置开口部，使加热器电极111的上面露出。
另外，在绝缘膜112上，设置有由钨(W))构成的主电极材料层113a、和由钛(Ti)114a构成的密接层所构成的引出电极层。该引出电极层(113a、114a)被加工成规定图案形状。
密接层114a不是必需的构成要素，但通过设置该密接层114a，使相变层115与引出电极层(113a、114a)的密接性提高，可确实消除相变层的剥离问题。在下面的说明中，有时也将引出电极层(113a、114a)称为第2层金属层。
另外，引出电极层(113a、114a：第2层金属层)形成于存储器单元部100中，并图案化时，在外围电路区域101中也形成第2层金属层(113b、114b)，由此，在外围电路区域101中形成电极层或布线层。即，同时形成存储器单元区域100中的引出电极(113a、114a)和外围电路区域101中的电极或布线(113b、114b)，由此，实现制造工序的共用化。这种制造工序的共用化成为可能是由于在本发明的相变存储器元件的情况下，在制造工艺上，引出电极层(113a、114a：第2层金属层)独立于相变层(GST)115的原因。
在绝缘膜112上，形成有由GST构成的规定图案的相变层115。该相变层(GST)115，以覆盖绝缘膜112的开口部上(即局部露出的加热器电极111与层间绝缘膜110)、并且具有与引出电极层(113a、114a)部分重合的方式形成。
图中，粗虚线包围示出的区域X是产生焦耳焦引起的相变的区域(相变区域)。另外，同样由粗虚线包围的区域Y示出相变层(GST)115与加热器电极111的接触面。为了使电流密度增大，使焦耳热有效产生，需要缩小相变层(GST)115与加热器电极111的接触面的面积。因此，相变层(GST)115不是接触加热器电极111的上面整个面，而仅接触一部分。
在此，应关注的一点在于，由于在相变区域X的正上方，不像以往那样存在用作散热片的上部电极，所以相变处理中的热效率提高。
另外，应关注的另一点在于，引出电极层(113a、114a：第2层金属层)的端部，沿水平方向仅离开加热器111与相变层115的接触面(Y)的端部“H”来形成。绝缘膜112的加工部分的截面形状为斜面状，两者自动离开该斜面仅沿水平方向突出的距离(H)而形成。即，自整合地确定两者的相对位置，由此，可高精度定位(这点在后面说明制造工艺时详细描述)。
在相变层115上，预先设置层间绝缘膜117，在该层间绝缘膜117的脱离加热器电极111正上方的部位设置有接触孔。另外，经接触孔，接触电极(由埋入电极116与第3层金属层118构成)直接连接于引出电极层(113a、114a)。在此，应关注的一点在于在接触电极(116、118)的正下方不存在相变层(GST)115，根本不产生以往的相变层(GST)115的成分升华、消失等问题。
根据图1所示构造的相变存储器元件，消除全部图20所示的以往相变存储器元件的(1)～(6)的问题，可实现具有热效率高、适于大规模化的基本构造的相变存储器元件。
即，在图1的相变存储器元件中，由于在相变层115的相变区域(X)的正上方不存在用作散热片作用的电极，所以不象以往那样、由电流产生的焦耳热经电极散热，改善相变处理中的热效率。因此，可降低复位电流，可缩小存储器单元的尺寸。
另外，由于不存在以往构造那样的上部电极，所以其膜厚不成问题，在本发明的相变存储器元件中，由于可毫无问题地形成具有足够厚度的引出电极层(113a、114a)，所以可降低布线电阻。
另外，由于在接触电极(116、118)的正下方不存在由GST构成的相变层115，所以根本不产生接触孔开口时的伴随相变层露出的污染、其部分升华、消失的问题、产生接触孔的埋入不好的问题。
另外，相变层115的底面预先与引出电极层(113a、114a：第2层金属层)接触，与相变层与绝缘膜接触的以往构造相比，密接性提高。这点从提高相变存储器元件的可靠性观点看有利。
即便为了提高密接性而在引出电极层(113a、114a)上形成由钛(Ti)等薄膜构成的密接层114a，在本发明的相变存储器元件中，由于密接层与产生相变的区域的相变层不接触，所以不产生像以往那样、在相变产生的区域中两者的成分结合后产生组成变动的问题，因此，不影响改写特性。
另外，图1的相变存储器元件通过变更引出电极层(113a、114a)的图案，可自由变更接触电极(116、118)的形成位置，提高布局设计的自由度。
这样，图1的相变存储器元件的热效率高，消除所有以往构造中担心的、构造上或制造工艺上的问题，可共用制造工序，具有布局设计上的自由度也高的多个优点。因此，可稳定地批量生产大规模的相变存储器LSI。
另外，图1的相变存储器元件，可以仅利用硅类LSI的基本制造工艺技术来制造，所以容易批量生产。
另外，在图1的相变存储器元件中，引出电极层(113a、114a)是在制造工艺上独立于相变层115的存在，因此，当在存储器单元区域100中形成引出电极层(113a、114a)时，可同时在外围电路区域(101)中形成电极或布线(113b、114b)。从而，可共用制造工艺。由此，容易制造大规模相变存储器LSI。
另外，通过使用共同的掩模，连续地图案化引出电极层(113a、114a)与绝缘膜112，将绝缘膜112的加工截面形成斜面状，从而也可通过自整合来进行加热器电极111与引出电极(113a、114a)的端部的适当定位，容易制造微小的相变存储器元件。
(第2实施方式)
在本实施方式中，具体说明使用具有图1所示的基本构造的相变存储器元件的、大规模LSI的电路构成、布局配置以及器件的制造过程。
图2是表示本发明的相变存储器LSI的一例的整体电路构成的图。
如图所示，在相变存储器LSI的中央部，配置有将由元件选择用的MOS晶体管(M)、和本发明的相变存储器元件(图中描绘为等效电阻R)构成的存储器单元配置成矩阵状的存储器单元部。
图中，G1～G3是地线，W1～W4是字线，B1～B3是位线。X解码器120、121与Y解码器122、123构成地址电路。X解码器120、121驱动字线W1-W4。Y解码器122、123驱动位线B1～B3。
控制电路124统一控制相变存储器LSI的动作。该控制电路124向Y解码器122、123、X解码器120、121的每一个分别提供控制信号S5～S8，单独控制各解码器(120～123)的动作。
脉冲生成电路125根据来自控制电路124的控制信号S10，生成各种脉冲信号(置位脉冲、复位脉冲、读取脉冲)S20，提供给Y解码器122、123。
图2中，A10a、A10b是构成读出电路的运算放大器。R10a、R10b是用于将电流I(图2中用粗实线的箭头表示)变换为电压的电流/电压变换电阻。另外，Vref是基准电压，Vout1、Vout2是相变存储器LSI的检测信号(读出信号)。
图3是表示图2所示的相变存储器LSI的、在存储器单元区域中的元件或布线的布局配置之一例、和在外围电路区域中的元件或布线的布局配置之一例的平面图。
图3中，用粗实线包围的区域F是字段区域(元件形成区域)。另外，在存储器单元区域中，沿纵向布线的4条布线(DP)，分别是构成字线(W1～W4)的(并且兼作MOS晶体管的栅极电极的)掺杂多晶硅层。
同样，图3中，沿左右布线的2条布线(用细实线表示)AL1表示构成地线(G1、G2)的第1层金属层。
GST表示构成相变层的GST膜(相当于图1的参照符号115)。
另外，AL2(用粗虚线表示的区域)表示构成引出布线层(图1的113a、113b)或外围电路区域中的布线或电极(图1的113b、114b)的第2层金属布线。
另外，C1表示地线(G1(AL1)、G2(AL2))与硅基板表面的接触区域(接地接触)。
另外，存储器单元区域中的H1、H2是相当于加热器电极(图1的参照符号111)的上面的区域。同样，Q表示设置在绝缘膜(图1的参照符号112)中的、使加热器电极(图1的参照符号111)的上面一部分露出的开口区域。即，在开口部Q的端部，GST与加热器电极(图1的111)的上面一部分接触。
另外，图3的外围区域附近记载的CN1-CN3分别表示基板与第1层金属层的接触区域、第1层金属层与第2层金属层的接触区域、和第2层金属层与第3层金属层的接触区域。
另外，AL3(用粗点划线表示)表示第3层金属布线(相当于图1的参照符号18)。
下面，参照图4～图17来说明图3所示的相变存储器LSI的主要制造工序。
图4～图17分别是沿图3的A-A’线的每个主要制造工序的器件的截面图。
图4中，在p型硅基板202中，形成浅的沟槽电离(shallow trenchisolation)(图中表述为STI)，形成NMOS晶体管的构成要素。
即，形成n型扩散层204a、204b、栅极绝缘膜206，并且，形成有由掺杂多晶硅构成的栅极电极(相当于图3中的构成字线W的布线层DP)208。参照符号212、214表示埋入层间绝缘膜210中的埋入电极(图3中相当于H1、H2的位置)。
参照符号218表示埋入贯穿层间绝缘膜210、216所形成的接触孔(CN1：参照图3)内的埋入电极。
埋入电极212、214例如由掺杂多晶硅构成。另外，埋入电极218例如由钨(W)构成。层间绝缘膜210是BPSG膜(硼硅酸盐玻璃膜)，其膜厚为500nm左右，同样，层间绝缘膜216是P-TEOS(等离子体四乙基原硅酸盐)氧化膜，其膜厚为100nm左右。
图5中，形成第1层金属层(相当于图3的AL1)220a、220b。第1层金属层例如由钨(W)构成。
图6中，在第1层金属层220a、220b上形成作为层间绝缘膜的HDP氧化膜(等离子体氧化膜)222。另外，形成使存储器单元区域的埋入电极212、214的上面的一部分露出的接触孔224a、224b。
图7中，利用CVD法沉积钨(W)层226。
图8中，利用CMP(chemical mechanical polishing化学机械研磨)法来平坦化钨(W)层。由此，形成埋入电极228、230。
图9中，形成层间绝缘膜(例如HDP(high-density plasma高密度等离子体)氧化膜)232，在该层间绝缘膜232的一部分中，形成使埋入电极228、230的上面露出的通孔(接触孔)234、236。
图10中，利用CVD法，沉积氮化钛(TiN)层238。
图11中，利用CMP法平坦化氮化钛(TiN)层238。由此，形成加热器电极240、242(相当于图1的加热器电极111、图3的H1、H2)。
图12中，在加热器电极240、242上，利用等离子体CVD法，形成氧化膜246。氧化膜246的膜厚为50nm左右。该氧化膜246相当于图1的绝缘膜112。
下面，形成贯穿氧化膜246、层间绝缘膜232、222的接触孔248(相当于图3的CN2)。
图13中，形成作为第2层金属层(AL2：参照图3)的引出电极层(由构成主电极层的钨(W)层252)与由钛(Ti)构成的密接层256构成)。
钨(W)层252的厚度为50nm左右。另外，作为密接层的钛(Ti)层的厚度为1nm左右。该引出电极层(252、256)相当于图1的引出电极层(113a、114a)。之后，在该引出电极层(252、256)上形成抗蚀剂掩模254。
图14中，使用共同的掩模(未图示)，利用干蚀刻，连续地蚀刻引出电极层(252、256)。由此，在存储器单元区域(图14左侧的区域)形成开口部Q(参照图3)。
在此应关注的是氧化膜246加工后的截面为倾斜状(锥形状)。图14中，氧化膜246的加工端面的斜面部分表述为TP。由此，加工后的引出电极层(252、256)的端部与加热器电极242的露出面的端部，沿水平方向自动离开仅“H”。下面，具体说明这点。
加热器电极(240、242)的位置与加工后的引出电极层(252、256)的端部的相对位置关系非常重要。即，引出电极层(252、256)不阻碍加热器电极(240、242)与相变层(GST)258的良好接触。另一方面，若引出电极层(252、256)的端部离加热器电极(240、242)与相变层(GST)258的接触面附近太远，则不利于缩小存储器单元尺寸。因此，在本发明的相变存储器LSI的制造方法中，采样自动确定加热器电极与引出电极的端部的相对位置的所谓基于自整合的定位技术。
即，当图案化埋入加热器电极(240、242)的层间绝缘层232上的绝缘膜246时，利用共同的掩模(图13的参照符号254)，连续地蚀刻引出电极层(240、242)与绝缘膜246。
此时，由于引出电极层(252、256)的蚀刻速度高，所以引出电极层(252、256)的加工部位的截面大致垂直。
另一方面，由于绝缘膜246的蚀刻速度低，所以在蚀刻正中，同时进行绝缘膜的再生长，绝缘膜的加工部位截面变为锥形(斜面)状。从而，加热器电极与相变层的接触面的端部，仅距引出电极层(252、256)的端部为绝缘膜246的加工端面变为斜面状后沿水平方向突出的距离“H”后形成。因此，自动确定引出电极层(252、256)的端部、与加热器电极(228、230)和相变层(258)的接触面的相对位置关系，不产生定位上的问题，容易制造微小的相变存储器元件。
另外，在图14的工序中，应关注的另一点在于在外围电路区域(图14右侧的区域)中也布线引出电极层的材料(252、256)，由此，形成了要连接于埋入电极250上的电极(或布线)。
即，在本发明的相变存储器元件中，引出电极层(252、256)在制造工艺上与相变层(GST)258独立存在，因此，当在存储器单元区域中形成引出电极层时，可在外围电路区域中同时形成电极或布线。由此，可共用制造工艺，容易制造大规模相变存储器LSI。
图15中，在半导体基板的整个面上，使用溅射法，沉积例如100nm左右的相变层(GST)258。之后，在该相变层(GST)258上，形成加工用掩模260。
图16中，使用图15的加工用掩模260，图案化相变层(GST)258。之后，去除加工用掩模260。
图17中，形成层间绝缘膜260，在该层间绝缘膜260的一部分中形成接触孔CN3(参照图3)。之后，在接触孔CN3内，形成埋入电极262、264，之后，形成作为第3层金属层(AL3：参照图3)的由钨(W)构成的电极266、268。图17表示沿图3的A-A’线的截面构造。
以上，参照实施例说明了本发明，但本发明不限于此，在本发明的技术思想的范围内，可进行各种变形、应用。
在上述说明中，采用了从端子P提供置位脉冲S1/复位脉冲S2的电路方式，但作为电路方式，也可以是图18所示的电路方式。即，作为相变存储器LSI的电路方式，也可采用使尺寸不同的晶体管选择地导通后引导电流、而非输入波形不同的脉冲的方式。
图18是表示相变存储器元件的电路方式之一实例的电路图。
图18中，电阻R1是与相变存储器元件等效的电阻，端子P连接于VDD(电源电位)。M1～M3是调整了尺寸后的MOS晶体管，P1、P2、P3分别是置位脉冲用端子、复位脉冲用端子和读取脉冲用端子。
利用P1～P3分别选择使MOS晶体管M1～M3哪个导通，同时，控制MOS晶体管M1～M3的导通时间。由此，可实现设置、复位、及读取的各动作。
另外，也可以使用双极晶体管、接合二极管、肖脱基势垒二极管等开关元件来代替构成存储器单元的MOS晶体管。作为相变层，也可作用硫族化物半导体以外的材料。另外，引出电极层也可用作存储器区域中的布线层。
如上所述，根据本发明，提供一种代替以往的常识上基本构造(由上下电极夹持相变层的构造)的、相变存储器装置的新的基板构造(在相变层的上侧不存在电极，热效率高的基本构造)。
即，在本发明的相变存储器装置中，由于在相变层的相变区域的正上方不存在用作散热片的电极，所以不会像以往那样经电极散热由电流产生的焦耳热，改善相变处理中的热效率。因此，可降低复位电流，缩小存储器单元尺寸。
另外，由于不存在以往构造那样的上部电极，所以其膜厚不成问题。即，在本发明的相变存储器元件中，由于可毫无问题地形成具有足够厚度的引出电极层，所以可降低布线电阻。
另外，由于在接触电极的正下方不存在GST等相变层，所以不产生接触孔开口时的伴随相变层露出的污染、其一部分升华、消失的问题、产生接触孔的埋入不好的问题。
另外，在本发明的相变存储器装置中，相变层的底面预先与引出电极层(金属层)接触，与相变层与绝缘膜接触的以往构造相比，密接性提高。
另外，即便为了提高密接性而在引出电极层上形成由钛(Ti)等薄膜构成的密接层，也由于该密接层不与产生相变的区域的相变层接触，所以不会产生以往那样在产生相变的区域中、两者的成分结合而产生组成变动的问题，因此，不影响改写特性。另一方面，就相变层的与密接层接触的部分(即相变的区域以外)而言，通过在后工序的热处理等，两者的成分结合，实质上产生组成变动，由此，两者的密接性提高。因此，根据本发明，不会对相变元件的改写特性造成任何坏影响，可确实消除相变层的剥离的问题。
另外，本发明的相变存储器装置通过变更引出电极层的图案，可自由变更接触电极的形成位置，布局设计的自由度提高。
另外，本发明的相变存储器装置的热效率高，完全消除了以往构造中担心的制造工艺上的问题，可共用制造工序，布局设计上的自由度也高。因此，可稳定批量生产大规模的相变存储器LSI，以硅类LSI的基本制造工艺技术为基础，完全不需要特殊的工序。从而，可合理地、容易地批量生产本发明的相变存储器装置。
另外，在本发明的相变存储器装置的制造方法中，通过使用共同的掩模，连续地图案化引出电极层与绝缘层，将绝缘膜的加工截面设为斜面状，从而可通过自整合来执行加热器电极与引出电极端部的适当定位，因此，可正确定位存储器单元的构成要素，容易制造微小的相变存储器元件。
另外，在本发明的相变存储器装置的制造方法中，引出电极层(钨(W)等金属层)在制造工艺上与相变层独立存在，因此，当在存储器单元中形成引出电极层时，可在外围电路中同时形成电极或布线，可共享制造工艺。从而，容易制造大规模的相变存储器LSI。
通过本发明，可实现具有热效率高的构造之相变存储器装置，另外，可消除伴随相变存储器的LSI化的各问题，可批量生产大规模的相变存储器LSI。
本发明实现具有热效率高的构造之相变存储器元件，另外，达到可批量生产大规模的相变存储器LSI的效果，因此，可用作相变存储器装置、相变存储器装置的制造方法而有用。
本专利申请基于2005年9月12日申请的日本专利2005-264484号，其全部内容包含于本说明书中。

Claims (12)

1.一种相变存储器装置，具有：
第一层间绝缘层，其具有上表面；
加热器电极，其被埋入形成在所述第一层间绝缘层中，所述加热器电极具有顶部表面，该顶部表面与所述第一层间绝缘层的所述上表面基本上共面；
第二绝缘层，被形成为覆盖所述第一层间绝缘层的所述上表面和所述加热器电极的所述顶部表面，所述第二绝缘层包括使所述加热器电极的所述顶部表面的一部分露出的开口部，所述加热器电极的所述顶部表面的剩余部分被保持为由所述第二绝缘层覆盖；
引出电极，其被以规定图案形状形成在所述第二绝缘层上，所述引出电极由此包括在所述第二绝缘层之一侧的第一表面和与所述第一表面相对的第二表面；和
相变层，其被形成为通过所述开口部与所述加热器电极的所述一部分相接触，所述相变层是在所述引出电极的所述第二表面的一部分上相接触以与引出电极层部分重合的方式形成的，并通过所述第二绝缘层与所述加热器电极的所述顶部表面的所述剩余部分分离。
2.根据权利要求1所述的相变存储器装置，其中：
与加热器电极的所述顶部表面的所述一部分一起，所述开口部还使所述第一层间绝缘层的所述上表面的一部分露出，以及所述相变层与所述第一层间绝缘层的所述上表面的和所述加热器电极的所述顶部表面的各自部分相接触。
3.根据权利要求1所述的相变存储器装置，其中：
所述第二绝缘层的所述开口部的截面形状为斜面状。
4.根据权利要求3所述的相变存储器装置，其中：
所述引出电极在其周边边缘处终结，该周边边缘基本上与所述第二绝缘层的所述开口部的上边缘对齐，以及所述相变层还与所述引出电极的所述周边边缘相接触。
5.根据权利要求4所述的相变存储器装置，其中：
所述第二绝缘层包括用于连接所述开口部的上边缘和所述开口部的下边缘的倾斜侧表面。
6.根据权利要求1到5中任一项所述的相变存储器装置，其中：
具有包含连接于所述加热器电极上的绝缘栅极型场效应晶体管、双极晶体管或二极管之任一种的存储器元件；和
包含地址选择电路的外围电路。
7.一种相变存储器装置的制造方法，包含：
第1工序，在形成于层间绝缘膜中的通孔中，埋入导电材料，形成加热器电极；
第2工序，在所述层间绝缘膜上形成绝缘膜，在该绝缘膜上形成引出电极层，利用共同的掩模，连续地图案化所述引出电极层和所述绝缘膜，使所述加热器电极之上面的至少一部分以及所述层间绝缘膜的一部分露出；
第3工序，形成相变层，以覆盖所述引出电极层上、所述露出的加热器电极上以及所述绝缘膜上；
第4工序，图案化所述相变层，以在所述加热器电极的附近，所述相变层与所述引出电极层的一部分重合接触，并且，在脱离该重合接触的部分的部位，所述引出电极层露出；和
第5工序，在所述相变层上和所述引出电极层上形成层间绝缘膜，在该层间绝缘膜中形成到达所述引出电极层露出的所述部位的通孔，并形成经该通孔直接接触所述引出电极的接触电极。
8.根据权利要求7所述的相变存储器装置的制造方法，其中：
在所述第2工序中，在连续图案化所述引出电极层与所述绝缘膜的情况下，由于双方的蚀刻速度差，图案化成的所述引出电极层的截面大致垂直，另一方面，图案化成的所述绝缘膜的截面为倾斜形状，由此，自动实现使所述引出电极层的端部位于脱离所述相变层与所述加热器电极的接触部分正上方的部位。
9.根据权利要求7所述的相变存储器装置的制造方法，其中：
经过主电极层的形成工序、和在该主电极层上形成使与所述相变层的密接性提高的密接层的工序，形成所述引出电极层。
10.根据权利要求7所述的相变存储器装置的制造方法，其中：
在所述第2工序中，形成于存储器单元区域中、使所述加热器电极的上面的至少一部分以及所述层间绝缘膜的一部分露出的开口图案，跨跃邻接的两个所述加热器电极。
11.根据权利要求7所述的相变存储器装置的制造方法，其中：
在所述第1～第5工序之前，形成电连接于加热器层上的绝缘栅极型场效应晶体管、双极晶体管或二极管之任一种。
12.根据权利要求7所述的相变存储器装置的制造方法，其中：
在所述第2工序中，不仅在形成存储器单元的区域中，还在外围电路的形成区域中，形成所述绝缘膜与引出电极层，之后，在连续图案化所述引出电极层与所述绝缘膜时，在所述外围电路的形成区域中也进行图案化，从而，在外围电路的形成区域中也形成具有规定图案的电极层或绝缘层。
CN2006101290736A 2005-09-12 2006-09-08 相变存储器装置及其制造方法 Active CN1933208B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005264484 2005-09-12
JP2005264484A JP4817410B2 (ja) 2005-09-12 2005-09-12 相変化メモリ素子およびその製造方法
JP2005-264484 2005-09-12

Publications (2)

Publication Number Publication Date
CN1933208A CN1933208A (zh) 2007-03-21
CN1933208B true CN1933208B (zh) 2012-06-27

Family

ID=37878913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101290736A Active CN1933208B (zh) 2005-09-12 2006-09-08 相变存储器装置及其制造方法

Country Status (3)

Country Link
US (1) US7728321B2 (zh)
JP (1) JP4817410B2 (zh)
CN (1) CN1933208B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671356B2 (en) * 2005-11-03 2010-03-02 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
TWI305678B (en) * 2006-08-14 2009-01-21 Ind Tech Res Inst Phase-change memory and fabricating method thereof
US7638357B2 (en) * 2006-08-25 2009-12-29 Micron Technology, Inc. Programmable resistance memory devices and systems using the same and methods of forming the same
KR100967675B1 (ko) * 2006-11-16 2010-07-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100876767B1 (ko) 2007-09-06 2009-01-07 주식회사 하이닉스반도체 상 변화 메모리 장치의 형성 방법
US8043888B2 (en) 2008-01-18 2011-10-25 Freescale Semiconductor, Inc. Phase change memory cell with heater and method therefor
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
US7888165B2 (en) 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
US7834342B2 (en) 2008-09-04 2010-11-16 Micron Technology, Inc. Phase change material and methods of forming the phase change material
JP2010087007A (ja) * 2008-09-29 2010-04-15 Elpida Memory Inc 相変化メモリ装置及びその製造方法
US8193522B2 (en) 2009-04-09 2012-06-05 Qualcomm Incorporated Diamond type quad-resistor cells of PRAM
US8470635B2 (en) * 2009-11-30 2013-06-25 Micron Technology, Inc. Keyhole-free sloped heater for phase change memory
KR101038997B1 (ko) * 2009-12-22 2011-06-03 주식회사 하이닉스반도체 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
US8188897B2 (en) 2010-10-29 2012-05-29 Hewlett-Packard Development Company, L.P. Analog to digital converter
US8361833B2 (en) * 2010-11-22 2013-01-29 Micron Technology, Inc. Upwardly tapering heaters for phase change memories
KR101934783B1 (ko) 2012-07-02 2019-01-03 삼성전자주식회사 상변화 메모리 장치의 제조 방법
CN102810637A (zh) * 2012-09-13 2012-12-05 中国科学院上海微系统与信息技术研究所 用于替代dram及flash的相变存储单元及其制作方法
CN109786550B (zh) 2019-03-18 2024-04-05 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1650443A (zh) * 2002-08-21 2005-08-03 奥翁尼克斯公司 对于可编程器件使用原子层沉积
US20060043355A1 (en) * 2004-09-02 2006-03-02 Kyung-Chang Ryoo PRAMS having phase-change layer pattern with electrode contact area and methods of forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US6670628B2 (en) 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
KR100504700B1 (ko) * 2003-06-04 2005-08-03 삼성전자주식회사 고집적 상변환 램
JP2005150243A (ja) * 2003-11-12 2005-06-09 Toshiba Corp 相転移メモリ
KR100568109B1 (ko) 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100533958B1 (ko) * 2004-01-05 2005-12-06 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1650443A (zh) * 2002-08-21 2005-08-03 奥翁尼克斯公司 对于可编程器件使用原子层沉积
US20060043355A1 (en) * 2004-09-02 2006-03-02 Kyung-Chang Ryoo PRAMS having phase-change layer pattern with electrode contact area and methods of forming the same

Also Published As

Publication number Publication date
CN1933208A (zh) 2007-03-21
US7728321B2 (en) 2010-06-01
US20070069249A1 (en) 2007-03-29
JP4817410B2 (ja) 2011-11-16
JP2007080978A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
CN1933208B (zh) 相变存储器装置及其制造方法
US7227171B2 (en) Small area contact region, high efficiency phase change memory cell and fabrication method thereof
CN101840928B (zh) 带有自对准存储元件的多晶硅柱双极晶体管
US7964862B2 (en) Phase change memory devices and methods for manufacturing the same
US8089059B2 (en) Programmable resistance memory element
CN100456512C (zh) 相变存储器件及其形成方法
CN100578804C (zh) 相变存储器件及其制造方法
CN101026178B (zh) 热效率下降最小化的相变存储器件及其制造方法
US9847479B2 (en) Phase change memory element
US7804086B2 (en) Phase change memory device having decreased contact resistance of heater and method for manufacturing the same
US7700996B2 (en) Tunable antifuse elements
CN101005093B (zh) 相变存储器件及制造相变存储器件的方法
US20080185575A1 (en) Manufacture method of multilevel phase-change memory and operating method thereof
US20060097341A1 (en) Forming phase change memory cell with microtrenches
CN101488502A (zh) 非易失性半导体存储装置
CN101814521A (zh) 相变化存储器的多晶硅栓塞双极性晶体管及其制造方法
TW200305273A (en) Memory structures
US8053750B2 (en) Phase change memory device having heat sinks formed under heaters and method for manufacturing the same
US7919767B2 (en) Semiconductor memory device and fabrication method thereof
JP4257352B2 (ja) 半導体記憶装置及び半導体記憶装置の製造方法
JP2008078183A (ja) 相変化メモリ装置および相変化メモリ装置の製造方法
WO2020181410A1 (zh) 1t1r阻变式存储器及其制作方法、晶体管和设备
US20060270102A1 (en) Phase change RAM device and method for fabricating the same
CN101783357B (zh) 具有单晶硅在硅化物上的集成电路组件及其制造方法
US9570681B2 (en) Resistive random access memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.

Effective date: 20140512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140512

Address after: Idaho

Patentee after: Micron Technology, Inc.

Address before: Tokyo, Japan

Patentee before: Elpida Memory Inc.