CN1909418B

CN1909418B - 通用无线接口的时钟分配装置及实现速率切换的方法

Info

Publication number: CN1909418B
Application number: CN200610103986A
Authority: CN
Inventors: 兰鹏; 王道威; 王学普; 裘云; 李金宝
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2006-08-01
Filing date: 2006-08-01
Publication date: 2010-05-12
Anticipated expiration: 2026-08-01
Also published as: CN1909418A

Abstract

本发明提出了用时钟在线切换的方式在通用无线接口(CPRI)中实现不同速率切换方案，即提供了通用无线接口的时钟分配装置及实现速率切换的方法，本发明主要包括时钟在线切换支持不同CPRI速率方式以及一些具体实现电路，其中具体实现电路主要包括产生高质量参考时钟的压控晶振，时钟电平转换电路、驱动模块、时钟分频或选择模块、以及速率自适应协商机制模块；本发明使得基于通用无线接口的通信过程中可以在通用无线接口上实现不同接口速率之间的切换处理，从而为应用该通用无线接口进行数据传输的收发设备之间提供了灵活地速率选择功能，进而有效提高了网络配置的灵活性，以及网络系统的兼容性。

Description

通用无线接口的时钟分配装置及实现速率切换的方法

技术领域

本发明涉及通信技术领域，尤其涉及一种接口速率适配处理技术领域。

背景技术

CPRI是一种用于在REC(无线设备控制器)和RE(无线设备)之间传输数据的通用无线接口协议。

CPRI主要为WCDMA(宽带码分多址)基站中的无线设备控制部分和射频设备之间开放接口。支持CPRI接口可以使得用户能够更方便地将外设设备与主设备连接起来，从而实现与相关设备的互联互通。由于CPRI接口的开放性，使得可以加速创新周期，同时还可以降低运营商在成本上的投入，因此，CPRI接口将被广泛应用。

为了使接口设计以及实现更加灵活、有效，CPRI接口规范定义了三种接口速率：614.4Mbp/s、1228.8Mbp/s、2457.6Mbp/s。规范要求REC和RE之间传输数据速率至少支持其中一种速率。

基于CPRI接口的系统结构示意图如图1所示，在图1中，对于REC或RE来说，其无法实现在线同时支持CPRI接口定义的双速或全部接口速率，使得在具体应用过程中，必须针对某个接口速率分别配置专门的REC或RE。

在图1中，硬件需要提供给CPRI速率自适应协商机制模块一个与CPRI接口速率相匹配基准时钟，从而使CPRI接口工作在协议中指定三种速率之一。在所述的系统中，CPRI速率自适应协商机制模块在FPGA(现场可编程门阵列)中实现，其中选择FPGA或SERDES(并行转换器)器件能够满足需要支持的CPRI接口速率的范围。

按照CPRI接口规范，现有的时钟分配方案如图2和图3所示，其中：

图2提供了速率为2.5G的CPRI接口速率的时钟分配方案，具体的实现方案是将一路时钟信号经过锁相环及低通滤波处理后，再经过VCXO(压控晶振)产生频率为122.88MHz的基准频率，再经过电压转换及驱动处理后获得相应的时钟信号，进而通过FPGA或SERDES可以获得2.5G的接口速率。

图3提供了速率为1.5G的CPRI接口速率的时钟分配方案，具体的实现方案是将一路时钟信号经过锁相环及低通滤波处理后，再经过VCXO产生频率为61.44MHz的基准频率，再经过电压转换及驱动处理后获得相应的时钟信号，进而通过FPGA或SERDES可以获得1.5G的接口速率。

在上述时钟分配方案下，相应的实现原则是按照不同CPRI接口速率的配置，选用不同的VCXO产生相应的基准频率，进而在FPGA或SERDES获得不同的接口速率。

基于现有技术提供的CPRI接口，当支持固定接口速率的REC或RE需要通过CPRI接口与已有网络设备连接通信时，则可能由于连接的两端之间速率的不匹配导致无法实现无缝的连接。

同时，如果需要对REC或RE的CPRI接口的速率进行升级，即对CPRI接口速率进行改变，则对于对端的RE或REC也必须同时进行升级处理，导致改动量较大。

另外，在网络配置过程中，若采用接口速率固定的CPRI进行连接通信，则根本无法实现根据业务流量、类型进行灵活的配置，即在网络通信过程中无法满足不同速率的通信需求。

发明内容

本发明的目的是提供一种通用无线接口的时钟分配装置及实现速率切换的方法，从而可以在通用无线接口上实现不同接口速率之间的切换处理，从而提高了网络配置的灵活性，以及网络系统的兼容性。

本发明的目的是通过以下技术方案实现的：

本发明提供了一种通用无线接口的时钟分配装置，包括输入经过处理后的时钟信号的原压控晶振，以及与其依次连接的电压转换器、驱动模块及速率自适应协商机制模块，且所述时钟信号在输入所述原压控晶振前，还依次经过时钟驱动模块的驱动、锁相环的锁相及低通滤波器的低通滤波处理，且还包括：

产生不同速率参考时钟电路：连接于低通滤波器与速率自适应协商机制模块之间，用于对通路中的频率信号进行处理，并获得不同频率的时钟信号输出给速率自适应协商机制模块。

所述的产生不同速率参考时钟电路包括：

至少一组分频器和驱动模块，所述的分频器的输入端与电压转换模块的输出端连接，分频器的输出经驱动模块处理后输出不同频率的时钟信号；

第一选择处理模块，从不同频率的时钟信号中选择一路时钟信号输入速率自适应协商机制模块。

所述的第一选择处理模块设置于速率自适应协商机制模块中。

所述的产生不同速率参考时钟电路包括：

至少一个压控晶振，用于产生不同于原压控晶振的基准频率；

第二选择处理模块，通过针对基于用于产生不同基准频率的各压控晶振产生的不同频率信号进行选择控制，实现输出不同频率的时钟信号。

所述的产生不同速率参考时钟电路包括：

至少一个压控晶振，用于产生不同于原压控晶振的基准频率，与所述原压控晶振构成至少两个压控晶振；

第三选择处理模块，其输入与至少两个压控晶振连接，输出为从至少两个压控晶振输入的频率信号中选择出的一路频率信号，并将该一路频率信号传送至电压转换器。

所述的产生不同速率参考时钟电路包括：

至少一个电压转换器，用于对所述至少一个压控晶振输出的信号进行电压转换，并输出至第四选择处理模块；

第四选择处理模块，其输入与至少两个电压转换器连接，输出为从至少两个电压转换器输入的信号中选择出一路信号，并将其传送至驱动模块，所述至少两个电压转换器中包括所述至少一个电压转换器以及与原压控晶振相连的电压转换器。

所述的装置还包括：

时钟驱动模块，以及与之依次相连的锁相环及低通滤波器，输入时钟驱动模块的时钟信号依次经时钟驱动模块的驱动、锁相环的锁相及低通滤波器的低通滤波处理后输入压控晶振。

所述的时钟驱动模块的输入信号来源于时钟选择器，所述的时钟选择器从与其连接的主、备时钟信号中选择一路作为输出，传送到时钟驱动模块。

本发明还提供了一种基于通用无线接口通信中实现速率切换的方法，该方法应用的系统包括发送设备和接收设备，且所述的发送设备与接收设备之间通过通用无线接口连接通信，该方法包括：

A、根据发送设备和接收设备之间数据传输需求确定需要通用无线接口提供的指定的传输速率；

B、控制操作通用无线接口的时钟分配装置中的产生不同速率参考时钟电路使通用无线接口工作于所述指定的传输速率；

C、所述的发送设备和接收设备之间基于该工作于指定的传输速率的通用无线接口进行数据传输。

所述的步骤B包括：

控制操作所述产生不同速率参考时钟电路中的第一、第二、第三或第四选择处理模块选择获得指定频率的时钟信号，基于指定频率的时钟信号使所述通用无线接口工作于所述指定的传输速率。

所述的发送设备包括无线设备控制器和/或无线设备，与其对应，所述的接收设备包括无线设备和/或无线设备控制器。

由上述本发明提供的技术方案可以看出，本发明提供了新的通用无线接口的时钟分配装置，使得基于通用无线接口的通信过程中可以在通用无线接口上实现不同接口速率之间的切换处理，从而为应用该通用无线接口进行数据传输的收发设备之间提供了灵活地速率选择功能，进而有效提高了网络配置的灵活性，以及网络系统的兼容性。

因此，本发明的实现可以有效解决现有技术存在的无法在网络中实现根据业务流量、类型进行灵活的配置的问题，即在网络通信过程中可以应要求很好地满足不同速率的通信需求。

附图说明

图1为基于CPRI的系统应用结构示意图；

图2为现有技术中提供2.5G的CPRI接口速率的时钟分配方案示意图；

图3为现有技术中提供1.5G的CPRI接口速率的时钟分配方案示意图；

图4为本发明提供的双接口速率的时钟分配方案具体实现方式示意图一；

图5为本发明提供的双接口速率的时钟分配方案具体实现方式示意图二；

图6为本发明提供的双接口速率的时钟分配方案具体实现方式示意图三。

具体实施方式

本发明的主要目的是利用CPRI接口规范的自协商机制，提供一种新的CPRI时钟分配装置，从而使得CPRI可以灵活地根据需要选择相应的传输速率，以满足不同设备的速率需要，例如，在REC或RE上实现同时支持双速率或三速接口速率时钟在线切换等.

本发明提供的可以实现时钟在线切换的技术方案具体是为CPRI的速率自适应协商机制模块提供不同速率的基准时钟，如提供双速或三速的基准时钟，这样，便可以通过软件配置选择其中一路基准时钟作为CPRI接口基准时钟，从而使得CPRI可以提供不同的传输速率。

为对本发明有进一步的理解，下面将结合具体的应用实例对本发明提供的技术方案进行详细的描述。

本发明提供的通用无线接口的时钟分配装置，包括输入经过处理后的时钟信号的压控晶振，以及与其依次连接的电压转换器、驱动模块及速率自适应协商机制模块，并且，还包括产生不同速率参考时钟电路，该模块连接于低通滤波器与自适应协商机制模块之间，用于对通路中的频率信号进行处理，并获得不同频率的时钟信号输出给速率自适应协商机制模块。

根据所述产生不同速率参考时钟电路的实现方式的不同，本发明所述装置可以有多种具体实现结构，下面将分别进行说明。

本发明提供的第一个具体实施例如图4所示，在该实施例中，所述的产生不同速率参考时钟电路包括：

第一选择处理模块，从不同频率的时钟信号中选择一路输入速率自适应协商机制模块的时钟信号。

如图4所示，该实施例具体包括：

主备时钟驱动模块，输出主备两路时钟信号，在选择信号的控制下经时钟选择器选择输出一路时钟信号，主、备时钟信号的引入是为了提高系统的可靠性，避免因基准时钟信号的故障导致CPRI接口无法正常工作；

选择输出的一路基准时钟信号再次经时钟驱动模块处理后，再输出给锁相环PLL及低通滤波器LPF的锁相及低通滤波处理后，通过压控晶振产生一个低抖动的单板122.88MHz的全局时钟信号；

所述的全局时钟信号经过电压转换器进行转换处理，具体为经LVTTL(低电压晶体管对晶体管逻辑)到LVPECL(低电压正射极耦合逻辑)转换器将该全局时钟信号转换为LVPECL电平信号；

获得的LVPECL电平信号通过LVPECL驱动，即时钟驱动器送给FPGA(现场可编程门阵列)的高速接口作为输入速率自适应协商机制模块的时钟信号CLK32X0±；

同时，还利用分频器件将LVPECL电平的32倍钟信号进行二分频处理，然后，通过LVPECL驱动，即时钟驱动芯片处理后发送给FPGA的高速接口作为输入速率自适应协商机制模块的时钟信号CLK16X0±；

之后，设置于FPGA中的第一选择处理模块便可以从两路时钟信号中选择一路传送给速率自适应协商机制模块。

在图4所示的结构中，时钟通道各个器件抖动指标如表1所示：

表1

器件	抖动要求(p-p)
器件	抖动要求(p-p)	LVTTL to LVECL	7ps
LVPECL驱动	2.6ps	LVTTL to LVECL	7ps
LVPECL驱动	2.6ps	LVTTL驱动	20ps

而CPRI接口的基准时钟的抖动要求如表2所示：

表2

时钟信号	抖动要求(p-p)
时钟信号	抖动要求(p-p)	CLK16X0±	100ps
CLK32X0±	50ps	CLK16X0±	100ps

由上述表1和表2可以看出，表1所示的图4中各个器件的抖动指标均在表2所示的抖动要求范围之内，因此，图4所示结构中的时钟通道能够满足CPRI接口的FPGA的芯片输入时钟抖动的要求。

本发明提供的第二个具体实例中，所述装置的产生不同速率参考时钟电路包括：

至少一个压控晶振VCXO，用于产生不同于原压控晶振的基准频率，该压控晶振与装置结构中的原有压控晶振构成至少两个压控晶振，因而至少可以同时产生两种不同基准频率的信号；

基于上述第二个具体实施例的思想，在本发明提供的第三个具体实施例中，所述的产生不同速率参考时钟电路包括：

至少一个压控晶振，用于产生不同于原压控晶振的基准频率，该压控晶振与装置结构中的原有压控晶振构成至少两个压控晶振，因而至少可以同时产生两种不同基准频率的信号；

第三选择处理模块，其输入与至少两个压控晶振连接，输出为从至少两个压控晶振输入的频率信号中选择出的一路频率信号，并将该一路频率信号传送至电压转转换器。

该实施例的具体结构如图5所示，具体包括：

主备时钟驱动模块，输出主备两路时钟信号，在选择信号的控制下经时钟选择器选择输出一路时钟信号；

选择输出的一路基准时钟信号再次经时钟驱动模块处理后，再输出给锁相环PLL及低通滤波器LPF的锁相及低通滤波处理后输出给两个压控晶振；

由两个压控晶振分别产生一路低抖动的单板122.88MHz的全局时钟信号和一路61.44MHz的全局时钟信号；

所述的两路全局时钟信号经过第三选择处理模块Clock MuX选择一路输出，输出的信号经电压转换器进行转换处理，转换为LVPECL电平信号；

获得的LVPECL电平信号通过LVPECL驱动，即时钟驱动器送给FPGA的高速接口作为输入速率自适应协商机制模块的时钟信号CLK32X0±或CLK16X0±。

基于上述第二个具体实施例的思想，本发明还提供了第四个具体实施例，在该实例中，所述的产生不同速率参考时钟电路包括：

至少一个电压转换器，用于对相应的压控晶振输出的信号进行电压转换，并输出至第四选择处理模块；

第四选择处理模块，其输入与至少两个电压转换器连接，输出为从至少两个电压转换器输入的信号中选择出一路信号，并将其传送至驱动模块。

该实施例的具体实现如图6所示，具体包括：

所述的两路全局时钟信号分别经各自的电压转换器进行转换处理过输入第四选择处理模块Clock Mux，并由该模块选择一路输出；

将输出的信号通过LVPECL驱动，即时钟驱动器送给FPGA的高速接口作为输入速率自适应协商机制模块的时钟信号CLK32X0±或CLK16X0±。

本发明还提供了一种基于通用无线接口通信中实现速率切换的方法，该方法应用的系统包括发送设备和接收设备，且所述的发送设备与接收设备之间通过CPRI接口连接通信，所述的发送设备可以为REC或RE，所述的接收设备可以对应为RE或REC，即可以应用于如图1所示的结构中。

本发明提供的方法的具体处理过程包括：

(1)根据RE和REC之间数据传输需求确定需要CPRI接口提供的指定的传输速率；

(2)控制操作CPRI接口的时钟分配装置中的产生不同速率参考时钟电路，使通用无线接口工作于所述指定的传输速率；

该步骤(2)具体为：控制操作所述产生不同速率参考时钟电路中的第一、第二、第三或第四选择处理模块选择获得指定频率的时钟信号，基于指定频率的时钟信号使所述通用无线接口工作于所述指定的传输速率。

(3)所述的RE和REC之间基于该工作于指定的传输速率的通用无线接口进行数据传输。

从上述处理过程可以看出，本发明中，在基于CPRI接口连接的设备之间可以根据需要灵活地设置需要的传输速率，从而可以满足灵活地组网需求。

综上所述，本发明的实现有效提高了基于CPRI接口的网络配置的灵活性，保证了系统兼容性，为组网应用提供了极大地便利。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims

1.一种通用无线接口的时钟分配装置，包括输入经过处理后的时钟信号的原压控晶振，以及与其依次连接的电压转换器、驱动模块及速率自适应协商机制模块，且所述时钟信号在输入所述原压控晶振前，还依次经过时钟驱动模块的驱动、锁相环的锁相及低通滤波器的低通滤波处理，其特征在于，该装置还包括：

产生不同速率参考时钟电路：连接于低通滤波器与速率自适应协商机制模块之间，用于对通路中的频率信号进行处理，并获得不同频率的时钟信号输出给速率自适应协商机制模块，以便自适应协商机制模块选择其中一路基准时钟作为通用无线接口的基准时钟。

2.根据权利要求1所述的通用无线接口的时钟分配装置，其特征在于，所述的产生不同速率参考时钟电路包括：

3.根据权利要求2所述的通用无线接口的时钟分配装置，其特征在于，所述的第一选择处理模块设置于速率自适应协商机制模块中。

4.根据权利要求1所述的通用无线接口的时钟分配装置，其特征在于，所述的产生不同速率参考时钟电路包括：

5.根据权利要求1所述的通用无线接口的时钟分配装置，其特征在于，所述的产生不同速率参考时钟电路包括：

6.根据权利要求1所述的通用无线接口的时钟分配装置，其特征在于，所述的产生不同速率参考时钟电路包括：

7.根据权利要求1所述的通用无线接口的时钟分配装置，其特征在于，所述的时钟驱动模块的输入信号来源于时钟选择器，所述的时钟选择器从与其连接的主、备时钟信号中选择一路作为输出，传送到时钟驱动模块。

8.一种基于权利要求1至权利要求7任一项所述通用无线接口的时钟分配装置的通用无线接口通信中实现速率切换的方法，该方法应用的系统包括发送设备和接收设备，且所述的发送设备与接收设备之间通过通用无线接口连接通信，其特征在于，该方法包括：

B、控制操作通用无线接口的时钟分配装置中的产生不同速率参考时钟电路，以便选择其中一路基准时钟作为通用无线接口的基准时钟，使通用无线接口工作于所述指定的传输速率；

9.根据权利要求8所述的基于通用无线接口通信中实现速率切换的方法，其特征在于，所述的发送设备包括无线设备控制器和/或无线设备，与其对应，所述的接收设备包括无线设备和/或无线设备控制器。